JP3626773B2 - 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 - Google Patents

半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 Download PDF

Info

Publication number
JP3626773B2
JP3626773B2 JP19154494A JP19154494A JP3626773B2 JP 3626773 B2 JP3626773 B2 JP 3626773B2 JP 19154494 A JP19154494 A JP 19154494A JP 19154494 A JP19154494 A JP 19154494A JP 3626773 B2 JP3626773 B2 JP 3626773B2
Authority
JP
Japan
Prior art keywords
layer
tisi
metal silicide
metal
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19154494A
Other languages
English (en)
Other versions
JPH07211668A (ja
Inventor
リー チャング−ジャエ
キム チャング−レオル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH07211668A publication Critical patent/JPH07211668A/ja
Application granted granted Critical
Publication of JP3626773B2 publication Critical patent/JP3626773B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【産業上の利用分野】
本発明は、半導体デバイス及びその製造方法に関し、特に、高集積度MOSFETに適した半導体デバイスのケイ化物導電層、高集積度MOSFETデバイス及びそれらの製造方法に関する。
【０００２】
【従来の技術】
ＩＣの高集積度化と共に単位素子の寸法は縮小されてきており、これに伴いトランジスタのゲート線の寸法も縮小されてきている。その結果、ゲート電極及びソース・ドレインのとコンタクト部位における抵抗増加が問題となってきている。
【０００３】
この問題を解決するための従来技術として、多結晶シリコンのゲート電極上とシリコン基板のコンタクト部位とに金属ケイ化物層を形成する技術が開発された。これによって、トランジスタのゲート電極と、ソース・ドレインのコンタクト部位における抵抗は減少し、デバイスの性能が改善されてきた。
【０００４】
この技術の初期の頃には、金属ケイ化物層のゲート電極上への形成とソース・ドレイン領域への形成とは別々の工程として実施されていた。その後、工程の簡素化と製作費の節減のため、これらを同１工程内で実行するサリサイド（salicide； self aligned silicide formation、自己整合ケイ化物形成)法が開発された。
【０００５】
このサリサイド法では、シリコンが露出している部分と絶縁物の部分とに金属を同時にコーティングした後、熱処理を施す。すると、シリコンが露出している部分にはケイ化反応によってケイ化物が形成され、他方、絶縁物の部分には金属のままの状態が残される。この性質を利用して、選択的にケイ化物を形成したり、エッチングによって選択的に金属層を除去したりすることができる。
【０００６】
サリサイド法がトランジスタの製作に適用されるようになって、既存のCVD(Chemical Vapour Deposition、化学蒸着）に基づくケイ化物形成法は、サリサイド法に取って代わられることになった。特に、この工法は、金属としても、またそのケイ化物としても電気抵抗値が低いチタン及びチタンケイ化物の形成に使用されている。
【０００７】
しかし、従来のチタンサリサイド法による形成工程では、１回の熱処理のみによるケイ化反応でＴｉＳｉ２を形成するが、化学量論上、１個のＴｉ原子が２個のＳｉ原子を必要とするので、トランジスタのソース・ドレインのジャンクションにＴｉが甚だしく進入するという問題がある。更に、ＴｉＳｉ２と配線に使用されるＡｌとの界面に異種材料が進入し、特に、ＴｉＳｉ２が酸化されてＴｉＯ２を形成し、その結果、コンタクト部位の抵抗値Ｒｃが増加するという問題がある。また、ＴｉＳｉ２は、Ｓｉ原子の拡散を防止するという役割を果たすことは出来ないので、Ｓｉ原子がＴｉＳｉ２を通過して溶融状態のＡｌ配線内に進入する。そのため、Ａｌジャンクションスパイク（Al junction spike）やＡｌ配線内へのエレクトロ−ミグレーション（electro-migration）の問題は解消されない。
【０００８】
そこで、Ｓｉ原子がＴｉＳｉ２を通過して溶融状態のＡｌ配線内に進入する問題を解決するために、Ａｌ配線とＴｉＳｉ２層との間に拡散防止層としてＴｉＮ層を配置するＡｌ−ＴｉＮ−ＴｉＳｉ２構造のコンタクト金属化技術が開発された。
【０００９】
しかし、この技術は別の諸問題をもたらした。即ち、ＴｉＮ層をスパッタリングで別に堆積する必要がある。また、従来のＴｉサリサイド法と同様に、ＴｉＳｉ２層が大気に曝されると異物質が進入してＴｉＳｉ２を酸化し、自然酸化物のＴｉＯ２を形成する。その結果、ＴｉＮとＴｉＳｉ２間の界面の接触抵抗Ｒｃの値は全く改善されない。つまり、Ａｌ配線へのＳｉ原子の拡散は防止出来るが、ＴｉＳｉ２のジャンクションへの異物質進入の問題は未解決のまま残っている。
【００１０】
以下、従来のＴｉサリサイド法について図５を用いて説明する。
【００１１】
まず、Ｐ型シリコン基板１１に、単位素子を形成する活性領域と、その活性領域を電気的に分離するフィールド領域１２とを、ロコス（LOCOS、シリコン窒化層を利用したシリコン基板の選択的酸化構造）法で形成する。次に、熱酸化層を成長させてトランジスタのゲート絶縁層を形成した後、多結晶シリコン導電層のゲート１３を形成する。
【００１２】
次に、多結晶シリコン導電層のゲート１３の両側面にＣＶＤ（化学蒸着）でＳｉＯ２を堆積した後、エッチングバックして、ＳｉＯ２側壁スペーサ１４を形成する。次に、不純物注入を施して、自己整合のソース・ドレイン領域１５を、ＳｉＯ２側壁スペーサ１４を持った多結晶シリコン導電層ゲート１３とフィールド領域１２との間のシリコン基板表面に形成する。
【００１３】
次に、ウエハの全表面にスパッタリングによってＴｉを堆積する。次に、不活性ガス雰囲気中で、７００〜８００℃の温度で熱処理を施して、露出している多結晶シリコン導電層のゲート１３上とシリコン基板のソース・ドレイン領域１５上とに、ＴｉＳｉ２層１６を選択的に形成する。この熱処理間には、１個のＴｉ原子が２個のＳｉ原子と結合されてＴｉＳｉ２が形成され、そのＳｉ原子はシリコン層または多結晶シリコン導電層のゲート１３から供給される。つまり、Ｔｉ金属が、露出した表面から深さ方向にシリコンを吸収することによってＴｉＳｉ２が形成される。
【００１４】
次に、上記工程を経た構造をアンモニア溶液に浸して、ケイ化反応を生じなかった残存Ｔｉ層を除去する。その後、ＴｉＳｉ２安定化熱処理を施した後、ウエハの全表面にＰＳＧ(phospho-silicate glass、リン−ケイ酸塩ガラス)層１７をコーティングする。次いで、ソース・ドレイン領域１５にコンタクト穴を設け、スパッタリングによってＡｌを堆積し、パターニングしてアルミニウム配線１８を形成して、トランジスタの製作を完了する。
【００１５】
米国特許第4,855,798号には、別のサリサイド法が開示されている。この方法においては、ゲートの側壁スペーサを形成した直後にＴｉを堆積し、窒素雰囲気中で熱処理して、絶縁層上のＴｉはＴｉＮにし、シリコンの表面上のＴｉはＴｉＳｉ２にし、このＴｉＳｉ２層の上にはケイ化窒化物（ＴｉＳｉ２Ｎ）が形成されるようにする。この反応の後、ＴｉＮを除去してサリサイド工程を完了する。本方法においては、ＴｉＮとＴｉＳｉ２Ｎとの選択エッチング特性が良くないので、ＴｉＮを除去した後のゲートとソース・ドレイン領域との間で短絡を生じやすい。また、ＴｉＮを除去した後のソース・ドレイン領域の上に残留するＴｉＳｉ２Ｎ層の厚さは薄いので、拡散防止層としては充分には役立たない。更に、ＴｉＮを除去した後のソース・ドレイン領域の上に残留するＴｉＳｉ２Ｎ層はステップ形状をしている。
【００１６】
【発明が解決しようとする課題】
上記従来技術に於いては、上述のように、ＴｉＳｉ２層の形成中におけるＳｉ原子の甚だしい消費のためにＴｉ原子がソース・ドレインジャンクションへ進入するので、ジャンクションの特性が低下し、また、薄いソース・ドレインジャンクションを形成することは不可能であるという問題がある。
【００１７】
更に、ＴｉＳｉ２層はＳｉ原子の拡散防止層の役割を果たすことは出来ないので、Ｓｉ原子がＡｌ配線の中へ拡散され、ジャンクションがＡｌスパイクによって損傷を受けやすく、あるいは、Ａｌ配線のエレクトロ−ミグレーションが生じ、トランジスタの信頼性を損なうという問題がある。
【００１８】
更に、ＴｉＳｉ２は大気に曝されると容易に酸化されるので、Ａｌを堆積すると、Ａｌ層とＴｉＳｉ２層との界面にＴｉＯ２のような異物が形成され、接触抵抗Ｒｃが増大し、このため、トランジスタの動作速度が低下するという問題がある。 本発明の目的は、上記従来技術の問題点を解決して、トランジスタの動作速度が低下することのない半導体デバイスの導電層、MOSFET及びそれらの製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本願発明の半導体デバイスの導電層は、
半導体基板上に形成した不純物領域と、上記不純物領域上に形成した金属ケイ化物層と、上記金属ケイ化物層上に形成した金属ケイ化窒化物層と、上記金属ケイ化窒化物層上に形成した金属窒化物層とを、上記順序に積層した構造を含んで成る半導体デバイスの導電層において、上記金属ケイ化物層はＴｉＳｉ ２ 層から成り、上記金属ケイ化窒化物層はＴｉＳｉＮ層から成り、上記金属窒化物層はＴｉＮ層から成ることを特徴とする。
【００２０】
本発明のMOSFETは、
半導体基板上に形成された不純物領域とゲート電極とを含んで成るMOSFETであって、上記不純物領域上と上記ゲート電極の上面とに形成された金属ケイ化物層と、上記金属ケイ化物層上に形成された金属ケイ化窒化物層と、上記金属ケイ化窒化物層上に形成された金属窒化物層とを含んで成るMOSFET において、上記金属ケイ化物層はＴｉＳｉ ２ 層から成り、上記金属ケイ化窒化物層はＴｉＳｉＮ層から成り、上記金属窒化物層はＴｉＮ層から成ることを特徴とする。
【００２１】
本発明の半導体デバイスの導電層製造方法は、
（１）半導体基板上に不純物領域を形成する工程と、
（２）上記不純物領域上に金属層を形成する工程と、
（３）不活性ガス雰囲気中で熱処理を施して、上記金属層と上記半導体基板のシリコンとを結合させ、準安定相の金属ケイ化物層を形成する工程と、
（４）窒素を含む雰囲気中で熱処理を施して、準安定相の上記金属ケイ化物層を、安定相の金属ケイ化物層と金属ケイ化窒化物層と金属窒化物層とに相転換する工程と、
を含んで成り、上記各工程により、上記不純物領域と、安定相の上記金属ケイ化物層と、上記金属ケイ化窒化物層と、上記金属窒化物層とを上記順序に積層することを含んで成る半導体デバイスの導電層製造方法において、
安定相の上記金属ケイ化物層はＴｉＳｉ ２ 層から成り、上記金属ケイ化窒化物層はＴｉＳｉＮ層から成り、上記金属窒化物層はＴｉＮ層から成り、
上記工程（２）の上記金属層は、チタニウム層であって、スパッタリングによって厚さ約１０００Åに形成し、
上記工程（３）の上記熱処理は、６００〜７００℃の温度で、約２０分間、アルゴンまたはネオンガス雰囲気中で実施してＴｉＳｉ層を形成し、
上記工程（４）の上記熱処理は、約７００℃の温度で、ＮＨ ３ ガス雰囲気中で実施して、上記ＴｉＳｉ層上にＴｉＮ層を形成し、上記ＴｉＮ層の下の上記ＴｉＳｉ層からＴｉＳｉ ２ 層を形成し、上記ＴｉＮ層と上記ＴｉＳｉ ２ 層との間にＴｉＳｉＮ層を形成し、
上記各工程により、上記不純物領域と、上記ＴｉＳｉ ２ 層と、上記ＴｉＳｉＮ層と、上記ＴｉＮ層とを上記順序に積層することを特徴とする。
【００２２】
本願発明のMOSFETを製造する方法は、
半導体基板にMOSFETを製造する方法において
（１）半導体シリコンで形成され、それぞれの上面が露出したソースと、ドレインと、ゲート電極とを形成する工程と、
（２）全面に金属層を形成する工程と、
（３）不活性ガス雰囲気中で熱処理を施して、上記金属層と上記シリコンとを結合させ、準安定相の金属ケイ化物層を形成する工程と、
（４）窒素を含むガス雰囲気中で熱処理を施して、準安定相の上記金属ケイ化物層を安定相の金属ケイ化物層に相転換する工程と、
を含んで成るMOSFET製造方法において、
上記工程（２）においては、上記ソースと、上記ドレインと、上記ゲート電極との上にチタニウム層を形成し、
上記工程（３）の上記熱処理は、６００〜７００℃の温度で、約２０分間、不活性ガス雰囲気中で実施してＴｉＳｉ層を形成し、
上記工程（４）の上記熱処理は、約７００℃の温度で、ＮＨ ３ ガス雰囲気中で実施して、上記ＴｉＳｉ層上にＴｉＮ層を形成し、上記ＴｉＮ層の下の上記ＴｉＳｉ層からＴｉＳｉ ２ 層を形成し、上記ＴｉＮ層と上記ＴｉＳｉ ２ 層との間にＴｉＳｉＮ層を形成し、
上記各工程により、上記不純物領域と、上記ＴｉＳｉ ２ 層と、上記ＴｉＳｉＮ層と、上記ＴｉＮ層とを上記順序に積層することを特徴とする。
【００２３】
この場合、上記工程（２）の上記金属層は、スパッタリングによって厚さ約１０００Åに形成し、上記工程（３）の上記熱処理は、アルゴンまたはネオンガス雰囲気中で実施することを特徴とする。
【００２４】
【作用】
本願発明によれば、Ｓｉ層の表面にＴｉ層を堆積し、その後、従来技術におけるＴｉＳｉ２層形成温度よりも低い６００〜７００℃の温度で熱処理を施すので、ＴｉＳｉ層（単ケイ化物層）が形成される。その後、窒素雰囲気中でＴｉＳｉ層に長時間の熱処理を施すので、表面上にＴｉＮ層が形成され、同時にＴｉＳｉ２層が形成される。即ち、
２ＴｉＳｉ＋Ｎ２→２ＴｉＮ＋２Ｓｉ …… （１）
ＴｉＳｉ＋Ｓｉ→ＴｉＳｉ２ ……………… （２）
において、式（１）に示すように、ＴｉＮ層が形成されると同時にＳｉ原子が残される。残されたＳｉ原子はＴｉＳｉ２層形成時のＳｉ供給源となる。
【００２５】
図３及び図４に示すように、ケイ化反応を６００〜７００℃の温度で生じさせると、ＴｉＳｉ相がＴｉＳｉ２相よりも大きい割合で形成される。更に、熱力学的にＴｉＳｉよりも大きな成長ポテンシャルを有するＴｉＮを形成するために、約７００℃の温度で、長時間にわたって、窒素（Ｎ２，ＮＨ３）を含有するガス雰囲気中で熱処理を施すので、ＴｉＳｉのＳｉがＮによって置換され、同時に、図４に示すように、ＴｉＳｉからＴｉＳｉ２への相転移が生じる。ＴｉＳｉからＴｉＳｉ２への相転移が生じると、ＴｉＮ反応時に残されたＳｉがＴｉＳｉ２のＳｉ供給源となるので、シリコン層からのＳｉ消費は最小限となる。
【００２６】
本願発明によれば、ＴｉとＳｉとが反応してケイ化物を形成する際、ＴｉＳｉ２とは異なる中間相（反応が最終相へ進行する際の中間段階において生じる準安定相）のＴｉＳｉを形成するので、Ｔｉ原子１個がＳｉ原子１個を必要とすることになり、ＴｉＳｉ２が直接生成される場合に比し、Ｔｉと接するシリコン層でのＳｉの消費は１／２となる。また、最終相のＴｉＳｉ２形成の熱処理工程においては、窒素を供給してＴｉＳｉの表面にＴｉＮを形成するが、ＴｉＮ形成反応の際に残ったＳｉが、ＴｉＳｉが最終安定相であるＴｉＳｉ２に遷移する際に供給されるので、シリコン基板（即ち、拡散領域及びソース・ドレイン領域）から供給されるＳｉ原子の消費は最小化される。
【００２７】
従って、従来技術と同様なＴｉＳｉ２ケイ化物層をゲート多結晶シリコン上とトランジスタのソース・ドレイン領域上とに形成するが、従来技術と比較して、ＴｉＳｉ２のジャンクションへの侵入を抑制することが可能となる。また、別の工程を加えることなく窒素雰囲気中でＴｉＮ層をＴｉＳｉ２層上に形成することが出来るので、ソース・ドレイン領域のコンタクトをＡｌ／ＴｉＮ／ＴｉＳｉ２構造とすることが出来、Ａｌ層とＴｉＳｉ２層との間に拡散防止層（ＴｉＮ膜）が形成され、信頼性の高いコンタクト配線構造が得られる。
【００２８】
【実施例】
以下本発明の１実施例を、図１および図２を参照して説明する。
【００２９】
先ず、図１（ａ）に示すように、ＬＯＣＯＳ法を施して、第１導電型（ｐ型）シリコン基板２１の非活性領域２２と活性領域（非活性領域２２以外の領域）とを従来技術で分離する。次に、ゲート絶縁層２３としてシリコン熱酸化層を約１００Åの厚さでシリコン基板２１上に形成する。次に、多結晶シリコンを約２５００Åの厚さでＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition、低圧化学蒸着）法によって堆積し、ゲート電極２４として用いる導電層を形成し、ホトエッチングによりパターニングしてゲート電極２４を形成する。
【００３０】
次に、図１（ｂ）に示すように、ＣＶＤ（化学蒸着）でＳｉＯ２を堆積し、エッチングバックしてゲート電極２４の両側にＳｉＯ２側壁スペーサ２５を形成する。次に、イオン注入を実施して、シリコン基板２１に不純物を浸透させ、不純物領域を形成してソース・ドレイン領域２６を形成する。
【００３１】
次に、図１（ｃ）に示すように、チタニウム（Ｔｉ）をスパッタリングによって表面全体に約１０００Åの厚さに堆積して、チタニウム層２７を形成する。
【００３２】
次に、図１（ｄ）に示すように、不活性ガス（ＡｒまたはＮ２）雰囲気中で、温度６００〜７００℃の熱処理を２０分間施してＴｉＳｉ単ケイ化物層３０を形成する。
【００３３】
次に、図２（ｅ）に示すように、アンモニア液に浸して、Ｓｉと反応しなかったＴｉを取り除き、ＴｉＳｉ単ケイ化物層３０のみをゲート電極２４、ソース・ドレイン領域２６の上に残す。
【００３４】
次に、図２（ｆ）に示すように、ＮＨ３ガスの雰囲気中で、約７００℃の温度で熱処理を施して、ＴｉＳｉ単ケイ化物層３０の上にＴｉＮ層３２を形成する。この条件のもとに、ＴｉＮ層３２の下のＴｉＳｉ単ケイ化物層３０は、ＴｉＳｉ２層３１に変換する。また、この条件のもとでは、ＴｉＮ層３２とＴｉＳｉ２層３１との間には、ＴｉＳｉＮの薄膜が形成され得る。
【００３５】
換言すれば、ＴｉＳｉ２層３１は、次のような２段階のケイ化によって形成される。
Figure 0003626773
ここに、Ｓｉ※は、ＴｉＳｉから分離したＳｉ原子を示す。
次に、図２（ｇ）に示すように、ＣＶＤ（化学蒸着）でＳｉＯ２層３４を全面に堆積しソース・ドレイン領域２６への配線のためのコンタクト穴を形成した後、Ａｌを堆積し、パターニングを施して、配線パターン３５を形成する。
【００３６】
この後、従来技術で後工程を実施して、半導体ＭＯＳチップを完成する。
【００３７】
上記実施例においては、金属ケイ化物層を形成する金属としてチタニウムを使用したが、準安定相の金属ケイ化物層と安定相の金属ケイ化物層とに成り得る金属であればチタニウム以外の他の金属を使用してもよい。
【００３８】
【発明の効果】
本願発明によれば、ＴｉとＳｉとが反応してケイ化物を形成する際、最終の安定相に到る中間段階である準安定相のＴｉＳｉを形成するので、Ｔｉ原子１個がＳｉ原子１個を必要とすることになり、ＴｉＳｉ２が直接生成される場合に比し、Ｔｉと接するシリコン層でのＳｉの消費は１／２となる。また、最終相のＴｉＳｉ２形成の熱処理工程においては、窒素を供給してＴｉＳｉの表面にＴｉＮを形成するが、ＴｉＮ形成反応の際に残ったＳｉが、ＴｉＳｉが最終安定相であるＴｉＳｉ２に遷移する際に供給されるので、シリコン基板から供給されるＳｉ原子の消費は最小化される。従って、Ｓｉ原子の甚だしい消費に伴うＴｉ原子のソース・ドレインジャンクションへの侵入を抑制することが可能となるという効果があり、これによって、ジャンクションの特性低下を防止し、また、薄いソース・ドレインジャンクションの形成が可能となるという効果がある。
【００３９】
また、本願発明によれば、別の工程を加えることなく窒素雰囲気中でＴｉＮ層をＴｉＳｉ２層上に形成することが出来るので、ソース・ドレイン領域のコンタクトをＡｌ／ＴｉＮ／ＴｉＳｉ２構造とすることが出来、Ａｌ層とＴｉＳｉ２層との間に拡散防止層（ＴｉＮ膜）が形成され、Ｓｉ原子のＡｌ配線中への拡散を防止することが可能となり、ジャンクションがＡｌスパイクによって損傷を受けることを防止し、Ａｌ配線のエレクトロ−ミグレーションの発生を防止し、トランジスタの信頼性を向上出来るという効果がある。
【００４０】
また、本願発明によれば、Ａｌ層とＴｉＳｉ２層との間の界面への異物侵入に起因する接触抵抗Ｒｃの増加を抑制することが可能となり、トランジスタの動作速度の低下を防止出来るという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体デバイスの製造方法の１実施例を示す製造工程断面図である。
【図２】本発明の半導体デバイスの製造方法の１実施例を示す製造工程断面図である。
【図３】熱処理温度による、チタニウム、多結晶シリコン等の濃度分布変化の状況を示すグラフである。
【図４】熱処理時間による、ケイ化チタンの準安定相と最終安定相の濃度分布変化の状況を示すグラフである。
【図５】従来の半導体デバイスの製造方法を説明するための、MOSFETの部分断面図である。
【符号の説明】
１１…Ｐ型シリコン基板、
１２…フィールド領域、
１３…ゲート、
１４…ＳｉＯ２側壁スペーサ、
１５…ソース・ドレイン領域、
１６…ＴｉＳｉ２層、
１７…ＰＳＧ層、
１８…アルミニウム配線、
２１…シリコン基板、
２２…非活性領域、
２３…ゲート絶縁層、
２４…ゲート電極、
２５…ＳｉＯ２側壁スペーサ、
２６…ソース・ドレイン領域、
２７…チタニウム層、
３０…ＴｉＳｉ単ケイ化物層、
３１…ＴｉＳｉ２層、
３２…ＴｉＮ層、
３４…ＳｉＯ２層、
３５…配線パターン

Claims (5)

  1. 半導体基板上に形成した不純物領域と、上記不純物領域上に形成した金属ケイ化物層と、上記金属ケイ化物層上に形成した金属ケイ化窒化物層と、上記金属ケイ化窒化物層上に形成した金属窒化物層とを、上記順序に積層した構造を含んで成る半導体デバイスの導電層において、上記金属ケイ化物層はＴｉＳｉ ２ 層から成り、上記金属ケイ化窒化物層はＴｉＳｉＮ層から成り、上記金属窒化物層はＴｉＮ層から成ることを特徴とする半導体デバイスの導電層。
  2. 半導体基板上に形成された不純物領域とゲート電極とを含んで成るMOSFETであって、上記不純物領域上と上記ゲート電極の上面とに形成された金属ケイ化物層と、上記金属ケイ化物層上に形成された金属ケイ化窒化物層と、上記金属ケイ化窒化物層上に形成された金属窒化物層とを含んで成るMOSFETにおいて、上記金属ケイ化物層はＴｉＳｉ ２ 層から成り、上記金属ケイ化窒化物層はＴｉＳｉＮ層から成り、上記金属窒化物層はＴｉＮ層から成ることを特徴とする MOSFET。
  3. （１）半導体基板上に不純物領域を形成する工程と、
    （２）上記不純物領域上に金属層を形成する工程と、
    （３）不活性ガス雰囲気中で熱処理を施して、上記金属層と上記半導体基板のシリコンとを結合させ、準安定相の金属ケイ化物層を形成する工程と、
    （４）窒素を含む雰囲気中で熱処理を施して、準安定相の上記金属ケイ化物層を、安定相の金属ケイ化物層と金属ケイ化窒化物層と金属窒化物層とに相転換する工程と、
    を含んで成り、上記各工程により、上記不純物領域と、安定相の上記金属ケイ化物層と、上記金属ケイ化窒化物層と、上記金属窒化物層とを上記順序に積層することを含んで成る半導体デバイスの導電層製造方法において、
    安定相の上記金属ケイ化物層はＴｉＳｉ ２ 層から成り、上記金属ケイ化窒化物層はＴｉＳｉＮ層から成り、上記金属窒化物層はＴｉＮ層から成り、
    上記工程（２）の上記金属層は、チタニウム層であって、スパッタリングによって厚さ約１０００Åに形成し、
    上記工程（３）の上記熱処理は、６００〜７００℃の温度で、約２０分間、アルゴンまたはネオンガス雰囲気中で実施してＴｉＳｉ層を形成し、
    上記工程（４）の上記熱処理は、約７００℃の温度で、ＮＨ ３ ガス雰囲気中で実施して、上記ＴｉＳｉ層上にＴｉＮ層を形成し、上記ＴｉＮ層の下の上記ＴｉＳｉ層からＴｉＳｉ ２ 層を形成し、上記ＴｉＮ層と上記ＴｉＳｉ ２ 層との間にＴｉＳｉＮ層を形成し、
    上記各工程により、上記不純物領域と、上記ＴｉＳｉ ２ 層と、上記ＴｉＳｉＮ層と、上記ＴｉＮ層とを上記順序に積層することを特徴とする半導体デバイスの導電層製造方法。
  4. 半導体基板にMOSFETを製造する方法において
    （１）半導体シリコンで形成され、それぞれの上面が露出したソースと、ドレインと、ゲート電極とを形成する工程と、
    （２）全面に金属層を形成する工程と、
    （３）不活性ガス雰囲気中で熱処理を施して、上記金属層と上記シリコンとを結合させ、準安定相の金属ケイ化物層を形成する工程と、
    （４）窒素を含むガス雰囲気中で熱処理を施して、準安定相の上記金属ケイ化物層を安定相の金属ケイ化物層に相転換する工程と、
    を含んで成るMOSFET製造方法において、
    上記工程（２）においては、上記ソースと、上記ドレインと、上記ゲート電極との上にチタニウム層を形成し、
    上記工程（３）の上記熱処理は、６００〜７００℃の温度で、約２０分間、不活性ガス雰囲気中で実施してＴｉＳｉ層を形成し、
    上記工程（４）の上記熱処理は、約７００℃の温度で、ＮＨ ３ ガス雰囲気中で実施して上記ＴｉＳｉ層上にＴｉＮ層を形成し、上記ＴｉＮ層の下の上記ＴｉＳｉ層からＴｉＳｉ ２ 層を形成し、上記ＴｉＮ層と上記ＴｉＳｉ ２ 層との間にＴｉＳｉＮ層を形成し、
    上記各工程により、上記不純物領域と、上記ＴｉＳｉ ２ 層と、上記ＴｉＳｉＮ層と、上記ＴｉＮ層とを上記順序に積層することを特徴とする MOSFET 製造方法。
  5. 請求項４において、上記工程（２）の上記金属層は、スパッタリングによって厚さ約１０００Åに形成し、上記工程（３）の上記熱処理は、アルゴンまたはネオンガス雰囲気中で実施することを特徴とするMOSFET製造方法。
JP19154494A 1994-01-11 1994-08-15 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 Expired - Fee Related JP3626773B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1994-352 1994-01-11
KR1019940000352A KR0162673B1 (ko) 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
JPH07211668A JPH07211668A (ja) 1995-08-11
JP3626773B2 true JP3626773B2 (ja) 2005-03-09

Family

ID=19375475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19154494A Expired - Fee Related JP3626773B2 (ja) 1994-01-11 1994-08-15 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法

Country Status (4)

Country Link
US (1) US5639678A (ja)
JP (1) JP3626773B2 (ja)
KR (1) KR0162673B1 (ja)
DE (1) DE4423558B4 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240649B1 (ko) * 1996-11-07 2000-02-01 정선종 삼원계 확산 방지막 형성 방법
KR100198634B1 (ko) * 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
JP3635875B2 (ja) * 1997-06-25 2005-04-06 東京エレクトロン株式会社 成膜方法及び膜積層構造
US5933741A (en) * 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US5953614A (en) * 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
KR100525085B1 (ko) * 1999-06-10 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
JP3490046B2 (ja) * 2000-05-02 2004-01-26 シャープ株式会社 半導体装置及びその製造方法
KR100545538B1 (ko) * 2001-01-04 2006-01-25 인피네온 테크놀로지스 아게 반도체 소자의 도핑 영역과의 컨택트 제조 방법
US6593234B2 (en) * 2001-07-24 2003-07-15 Micron Technology, Inc. Methods of utilizing metal rich silicide in forming semiconductor constructions
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP2004172259A (ja) * 2002-11-19 2004-06-17 Oki Electric Ind Co Ltd 半導体素子の製造方法
US7199409B2 (en) * 2004-08-26 2007-04-03 Massachusetts Institute Of Technology Device for subtracting or adding charge in a charge-coupled device
JP2013110331A (ja) * 2011-11-24 2013-06-06 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5979667B2 (ja) * 2012-09-19 2016-08-24 国立研究開発法人物質・材料研究機構 金属ケイ化物形成方法
KR102274765B1 (ko) * 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11349005B2 (en) 2020-05-22 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide structures in transistors and methods of forming
US11973148B2 (en) 2021-01-15 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Surface damage control in diodes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium

Also Published As

Publication number Publication date
JPH07211668A (ja) 1995-08-11
KR950024361A (ko) 1995-08-21
KR0162673B1 (ko) 1998-12-01
DE4423558A1 (de) 1995-07-13
US5639678A (en) 1997-06-17
DE4423558B4 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JP3042857B2 (ja) ケイ素集積回路に高導電率領域を形成する方法
US5776822A (en) Method for fabricating semiconductor device having titanium silicide film
JPH02273934A (ja) 半導体素子およびその製造方法
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
JP2830762B2 (ja) 半導体装置の製造方法
KR100328905B1 (ko) 내화성금속실리사이드층형성방법
US6100186A (en) Method of selectively forming a contact in a contact hole
JPH09102469A (ja) 半導体装置の製造方法
JP2586816B2 (ja) 半導体装置の製造方法
JP3183793B2 (ja) 半導体装置及びその製造方法
KR940004419B1 (ko) Mos형 반도체장치 및 그 제조방법
JP3095452B2 (ja) 半導体素子の製造方法
JPH0878358A (ja) 半導体装置の製造方法
JPH0756866B2 (ja) 半導体集積回路装置の製造方法
JPH0730108A (ja) Ｍｉｓ型半導体装置及びその製造方法
JP3238804B2 (ja) 半導体装置の製造方法
JPH07111969B2 (ja) 半導体装置の製造方法
JPS6068656A (ja) 半導体装置の製造方法
JPH0758789B2 (ja) 半導体装置の製造方法
JP2705092B2 (ja) 半導体装置の製造方法
JPH07273197A (ja) 半導体装置及びその製造方法
JPH0797584B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees