KR0162673B1 - 반도체 도전층 및 반도체소자의 제조방법 - Google Patents

반도체 도전층 및 반도체소자의 제조방법 Download PDF

Info

Publication number
KR0162673B1
KR0162673B1 KR1019940000352A KR19940000352A KR0162673B1 KR 0162673 B1 KR0162673 B1 KR 0162673B1 KR 1019940000352 A KR1019940000352 A KR 1019940000352A KR 19940000352 A KR19940000352 A KR 19940000352A KR 0162673 B1 KR0162673 B1 KR 0162673B1
Authority
KR
South Korea
Prior art keywords
layer
tisi
forming
silicon
tin
Prior art date
Application number
KR1019940000352A
Other languages
English (en)
Other versions
KR950024361A (ko
Inventor
이창재
김창열
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940000352A priority Critical patent/KR0162673B1/ko
Priority to DE4423558A priority patent/DE4423558B4/de
Priority to JP19154494A priority patent/JP3626773B2/ja
Priority to US08/370,715 priority patent/US5639678A/en
Publication of KR950024361A publication Critical patent/KR950024361A/ko
Application granted granted Critical
Publication of KR0162673B1 publication Critical patent/KR0162673B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 고집적 디바이스에서 게이트라인의 높은저항 및 소스 또는/및 드레인과 배선사이의 높은 저항등으로 인한 트랜지스터의 동작 속도의 저하 문제를 해결하기 위하여 게이트와 소스 또는/및 드레인 졍션의 표면에 동시에 실리사이드를 형성하는 종래의 Ti 살리사이드공정을 개선하여, 문제되는 Al과 TiSi2계면에서의 이물질개입으로 인한 높은 콘택 Rc, TiSi2의 Si원자 확산방지층역할 불능에 따른 콘택의 신뢰성 결여, TiSi2반응시 소스 또는/및 드레인의 Si원자를 심하게 소비하므로 발생하는 졍션의 침입 문제등을 해결한 것이다.
즉, 실리사이드의 반응 스텝을 2스텝으로 분할하여 진행하므로써 종래에 별도의 확산방지층을 형성하는 스텝 없이 확산방지층인 TiN막을 형성할 수 있게끔하여 종래 Ti 살리사이드 트랜지스터에서 발생하는 문제들을 해결하였다.
즉 2TiSi + N2-- 2TiN + 2Si --- (1)
TiSi + Si -- TiSi2--- (2) 이 두단계 반응으로 도전층을 형성하는 것이다.

Description

반도체도전층 및 반도체소자의 제조방법
제1도는 종래의 반도체 장치의 일 단면을 도시한 것이다.
제2도는 본 발명을 설명하기 위하여 MOSFET의 제조과정을 일 단면으로 단계적으로 도시한 것이다.
제3도는 열처리 온도에 따른 티타늄, 폴리실리콘, 등의 농도분포가 변화하는 모양을 보인 그래프이다.
제4도는 열처리 시간에 따른 티타늄실리사이드의 준안전상과 최종안전상의 농도분포가 변화하는 모양을 보인 그래프이다.
본 발명은 반도체도전층 및 반도체소자의 제조방법에 관한 것으로서, 특히, 고집적 반도체 MOS소자 제조에 적합한 반도체도전층 및 반도체소자의 제조방법에 관한 것이다.
반도체장치의 집적도가 증가하면서 단위 소자의 사이즈가 줄어들게 되었으며 그에 따른 트랜지스터의 게이트 라인의 사이즈 축소로 인하여 저항증가 및 콘텍저항의 증가가 문제 되고 있다.
이를 해결하기 위하여 게이트 폴리실리콘 전극위에 메탈 실리사이드층의 형성과 콘텍 부위의 실리콘기판에 메탈 실리사이드를 형성하는 기술이 개발되었으며, 이로 인하여 트랜지스터의 게이트 전극의 저항과, 소스 및 드레인의 콘텍저항이 감소되었다.
처음에는 게이트전극 위에 메탈 실리사이드 형성과 소스 또는/및 드레인 영역의 메탈 실리사이드 형성이 별도의 공정으로 진행되었으나 복잡한 공정의 진행과 공정 비용절감 측면에서 게이트와 소스 또는/및 드레인일 동일 공정에서 진행하는 살리사이드(Salicaide : self aligned silicide 형성방법) 공정이 개발되었다.
이 살리사이드 방법은 고융점메탈을 실리콘이 노출된 부분과 절연체가 있는 부위에 동시에 증착한 후 열처리 하면 실리콘 부위는 실리사이드화 반응으로 실리사이드가 생성되고 절연체 위의 고융점메탈은 반응하지 않고 메탈상태로 존재하게 되므로 실리사이드만 남도록 반응하지 않은 메탈만을 선택적으로 식각하여 제거하므로써 가능하게 되었다.
살리사이드 방법이 트랜지스터 제작에 적용되면서 기존의 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방식의 실리사이드 형성 방법을 대치하게 되었으며 특히 메탈의 전기적 저항 및 실리사이드의 전기적 저항이 양호한 티타늄(Ti) 살리사이드 공정이 트랜지스터 제작공정으로 유망하게 사용되어지고 있다.
그러나, 종래의 Ti 살리사이드공정은 한번의 열처리로 실리사이드화 반응을 일으켜 곧바로 TiSi2를 만들기 때문에 Ti원자 하나가 Si원자 2개의 화학양론(stoichiometry)적 필요로 하는 특성으로 인하여 트랜지스터의 소스 또는/및 드레인 졍션이 TiSi2에 의하여 심하게 침입되는 문제와, 또한, 이후에 형성되어 배선으로 사용되는 Al과 TiSi2의 계면에 이물질 개입 특히 TiSi2가 산화반응이 쉽게 일어나서 TiO2로 되는데 이로 인하여 콘텍의 저항치 Rc가 크게되는 문제, 그리고 TiSi2가 실리콘(Si)원자의 확산방지층 역할을 하지 못하기 때문에 Si원자가 TiSi2층을 통과하여 Al배선 속으로 용해되어 들어가기 때문에 정션 측의 Al 졍션 스파이크나 Al배선 측의 일렉트로마이그레이션 문제가 해소되지 못하는 문제점을 갖고 있다.
따라서 TiSi2를 갖는 실리사이드 콘텍공정에 있어서 Si원자가 TiSi2층을 통과하여 Al배선으로 확산되는 문제를 해결하기 위하여 Al배선과 TiSi2층 중간에 확산 방지층으로 TiN층을 사용하는 Al-TiN-TiSi2구조의 콘텍 메탈화 기술이 개발되었다.
그러나, 본 기술은 TiN층을 형성하기 위하여 스퍼트링 방법으로 디포지션하는 별도의 공정이 추가되는 문제와, 또한 종래의 Ti살리사이드 공정과 마찬가지로 TiSi2가 대기에 노출되었을 때 이물질 개입(특히 TiSi2가 산화되어 만들어지는 자연산화막 : TiO2)으로 인하여 TiN과 TiSi2의 계면의 콘텍 저항(Rc)가 개선되지 않는 문제 등, Si원자의 Al배선 내로 확산되는 문제는 해결할 수 있으나 졍션의 TiSi2에 의한 침입등의 문제를 계속 갖고 있다.
종래 Ti 살리사이드 공정의 공정순서 및 방법을 제1도를 참조하면서 설명하면 다음과 같다.
P형 실리콘기판(11)에 여러 단위소자가 만들어질 액티브영역과 그 엑티브영역 사이를 전기적으로 고립되게 하는 필드영역(12)을 LOCOS방식으로 만들고, 트랜지스터의 게이트 절연막으로 열산화막을 성장시키며 게이트 라인(13)으로 폴리실리콘 전도층을 형성한다.
다음으로 게이트 라인(13)의 양측 사이드월에 CVD 방법으로 SiO2를 증착하고 에치백하여 CVD SiO2스페이서를 만든다. 이때, 불순물 주입공정을 실시하여 게이트 폴리 실리콘의 표면과 필드 산화막과 게이드 사이드웰 스페이서 사이에 자동 정렬된 소스 또는/및 드레인 영역(15)을 실리콘기판(11)에 형성된다.
이어서, 실리콘기판(11)의 전면에 금속으로 티타늄(Ti)를 스퍼트링 방식으로 증착하며, 불활성 기체 분위기에서 700∼800℃ 사이의 온도로 열처리하여 Si이 노출된 게이트 라인의 표면과 Si 서브스트레이트의 소스 또는/및 드레인 영역(11)에 선택적으로 TiSi2(16)을 형성한다. 열처리시 Ti원자 1개가 Si원자 2개와 결합하여 TiSi2화합물이 만들어지며 Si원자의 공급은 실리콘층이나 폴리 실리콘 게이트로 부터 이루어진다. 즉, Ti금속이 실리콘이 노출된 표면에서 깊이 방향으로 실리콘을 소비하면서 TiSi2가 만들어 진다.
다음으로 암모니아 용액에 담구어서 실리사이드반응이 일어나지 아니 한 Ti 금속막을 제거한다. 이어 TiSi2안정화 열처리를 진행하고, 웨이퍼전면에 PSG(phospo-silicate glass)막(17)을 코팅한다. 다음으로 소스 또는/및 드레인영역에 콘택홀을 형성하고 Al을 스퍼터링방식으로 확산하고 패터닝하여 알루미늄 배선(18)을 형성하므로서 트랜지스터 제작을 완료한다.
또다른 기술로 미국특허 제4,855,798호에 공개된 살리사이드 방식이 있는데, 이 방식은 게이트 사이드월 스페이서를 형성한 후 Ti를 증착하고 질소 분위기에서 열처리하면 절연체 위의 Ti는 TiN이 되며, 실리콘 표면 위의 Ti는 하부가 TiSi2가 되고 이 TiSi2위는 TiSi2N의 실리사이드 나이트라이드가 형성되는 데, 이 반응 후에 절연체 위의 TiN을 제거하므로써 살리사이드 공정을 완료하는 것이다.
그러나, 이 기술은 TiN과 TiSi2N과의 선택적 에치 특성이 나쁘기 때문에 TiN 제거후 게이트와 소스 또는/및 드레인영역이 쇼트(short)되는 문제가 있고, TiN을 제거한 후 소스 또는/및 드레인영역의 남겨진 TiSi2N은 확산방지층으로 사용되는 데, 이 확산방지층은 TiSi2N의 단일층으로 이루어질 뿐만 아니라 두께도 얇게 된다.
이상 설명한 종래 기술에서는 TiSi2가 한번의 실리사이드 공정에 의해 형성되어 다량의 Si 원자가 소모되므로 소스 또는/및 드레인졍션의 잠식으로 인하여 졍션의 특성이 저하될 뿐만 아니라 얕은 소스 또는/및 드레인 졍션 형성이 불가능한 문제점이 있었다. 또한, 확산방지층이 얇은 두께를 갖는 TiSi2N의 단일층으로 이루어지므로 Al 배선으로 Si 원자의 확산을 방지하기 어려우므로 Al 스파이크에 의한 졍션의 파괴나 Al 배선의 일렉트로마이그레이션 특성이 저하되어 트랜지스터 특성이 저하되는 문제점이 있었다. 그리고, TiSi2가 대기에 노출되면 쉽게 산화되어 TiO2등의 절연물질이 형성되므로 Al 배선과 TiSi2사이의 콘택 저항이 증가되어 트랜지스터의 속도가 느리게 되는 문제점이 있었다.
따라서 본 발명의 목적은 실리사이드 공정시 Si 원자의 소모를 감소시켜 얕은 소스 또는/및 드레인 졍션을 형성하고, Al 배선으로 Si 원자가 확산되지 않도록 하여 Al 스파이크에 의한 졍션 파괴 및 Al 배선의 일렉트로마이그레이션 특성이 저하를 방지하며, 또한, Al 배선과 TiSi2사이의 콘택 저항을 감소시킬 수 있는 방법을 제공하는 것이다.
즉, 실리사이드의 반응을 2단계로 진행하므로서 종래에 별도의 확산방지층을 형성하는 별도의 단계없이 확산방지층인 TiN막을 형성하므로 종래 Ti 살리사이드 트랜지스터에서 발생하는 문제들을 해결하였다.
본 발명은 Si표면에 Ti를 증착하고 종래의 TiSi2형성 온도보다 낮은 600∼700℃온도에서 1단계 열처리하여 TiSi(모노실리사이드)를 형성하고, 다음으로, TiSi를 질소 개스 분위기에서 장시간 2단계 열처리하므로 표면에 TiN을 형성하면서 TiSi2로 상 변위시킨다. 상기에서 2단계 열처리는 아래식 (1) 및 (2)와 같이 반응한다.
2TiSi + N2--2TiN + 2Si --- (1)
TiSi + Si --TiSi2--- (2)
즉, 1단계 열처리의해 형성된 TiSi을 질소 개스 분위기에서 장시간 2단계 열처리하면 이 TiSi의 상부는 식 (1)과 같이 질소와 반응하여 TiN이 되면서 Si원자가 남게되는 데, 이 남겨진 Si 원자는 질소와 반응하지 않은 TiSi의 하부와 식 (2)와 같이 반응하여 TiSi2를 생성한다.
제3도 및 4도에서 볼 수 있듯이 600∼700℃에서 1단계 열처리하여 실리사이드화 반응을 일으켜 TiSi이 TiSi2보다 우세하게 형성되게 하였으며, TiSi 보다 열역학적으로 생성 경향성이 큰 TiN을 형성하기 위하여 질소가 포함된 개스(N2, NH3등) 분위기의 700℃ 온도에서 장시간 2단계 열처리하여 TiSi의 Si가 N에 의하여 치환되도록 반응을 유도하고, 동시에 제4도에서 보듯이 TiSi가 TiSi2로 상전이(phase transition)가 일어나게 하며, 또한 TiSi가 TiSi2로 상전이 될 때 TiN반응에서 남겨진 Si가 TiSi2의 Si 공급원이 되게 하여 실리콘층에서 공급되는 실리콘의 소모를 최소화하도록 한 것이다.
본 발명에 따르면 Ti가 Si과 반응하여 실리사이드를 만들때 TiSi2가 아닌 중간상(시간에 따라 반응이 일어날때 중간단계에서 나타나는 상으로 최종 안정된 상으로 진핸되어가는 도중에 나타나는 준안정(metastable)상태의 상)으로 TiSi를 형성하므로 Ti 원자 한개에 Si 원자 한개가 비율적으로 필요하므로 Ti와 접촉된 실리콘층에서의 Si 소모가 TiSi2가 직접 생성될 때에 비하여 ½로 감소된다. 그리고, 최종 상인 TiSi2을 형성하기 위한 2단계 열처리시 질소을 공급하여 TiSi 상부 표면에서 TiN반응을 유도하고 TiN반응시 남겨진 Si를 질소와 반응되지 않는 하부 TiSi가 TiSi2로 최종 안정한 상으로 상 전이될 때 공급되므로 실리콘기판(즉 확산영역, 소오스, 드레인 영역)층에서 공급되는 Si 원자의 량을 최소화 한다.
따라서 종래 기술과 동일한 TiSi2실리사이드를 게이트폴리표면과 트랜지스터의 소스 또는/및 드레인 영역에 형성하여도 종래 방법에 비하여 TiSi2의 졍션으로의 침입을 억제할수 있고, TiSi2위에 TiN을 별도의 공정 스텝의 추가 없이 단순한 질소 분위기에서 형성할 수 있어서 소스 또는/및 드레인 콘택의 구조를 Al/TiN/TiSi2로 만들수 있다.
그러므로, 확산방지막(TiN film)을 Al과 TiSi2간에 형성하므로써 신뢰성이 높은 콘택 배선 구조를 확립 하였다.
본 발명에 따른 반도체도전층 형성방법은 반도체기판에 불순물영역을 형성하는 단계와, 상기 반도체기판의 불순물영역 상에 메탈층을 형성하는 단계와, 상기 반도체기판의 실리콘과 상기 메탈층의 메탈이 반응하도록 불활성 기체 분위기에서 1차 열처리하여 준 안정 상태의 메탈 실리사이드층을 형성하는 단계와, 상기 준 안정 상태의 메탈실리사이드층을 질소가 포함된 개스 분위기에서 2차 열처리하여 하부를 안정 상태로 상전이시키면서 상부를 메탈 나이트라이드층으로 형성하는 단계를 구비한다.
본 발명에 따른 반도체 MOSFET의 제조방법은 반도체기판 상에 게이트절연막을 개재시켜 게이트를 형성하고 상기 반도체기판의 노출된 부분에 소오스 및 드레인영역을 형성하는 단계와, 상기 게이트의 측면에 절연측벽을 형성하고 상기 반도체기판의 불순물영역 상에 상기 게이트 및 절연측벽을 덮는 메탈층을 형성하는 단계와, 상기 절연측벽을 제외한 상기 반도체기판 및 게이트의 실리콘과 상기 메탈층의 메탈이 반응하여 준 안정 상태의 메탈 실리사이드층을 형성하도록 불활성 기체 분위기에서 1차 열처리하는 단계와, 상기 절연측벽 상의 실리사이드화 되지않은 상기 메탈층을 선택적으로 제거하는 단계와, 상기 준 안정 상태의 메탈실리사이드층을 질소가 포함된 개스 분위기에서 2차 열처리하여 하부를 안정 상태로 상전이시키면서 상부를 메탈 나이트라이드층으로 형성하는 단계를 구비한다.
상기에서 메탈층을 Ti 를 약 1000Å 두께로 스퍼터링하여 형성하고, 1차 열처리를 불활성기체 분위기에서 600∼700℃ 온도로 20분 정도 진행하여 상기 반도체기판 및 게이트 상에 TiSi층을 형성하며, 2차 열처리를 NH3개스 분위기 하에서 약 700℃ 온도로 진행하여 상기 TiSi층의 상부는 질소가 실리콘과 치환되어 확산방지막으로 이용되는 TiN막을 형성하고 하부는 상기 TiN막 형성시 분리되는 실리콘과 반응하여 TiSi2층을 형성하고, 또한, 2차 열처리를 NH3개스 분위기 하에서 약 700℃ 온도로 진행하여 상기 TiSi층의 상부는 질소가 실리콘과 치환되어 확산방지막으로 이용되는 TiN막을 형성하고 하부는 상기 TiN막 형성시 분리되는 실리콘막과 반응하여 TiSi2층을 형성한다.
이하, 본 발명의 일 실시예를 제2도를 참조하면서 설명한다.
제2도의 (가)에서 보인 바와 같이, 제1도전형, 예로서, p형 Si 기판(21)에 종래의 방법으로 트랜지스터가 만들어질 활성역영과 비활성영역(활성영역을 제외한 영역)을 구분하는 필드산화막(22)을 LOCOS공정으로 형성한다. 그리고, Si 기판(21)상에 게이트절연막(23)을 열산화 방법으로 100Å 두께로 형성하고, 이 게이트절연막(23) 상에 불순물이 도핑된 폴리실리콘을 LPCVD(low pressure chemical vapor deposition) 방식으로 두께 약 2500Å 디포지션한 후 사진식각 공정으로 패터닝하여 게이트라인(24)을 형성한다.
다음에 제2도의 (나)에서 보인 바와 같이, CVD SiO2를 디포지션하고, 이 CVD SiO2를 에치백하여 게이트라인(24)의 양측벽에 SiO2스페이서(25)를 형성한다. 그리고, 게이트라인(24) 및 SiO2스페이서(25)를 마스크로 사용하여 Si기판(21)에 제2도전형, 즉, n형의 불순물을 이온 주입하여 소오스, 드레인영역으로 사용되는 불순물영역(26)을 형성한다.
이어서 제2도의 (다)에서 보인 바와 같이, 불순물영역(26) 및 게이트라인(24) 상에 필드산화막(22) 및 SiO2스페이서(25)를 덮도록 티타늄(Ti)를 1000Å 정도의 두께로 스퍼터링 방식으로 증착하여 티타늄막(27)을 형성하고, 제2도의 (라)에서 보인 바와 같이, 티타늄막(27)을 불활성기체(Ar, N2) 분위기에서 600∼700℃ 온도로 20분 정도 1단계 열처리에 의해 실리사이드화를 진행하여 불순물영역(26) 및 게이트라인(24) 상에 TiSi(mono silicide)(30)를 만든다. 이때, 티타늄막(27)은 필드산화막(22) 및 SiO2스페이서(25) 상에서 실리콘과 반응하지 않아 TiSi(30)이 형성되지 않는다.
다음에 제2도의 (마)에서 보인 바와 같이, Si와 반응하지 않고 필드산화막(22) 및 SiO2스페이서(25) 상에 잔류하는 티타늄막(27)을 액체 암모니아에 디핑하여 선택적으로 제거한다. 그러므로, 게이트라인(24)의 표면과 소스 또는/및 드레인영역(26)의 표면 위에만 TiSi(30)가 남게 된다.
다음으로 제2도의 (바)에서 보인 바와 같이, TiSi(30)를 질소 또는 NH3개스분위기에서 약 700℃ 온도로 2단계 열처리한다. 이때, TiSi(30)의 상부 표면은 질소가 Si와 치환되어 확산방지막으로 이용되는 TiN막(32)이 형성된다. 그리고, TiSi(30) 하부의 질소와 반응하지 않은 부분은 확산방지막으로 이용되는 TiN막(32) 형성시 분리되어 잔류되는 Si와 반응하여 TiSi2층(31)을 형성한다. 이때, 표면의 TiN막(32)과 TiSi2층(31)의 사이에 확산방지막으로 이용되는 TiSiN층이 얇게 형성될 수도 있다.
이상의 과정을 다시 설명하면, TiSi2층의 형성을 2단계로 한다. 즉, 2단계 실리사이드화 방식으로서,
제1단계는 Ti + Si -- TiSi 로 되고,
제2단계는 TiSi + N -- TiN + Si*
TiSi + Si -- TiSi2로 되거나
또는 TiSi + N -- TiN + Si*
TiSi + N -- TiSiN 로 된다.
TiSi + Si -- TiSi2
상기에서 Si*는 TiSi에서 분리된 Si원자를 가르킨다.
이어서 제2도의 (사)에서 보인 바와 같이, CVD SiO2막(34)을 기판 전면에 형성하고, 소스 또는/및 드레인영역(26)의 배선을 하기위한 콘택홀을 형성하며, 이어 Al을 디포지션하고 패터닝하여 배선패턴(35)을 형성한다.
이후 공정은 종래의 방법대로 진행하므로 반도체 MOS 칩의 제조가 완성된다.
상술한 바와 같이 본 발명은 1단계 열처리에 의해 Ti 원자 한개에 Si 원자 한개가 비율적으로 반응되도록하여 준안정 상태인 TiSi를 형성한 후 2단계 열처리하여 이 TiSi를 상부가 TiN 반응되고 하부가 TiN반응시 남겨진 Si와 반응하여 TiSi2를 형성한다.
따라서, 본 발명은 실리사이드 공정시 소모되는 소오스 또는/및 드레인영역의 Si 원자량을 감소시켜 소스 또는/및 드레인 졍션의 전기적특성을 향상시키면서 얕은 소스 또는/및 드레인 졍션을 형성할 수 있다. 또한, 준안정 상태의 TiSi를 안정화시켜 TiSi2을 형성하는 동시에 TiSi2의 표면에 Si 원자의 확산방지층으로 이용되는 TiN을 형성할 수 있으므로 Al 배선과 TiSi2사이의 콘택 저항을 감소시키면서 Al배선의 신뢰성을 향상시킬 수 있다.
그러므로 본 발명은 차세대 반도체장치에의 적용이 가능하고 트랜지스터의 특성을 크게 향상시킬 수 있다.

Claims (7)

  1. 반도체기판에 도전층을 형성하는 방법에 있어서, 반도체기판에 불순물영역을 형성하는 단계와, 상기 반도체기판의 불순물영역 상에 메탈층을 형성하는 단계와, 상기 반도체기판의 실리콘과 상기 메탈층의 메탈이 반응하도록 불활성 기체 분위기에서 1차 열처리하여 준 안정 상태의 메탈 실리사이드층을 형성하는 단계와, 상기 준 안정 상태의 메탈실리사이드층을 질소가 포함된 개스 분위기에서 2차 열처리하여 하부를 안정 상태로 상전이시키면서 상부를 메탈 나이트라이드층으로 형성하는 단계를 구비하는 반도체도전층 형성방법.
  2. 제1항에 있어서, 상기 안정 상태의 메탈 실리사이드층을 TiSi 으로 형성하고, 상기 메탈 나이트라이드층을 TiN으로 형성하는 것이 특징인 반도체도전층 형성방법.
  3. 제1항에 있어서, 상기 2차 열처리를 NH3개스 분위기 하에서 약 700℃ 온도로 진행하여 상기 TiSi층의 상부는 질소가 실리콘과 치환되어 확산방지막으로 이용되는 TiN막을 형성하고 하부는 상기 TiN막 형성시 분리되는 실리콘과 반응하여 TiSi2층을 형성하는 반도체도전층 형성방법.
  4. 제1항에 있어서, 상기 2차 열처리를 NH3개스 분위기 하에서 약 700℃ 온도로 진행하여 상기 TiSi층의 상부는 질소가 실리콘과 치환되어 확산방지막으로 이용되는 TiN막을 형성하고, 하부는 상기 TiN막 형성시 분리되는 실리콘막과 반응하여 TiSi2층을 형성하며, 상기 TiN막과 TiSi2층 사이는 N 및 실리콘과 반응하여 TiSi2N층을 형성하는 반도체도전층 형성방법.
  5. 반도체기판 상에 게이트절연막을 개재시켜 게이트를 형성하고 상기 반도체기판의 노출된 부분에 소오스 및 드레인영역을 형성하는 단계와, 상기 게이트의 측면에 절연측벽을 형성하고 상기 반도체기판의 불순물영역 상에 상기 게이트 및 절연측벽을 덮는 메탈층을 형성하는 단계와, 상기 절연측벽을 제외한 상기 반도체기판 및 게이트의 실리콘과 상기 메탈층의 메탈이 반응하여 준 안정 상태의 메탈 실리사이드층을 형성하도록 불활성화 기체 분위기에서 1차 열처리하는 단계와, 상기 절연측벽 상의 실리사이드화 되지않은 상기 메탈층을 선택적으로 제거하는 단계와, 상기 준 안정 상태의 메탈실리사이드층을 질소가 포함된 개스 분위기에서 2차 열처리하여 하부를 안정 상태로 상전이시키면서 상부를 메탈 나이트라이드층으로 형성하는 단계를 구비하는 반도체 MOSFET 제조방법.
  6. 제5항에 있어서, 상기 메탈층을 티타늄으로 형성하고, 상기 1차 열처리를 불활성기체 분위기에서 600∼700℃ 온도로 20분 정도 진행하여 TiSi층을 형성하고, 상기 2차 열처리를 NH3개스 분위기에서 약 700℃ 정도의 온도로 진행하여 상기 TiSi층의 상부는 질소가 실리콘과 치환되어 확산방지막으로 이용되는 TiN막을 형성하고, 하부는 상기 TiN막 형성시 분리되는 실리콘과 반응하여 TiSi2층을 형성하는 반도체 MOSFET 제조방법.
  7. 제6항에 있어서, 상기 2차 열처리를 NH3개스 분위기 하에서 약 700℃ 온도로 진행하여 상기 TiSi층의 상부는 질소가 실리콘과 치환되어 확산방지막으로 이용되는 TiN막을 형성하고, 하부는 상기 TiN막 형성시 분리되는 실리콘막과 반응하여 TiSi2층을 형성하며, 상기 TiN막과 TiSi2층 사이는 N 및 실리콘과 반응하여 TiSi2N층을 형성하는 반도체 MOSFET 제조방법.
KR1019940000352A 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법 KR0162673B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940000352A KR0162673B1 (ko) 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법
DE4423558A DE4423558B4 (de) 1994-01-11 1994-07-05 Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung
JP19154494A JP3626773B2 (ja) 1994-01-11 1994-08-15 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
US08/370,715 US5639678A (en) 1994-01-11 1995-01-10 Method of making semiconductor device with metal silicide nitride layer and metal silicide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000352A KR0162673B1 (ko) 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR950024361A KR950024361A (ko) 1995-08-21
KR0162673B1 true KR0162673B1 (ko) 1998-12-01

Family

ID=19375475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000352A KR0162673B1 (ko) 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법

Country Status (4)

Country Link
US (1) US5639678A (ko)
JP (1) JP3626773B2 (ko)
KR (1) KR0162673B1 (ko)
DE (1) DE4423558B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525085B1 (ko) * 1999-06-10 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240649B1 (ko) * 1996-11-07 2000-02-01 정선종 삼원계 확산 방지막 형성 방법
KR100198634B1 (ko) * 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
JP3635875B2 (ja) * 1997-06-25 2005-04-06 東京エレクトロン株式会社 成膜方法及び膜積層構造
US5933741A (en) * 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US5953614A (en) * 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
JP3490046B2 (ja) * 2000-05-02 2004-01-26 シャープ株式会社 半導体装置及びその製造方法
KR100545538B1 (ko) * 2001-01-04 2006-01-25 인피네온 테크놀로지스 아게 반도체 소자의 도핑 영역과의 컨택트 제조 방법
US6593234B2 (en) * 2001-07-24 2003-07-15 Micron Technology, Inc. Methods of utilizing metal rich silicide in forming semiconductor constructions
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP2004172259A (ja) * 2002-11-19 2004-06-17 Oki Electric Ind Co Ltd 半導体素子の製造方法
US7199409B2 (en) * 2004-08-26 2007-04-03 Massachusetts Institute Of Technology Device for subtracting or adding charge in a charge-coupled device
JP2013110331A (ja) * 2011-11-24 2013-06-06 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5979667B2 (ja) * 2012-09-19 2016-08-24 国立研究開発法人物質・材料研究機構 金属ケイ化物形成方法
KR102274765B1 (ko) * 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11349005B2 (en) 2020-05-22 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide structures in transistors and methods of forming
US11973148B2 (en) 2021-01-15 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Surface damage control in diodes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525085B1 (ko) * 1999-06-10 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법

Also Published As

Publication number Publication date
JPH07211668A (ja) 1995-08-11
JP3626773B2 (ja) 2005-03-09
KR950024361A (ko) 1995-08-21
DE4423558A1 (de) 1995-07-13
US5639678A (en) 1997-06-17
DE4423558B4 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
US6562718B1 (en) Process for forming fully silicided gates
KR0162673B1 (ko) 반도체 도전층 및 반도체소자의 제조방법
US5428240A (en) Source/drain structural configuration for MOSFET integrated circuit devices
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US5756394A (en) Self-aligned silicide strap connection of polysilicon layers
US6015752A (en) Elevated salicide technology
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
US6117761A (en) Self-aligned silicide strap connection of polysilicon layers
US6329277B1 (en) Method of forming cobalt silicide
US20020037644A1 (en) Method for forming tungsten bit line and devices including the same
US5911114A (en) Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure
US7320938B2 (en) Method for reducing dendrite formation in nickel silicon salicide processes
JP2675713B2 (ja) 半導体装置及びその製造方法
US7176096B1 (en) Transistor gate and local interconnect
US6433388B2 (en) Semiconductor device with self-aligned areas formed using a supplemental silicon overlayer
US6255173B1 (en) Method of forming gate electrode with titanium polycide structure
JPH05304108A (ja) 半導体装置及び半導体装置の製造方法
KR100562710B1 (ko) 반도체 장치의 제조 방법
US7572719B2 (en) Semiconductor device and manufacturing method thereof
JPH0611074B2 (ja) 半導体装置の製造方法
KR100190060B1 (ko) 실리사이드 형성 방법
JPH10233371A (ja) 半導体装置の製造方法
KR100276876B1 (ko) 콘택 식각후 손실된 실리사이드 보상 방법
KR0167601B1 (ko) 반도체 소자의 제조방법
KR100291518B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B90T Transfer of trial file for re-examination
E902 Notification of reason for refusal
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

EXPY Expiration of term