DE4423558B4 - Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung - Google Patents

Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE4423558B4
DE4423558B4 DE4423558A DE4423558A DE4423558B4 DE 4423558 B4 DE4423558 B4 DE 4423558B4 DE 4423558 A DE4423558 A DE 4423558A DE 4423558 A DE4423558 A DE 4423558A DE 4423558 B4 DE4423558 B4 DE 4423558B4
Authority
DE
Germany
Prior art keywords
layer
tisi
metal
tin
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4423558A
Other languages
English (en)
Other versions
DE4423558A1 (de
Inventor
Chang-Jae Lee
Chang-Reol Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE4423558A1 publication Critical patent/DE4423558A1/de
Application granted granted Critical
Publication of DE4423558B4 publication Critical patent/DE4423558B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauelement mit einer leitfähigen Schicht, mit folgenden Merkmalen:
einer Störstellenregion, die auf einem Halbleitersubstrat gebildet ist;
einer Metall-Silicid-Schicht, die auf der Störstellenregion gebildet ist;
einer Metall-Silicid-Nitrid-Schicht, die auf der Metall-Silicid-Schicht gebildet ist; und
einer Metall-Nitrid-Schicht, die auf der Metall-Silicid-Nitrid-Schicht gebildet ist, wobei die obigen Schichten in der genannten Reihenfolge gebildet sind.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung, und insbesondere auf ein Verfahren zur Bildung einer leitfähigen Silicidschicht, die zur Bildung eines MOS-Bauelements mit hoher Dichte geeignet ist.
  • In Übereinstimmung mit der Zunahme der Packungsdichte von ICs (IC = Integrated Circuit = integrierte Schaltung) hat sich die Größe einer Einheitszelle reduziert. Dementsprechend hat sich die Größe der Gateleitung des Transistors reduziert, was dazu führte, daß sowohl der Widerstand als auch der Kontaktwiderstand erhöht wurde.
  • Um diese Probleme zu lösen, wurde eine Technik zum Bilden einer Metall-Silicidschicht auf einer Polysilizium-Gate-Elektrode und zum Bilden einer Metall-Silicidschicht auf einem Kontaktabschnitt eines Siliziumsubstrats entwickelt. Folglich werden der Widerstand der Gate-Elektrode des Transistors und der Kontaktwiderstand zwischen Source und Drain reduziert, wodurch das Bauelement verbessert wird.
  • Anfangs wurden die Bildung des Metall-Silicids auf der Gate-Elektrode und die Bildung des Metall-Silicids auf der Source-/Drain-Region als getrennte Prozesse ausgeführt. Um den Prozeß zu vereinfachen und um Herstellungskosten einzu sparen, wurde deshalb eine Salicid-Technik (self aligned silicide formation technique = selbsteinstellende Silicidbildungstechnik) entwickelt, bei der die Gate- und die Source/Drain-Prozesse innerhalb desselben Prozesses ausgeführt wurden. Bei diesem Salicid-Verfahren wird ein Metall auf beiden freiliegenden Siliziumabschnitten und auf den Isolatorabschnitt aufgebracht, und daraufhin wird eine Wärmebehandlung ausgeführt. Als ein Ergebnis erfolgt eine Silicid-Reaktion auf dem Siliziumabschnitt, um ein Silicid zu bilden, während auf dem Isolatorabschnitt die Eigenschaft verwendet wird, daß das Metall in einem metallischen Zustand bleibt, um selektiv ein Silicid zu bilden, und um den Metallfilm durch einen Ätzvorgang selektiv zu entfernen.
  • Wenn das Salicid-Verfahren bei der Herstellung von Transistoren angewendet wird, ersetzt es das existierende Silicidbildungsverfahren auf der Grundlage des CVD-Verfahrens (CVD = Chemical Vapour Deposition = chemische Abscheidung aus der Gasphase). Das Verfahren zur Herstellung des Transistors schließt insbesondere das Verfahren zum Bilden eines Titan-Salicids, bei dem der spezifische elektrische Widerstand des Metalls und der spezifische elektrische Widerstand des Silicids niedrig sind.
  • Bei dem herkömmlichen Ti-Salicid-Verfahren wird die Silicidreaktion jedoch lediglich durch eine Wärmebehandlung erreicht, wodurch sich TiSi2 bildet. Aufgrund der Stöchiometrie, bei der ein Ti-Atom zwei Si-Atome erfordert, werden deshalb die Übergänge der Source und/oder Drain des Transistors durch TiSi2 stark durchdrungen. Weiterhin dringen Fremdmaterialien in die Schnittstelle zwischen dem TiSi2 und dem Aluminium ein, das als Draht verwendet ist. Insbesondere oxidiert das TiSi2, um TiO2 zu bilden, was dazu führt, daß sich der Widerstand Rc des Kontakts erhöht. Weiterhin kann das TiSi2 nicht dazu dienen, die Diffusion der Silizium-Atome (Si-Atome) zu verhindern, und die Si-Atome durchlaufen deshalb die TiSi2-Schicht, um in den Al-Draht in einen geschmolzenen Zustand einzudringen. Deshalb bleiben die Probleme der Al-Übergangsspitze und der Elektro-Migration auf dem Al-Draht wie vorher bestehen.
  • Bei einem Versuch, das Problem der Si-Atome, die durch das TiSi2 in den Al-Draht in einer geschmolzenen Form laufen, zu lösen, wurde eine Technik einer Kontaktmetallisierung in der Form von Al-TiN-TiSi2 entwickelt, bei der eine TiN-Schicht als Diffusions-verhindernde Schicht zwischen dem Al-Draht und der TiSi2-Schicht abgeschieden ist.
  • Diese Technik birgt jedoch weitere Probleme. Diese Probleme bestehen darin, daß die TiN-Schicht durch Zerstäuben getrennt abgeschieden werden muß. Wenn die TiSi2-Schicht der äußeren Atmosphäre ausgesetzt ist, dringen weiterhin, wie bei dem herkömmlichen Ti-Salicidverfahren, Fremdmaterialien ein, die die TiSi2-Schicht oxidieren, wodurch ein natürliches TiO2 gebildet wird. Folglich wird der Kontaktwiderstand Rc der Schnittstelle zwischen TiN und dem TiSi2 überhaupt nicht verbessert. D.h. die Diffusion der Si-Atome in den Al-Draht kann verhindert werden, aber das Problem des Eindringens von Fremdmaterialien in den Übergang von TiSi2 bleibt wie bisher bestehen.
  • Das herkömmliche Ti-Salicidverfahren wird nun anhand von 1 beschrieben.
  • Eine aktive Region zum Bilden einer Bauelemente-Einheit und eine Feldregion 12 zur elektrischen Isolation der aktiven Regionen werden auf einem P-Typ Siliziumsubstrat 11 durch Anwenden eines LOCOS-Verfahrens gebildet. Dann wird eine thermische Oxidschicht aufgewachsen, um eine Gate-Isolationsschicht eines Transistors zu bilden, und dann wird eine leitfähige Polysiliziumschicht 13 gebildet, um als Gate-Leitung 13 zu dienen.
  • Dann wird eine CVD-SiO2-Schicht auf den gegenüberliegenden Seitenwänden der Gate-Leitung 13 abgeschieden, und dann wird ein Zurückätzen ausgeführt, um eine CVD-SiO2-Beabstandung zu bilden. Dann wird eine Störstellenimplantation ausgeführt, so daß sich eine selbsteinstellende Source-/Drain-Region 15 zwischen der Oberfläche der Polysilizium-Gate-Schicht und der Feldoxidschicht und der Gate-Seitenwandbeabstandung bildet.
  • Dann wird Titan (Ti) auf der gesamten Oberfläche des Wafers durch Zerstäuben abgeschieden. Dann wird eine Wärmebehandlung bei einer Temperatur von 700–800°C in einer inerten Gasatmosphäre durchgeführt, so daß sich auf der Oberfläche der freiliegenden Gate-Leitung und auf der Source-/Drain-Region des Si-Substrats ein TiSi2 16 selektiv bilden kann. Während der Wärmebehandlung wird ein Ti-Atom mit zwei Si-Atomen verbunden, um TiSi2 zu bilden, und die Si-Atome werden durch die Siliziumschicht oder durch das Polysilizium--Gate zugeführt. D.h. das Metall Ti verbraucht das freiliegende Silizium in Richtung der Tiefe, wodurch TiSi2 gebildet wird.
  • Dann wird die Struktur in eine Ammoniaklösung getaucht, um die Ti-Schicht zu entfernen, die nach der Silicid-Reaktion zurückbleibt. Dann wird eine Wärmebehandlung ausgeführt, um die TiSi2-Schicht zu stabilisieren, und dann wird eine PSG-Schicht 17 (PSG = Phospho-Silicate-Glass = Phospho-Silikat-Glas) auf der gesamten Oberfläche des Wafers gebildet.
  • Dann wird ein Kontaktloch auf der Source-/Drain-Region gebildet, und dann wird Al zerstäubt, das diffundiert werden soll. Danach wird eine Strukturierung ausgeführt, um einen Aluminiumdraht 18 zu bilden, wodurch die Herstellung des Transistors vervollständigt wird.
  • Es existiert eine weitere Salicid-Technik, die im US-Patent 4,855,798 offenbart ist. Bei dieser Technik wird Ti nach der Bildung einer Gate-Seitenwandbeabstandung abgeschieden. Dann wird eine Wärmebehandlung ausgeführt, so daß das Ti auf einer Isolationsschicht zu TiN werden kann, daß das Ti auf der Oberfläche der Siliziumschicht zu TiSi2 werden kann, und daß ein Silicid-Nitrid (TiSi2N) auf der TiSi2-Schicht gebildet werden kann. Nach der Reaktion wird das TiN entfernt, wodurch das Salicid-Verfahren abgeschlossen wird. Bei dieser Technik sind die selektiven Ätzcharakteristika des TiN und des TiSi2N schlechter und deshalb kann zwischen dem Gate und der Source-/Drain-Region nach dem Entfernen des TiN ein Kurzschluß auftreten. Die TiSi2N-Schicht, die auf der Source-/Drain-Region nach der Entfernung des TiN zurückbleibt, ist zu dünn, um als eine Diffusionsverhinderungsschicht zu dienen. Weiterhin hat die TiSi2N-Schicht der Source-/Drain-Region nach dem Entfernen des TiN eine gestufte Form.
  • Bei der oben beschriebenen herkömmlichen Technik dringen Si-Atome in den Source-/Drain-Übergang aufgrund des erheblichen Verbrauchs von Si-Atomen während der Bildung der TiSi2-Schicht ein. Deshalb werden die Charakteristika des Übergangs verschlechtert und es ist unmöglich, einen dünnen Source-/Drain-Übergang zu bilden.
  • Weiterhin kann die TiSi2-Schicht nicht die Diffusion der Si-Atome verhindern, und deshalb diffundieren die Si-Atome in den Al-Draht. Deshalb ist es wahrscheinlich, daß der Übergang aufgrund einer Al-Spitze beschädigt wird, oder eine Elektro-Migration auf dem Al-Draht kann auftreten, wodurch die Zuverlässigkeit des Transistors verschlechtert wird.
  • Weiterhin oxidiert TiSi2 leicht, wenn es der Atmosphäre ausgesetzt ist, und deshalb bilden sich, wenn Al abgeschieden wurde, Fremdmaterialien wie z.B. TiO2 auf der Schnittstelle zwischen der Al-Schicht und der TiSi2-Schicht. Folglich erhöht sich der Kontaktwiderstand Rc und deshalb wird die Betriebsgeschwindigkeit des Transistors langsamer.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Bildung eines Halbleiterbauelements zu schaffen, bei dem das Problem, daß sich die Betriebsgeschwindigkeit des Transistors erniedrigt, gelöst wird.
  • Diese Aufgabe wird durch ein Halbleiterbauelement nach Anspruch 1, einen Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 3, ein Verfahren zur Bildung eines Halbleiterbauelements nach Anspruch 5 und durch ein Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors nach Anspruch 11 gelöst.
  • Die vorliegende Erfindung löst die Aufgabe durch Verbessern des herkömmlichen Ti-Salicidverfahrens, bei dem ein Silicid gleichzeitig auf den Übergangsoberflächen eines Gates und einer Source-/Drain-Region gebildet wird. Folglich werden die folgenden Probleme gelöst: ein hoher Kontaktwiderstand Rc aufgrund des Eindringens von Fremdmaterialien in die Schnittstelle zwischen der l1-Schicht und einer TiSi2-Schicht; die Verschlechterung der Zuverlässigkeit des Kontakts aufgrund der Ungeeignetheit der TiSi2-Schicht als Si-Diffusionsverhinderungsschicht; und das Eindringen der Si-Atome in den Übergang aufgrund des erheblichen Verbrauchs der Si-Atome der Source-/Drain-Region während der Reaktion des TiSi2.
  • D.h. die Reaktion des Silicids wird in zwei Schritte unterteilt, so daß eine TiN-Schicht als Diffusionsverhinderungsschicht gebildet werden kann, ohne den herkömmlichen Schritt der Bildung einer getrennten Oxidationsverhinderungsschicht auszuführen. Folglich werden die Probleme, die mit der Bildung des herkömmlichen Ti-Salicid-Transistors zusammenhängen, alle gelöst.
  • Gemäß der vorliegenden Erfindung wird Ti auf einer Si-Oberfläche abgeschieden, und dann wird eine Wärmebehandlung bei einer Temperatur von 600–700°C ausgeführt, was einem Temperaturpegel entspricht, der niedriger ist als die herkömmliche TiSi2-Bildungstemperatur, so daß ein TiSi (Mono-Silicid) gebildet werden kann. Dann wird das TiSi in einer Stickstoffatmosphäre für eine lange Zeit wärmebehandelt, so daß sich auf der Oberfläche TiN als auch TiSi2 bilden kann.
  • D.h.: 2TiSi + N2 --> 2 TiN + 2Si (1) TiSi + Si --> TiSi2 (2)
  • Das TiN wird in der Gleichung (1) unter dem Zurücklassen von Si-Atomen gebildet, und die zurückgelassenen Si-Atome werden zur Si-Versorgungsquelle für die Bildung des TiSi2.
  • Wie es in 3 und 4 gezeigt ist, wird die Silicid-Reaktion bei einer Temperatur von 600–700°C ausgeführt, so daß sich die TiSi-Phase schneller als die TiSi2-Phase bildet. Um TiN zu bilden, das ein thermodynamisch größeres Aufwachspotential als TiSi hat, wird weiterhin eine Wärmebehandlung bei einer Temperatur von 700°C in einer Gasatmosphäre, die Stickstoff (N2, NH3) enthält, für eine lange Zeitdauer ausgeführt. Folglich wird eine Reaktion induziert, bei der "Si" durch "N" ersetzt wird. Folglich erfolgt ein Phasenübergang von TiSi zu TiSi2, wie es in 4 gezeigt ist. Wenn der Phasenübergang von TiSi zu TiSi2 auftritt, wird das Si, das bei der TiN-Reaktion zurückgelassen wurde, die Si-Versorgungsquelle, so daß der Verbrauch von Si aus der Si-Schicht minimiert werden kann.
  • Wenn Ti und Si reagieren, um ein Silicid zu bilden, wird gemäß der vorliegenden Erfindung TiSi in einer Zwischenphase, die nicht TiSi2 ist, gebildet (die Zwischenphase ist ein metastabiler Zustand, der bei einem Zwischenschritt auftritt, wenn sich die Reaktion auf die abschließende Phase zubewegt). Weiterhin erfordert ein Ti-Atom ein Si-Atom und deshalb wird der Si-Verbrauch auf der Siliziumschicht, die mit dem Ti in Kontakt ist, verglichen mit dem Fall, bei dem TiSi2 direkt aufgewachsen wird, um die Hälfte reduziert. Beim Schritt der Wärmebehandlung des abschließenden TiSi2 wird Stickstoff zugeführt, so daß eine TiN-Bildungsreaktion an der Oberfläche des TiSi auftreten kann. Das Si, das während der TiN-Bildungsreaktion zurückbleibt, wird zugeführt, wenn das TiSi in der abschließenden stabilen Phase zu TiSi2 übergeht. Als ein Ergebnis wird der Verbrauch von Si-Atomen, die aus dem Siliziumsubstrat zugeführt werden (d.h. aus der Diffusionsregion und der Source-/Drain-Region) minimiert.
  • Sogar wenn das TiSi2-Silicid, das das gleiche ist, wie bei den herkömmlichen Techniken, auf einer Polysilizium-Gate-Oberfläche und auf einer Source-/Drain-Region eines Transistors gebildet wird, kann folglich das Eindringen von TiSi2 in dem Übergang gehemmt werden. Weiterhin kann TiN auf der TiSi2-Schicht in einer Stickstoffatmosphäre ohne Hinzufügen eines getrennten Schrittes gebildet werden, so daß der Kontakt der Source-/Drain-Region in der Form von Al/TiN/TiSi2 hergestellt werden kann.
  • Folglich wird eine Diffusionsverhinderungsschicht (TiN-Film) zwischen der Al- und der TiSi2-Schicht gebildet, was dazu führt, daß eine zuverlässige Kontaktanschlußstruktur gebildet wird.
  • Die leitfähige Schicht gemäß der vorliegenden Erfindung umfaßt eine Störstellenregion, die auf einem Halbleitersubstrat gebildet ist; eine Metall-Silicidschicht, die auf der Störstellenregion gebildet ist; eine Metall-Silicid-Nitrid-Schicht, die auf der Metall-Silicidschicht gebildet ist; und eine Metall-Nitridschicht, die auf der Metall-Silicid-Nitridschicht gebildet ist, wobei die oben erwähnten Schichten in der genannten Reihenfolge gebildet werden.
  • Das bei der vorliegenden Erfindung verwendete Metall kann derart sein, daß das Metall mit Silizium verbunden werden kann, und daß die verbundene Metallverbindung eine metastabile Silicidphase und eine abschließende stabile Silicidphase bildet. Wenn z.B. Titan verwendet wird, ist das Metall-Silicid TiSi2, und das Metall-Silicid-Nitrid ist TiSiN, während das Metall-Nitrid TiN ist.
  • Der MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ge mäß der vorliegenden Erfindung umfaßt eine Metall-Silicidschicht, die auf einer Störstellenregion und auf einer oberen Oberfläche einer Gate-Elektrode gebildet ist; und eine Metall-Silicid-Nitridschicht, die auf der Metall-Silicidschicht gebildet ist; und eine Metall-Nitridschicht, die auf der Metall-Silicid-Nitridschicht gebildet ist.
  • Das Verfahren zur Bildung einer leitfähigen Schicht gemäß der vorliegenden Erfindung umfaßt die folgenden Schritte:
    • (a) Bilden einer Störstellenregion auf einem Halbleitersubstrat;
    • (b) Bilden einer Metallschicht auf der Störstellenregion;
    • (c) Ausführen einer Wärmebehandlung in einer inerten Gasatmosphäre, um das Metall und das Silizium des Halbleitersubstrats miteinander zu verbinden, und um so ein Metall-Silicid in einer metastabilen Phase zu bilden; und
    • (d) Ausführen einer Wärmebehandlung in einer Stickstoffgasatmosphäre, um den Phasenübergang des Metall-Silicids der metastabilen Phase in eine stabile Phase zu ermöglichen, wodurch eine leitfähige Schicht gebildet wird, die aus der Störstellenregion, der Metall-Silicid-Schicht, der Metall-Silicid-Nitrid-Schicht und der Metall-Nitridschicht besteht, wobei die obigen Schichten in der erwähnten Reihenfolge übereinander angeordnet sind.
  • Das Verfahren zur Bildung eines MOSFETs auf einem Halbleitersubstrat gemäß der vorliegenden Erfindung schließt folgende Schritte ein:
    • (a) Bilden einer Source, einer Drain und eines Gates unter Verwendung eines Halbleitersiliziums, deren obere Front freigelegt ist;
    • (b) Bilden einer Metallschicht auf der gesamten Oberfläche;
    • (c) Ausführen einer Wärmebehandlung in einer inerten Gasatmosphäre, um die Metall-Schicht und das Silizium zu verbinden und um so ein Metall-Silicid in einer metastabilen Phase zu bilden; und
    • (d) Ausführen einer Wärmebehandlung in einer Stickstoffgasatmosphäre, um den Phasenübergang des Metall-Silicids in einer metastabilen Phase in eine stabile Phase zu ermöglichen.
  • Hierbei wird die Metall-Schicht durch Zerstäuben von Titan mit einer Dicke von 100 nm gebildet. Beim Schritt (c) wird die Wärmebehandlung bei einer Temperatur von 600–700°C für eine Zeitdauer von 20 Minuten in einer Argon- oder Neon-Gasatmosphäre durchgeführt. Beim Schritt (d) wird die Wärmebehandlung bei einer Temperatur von 700°C in einer NH3-Gasatmosphäre durchgeführt. Beim Schritt (b) wird eine Titanschicht auf der Source-, Drain- und Gate-Elektrode gebildet. Beim Schritt (c) wird die TiSi-Schicht durch Ausführen einer Wärmebehandlung bei einer Temperatur von 600–700°C für eine Zeitdauer von 20 Minuten in einer inerten Gasatmosphäre gebildet. Beim Schritt (d) wird die TiN-Schicht auf der Oberfläche der TiSi-Schicht durch Ausführen einer Wärmebehandlung bei einer Temperatur von 700°C in einer NH3-Gasatmosphäre gebildet, wobei die unter der TiN-Schicht liegende TiSi-Schicht hergestellt ist, um eine TiSi2-Schicht zu bilden. Alternativ wird beim Schritt (d) eine TiN-Schicht auf der Oberfläche der TiSi-Schicht durch Ausführen einer Wärmebehandlung bei einer Temperatur von 700°C in einer NH3-Gasatmosphäre gebildet, und die unter der TiN-Schicht liegende TiSi-Schicht ist dann teilweise aus TiSi2 und teilweise aus TiSiN hergestellt. Folglich sind die Halbleiterstörstellenregion, die TiSi2-Schicht, die TiSiN-Schicht und die TiN-Schicht in der genannten Reihenfolge übereinander angeordnet.
  • Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine teilweise Schnittdarstellung eines MOSFETs zur Darstellung des herkömmlichen Verfahrens zur Bildung eines Halbleiterbauelements;
  • 2 eine Schnittdarstellung, die die Schritte des Verfahrens zur Bildung des Halbleiterbauelements gemäß der vorliegenden Erfindung darstellt;
  • 3 eine graphische Darstellung, die die Veränderungen der Konzentrationsverteilung von Titan, Polysilizium und ähnlichem gegenüber der Temperatur bei der Wärmebehandlung zeigt; und
  • 4 eine graphische Darstellung, die die Veränderungen der Konzentrationsverteilung der metastabilen Phase und der abschließenden stabilen Phase des Titansilicids gegenüber der Zeitdauer der Wärmebehandlung darstellt.
  • Das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung wird nun anhand von 2 beschrieben.
    •
  • Wie in 2a dargestellt ist, wird ein LOGOS-Verfahren ausgeführt, um eine nicht-aktive Region 22 und eine aktive Region (die Region außer der nicht-aktiven Region) auf einem Si-Substrat 21 mit einem ersten Leitfähigkeitstyp (z.B. p-Typ) auf eine herkömmliche Art zu trennen. Dann wird eine thermische Oxidschicht als Gate-Isolationsschicht 23 mit einer Dicke von 10 nm auf dem Si-Substrat gebildet. Dann wird durch Abscheiden von Polysilizium mit einer Dicke von 250 nm durch Verwenden eines LPVCD-Verfahrens (low pressure chemical vapor deposition = Niederdruckgasphasenabscheidung) eine leitfähige Schicht gebildet, die als Gate-Elektrode 24 verwendet wird. Dann wird ein Photoätzen durchgeführt, um die Gate-Elektrode 24 zu strukturieren.
  • Dann wird, wie in 2b gezeigt ist, ein CVD-SiO2 abgeschieden und das CVD-SiO2 wird zurückgeätzt, wodurch eine SiO2-Beabstandung 25 auf den gegenüberliegenden Seitenwänden des Gates gebildet wird. Dann wird eine Ionenimplantation durchgeführt, um Störstellen in das Substrat einzubringen, wodurch eine Störstellenregion zum Bilden einer Source und einer Drain gebildet wird.
  • Dann wird, wie in 2c gezeigt ist, Titan (Ti) in einer Dicke von 100 nm zerstäubt, um eine Titanschicht 27 zu bilden.
  • Dann wird, wie in 2d gezeigt ist, eine Wärmebehandlung bei einer Temperatur von 600–700°C über eine Zeitdauer von 20 Minuten in einer inerten Gasatmosphäre (Ar oder N2) durchgeführt, um eine TiSi-Monosilicidschicht 30 zu bilden.
  • Dann wird, wie in 2e gezeigt ist, das Ti, das nicht mit dem Si reagiert hat, durch Eintauchen dieses in flüssigen Ammoniak entfernt. Folglich bleibt lediglich die TiSi-Silicidschicht 31 auf den Oberflächen der Gate-Leitung, der Source und der Drain zurück.
  • Dann wird, wie in 2f gezeigt ist, eine Wärmebehandlung bei einer Temperatur von 700°C in einer NH3-Gasatmosphäre durchgeführt, um eine TiN-Schicht 32 auf der Oberfläche der TiSi-Schicht 30 zu bilden. Unter dieser Bedingung bildet das TiSi, das auf der Oberfläche liegt, eine TiSi2-Schicht 31. Unter dieser Bedingung kann eine dünne TiSi2N-Schicht zwischen der TiN-Schicht 32 und der TiSi2-Schicht 31 gebildet werden.
  • Mit anderen Worten wird die TiSi2-Schicht durch zwei Schritte gebildet. Diese zweistufige Herstellung des Silicids kann wie folgt ausgedrückt werden:
    erster Schritt: Ti + Si --> TiSi,
    zweiter Schritt: TiSi + N --> TiN + Si*
    TiSi + Si --> TiSi2,
    oder alternativ, TiSi + N --> TiN + Si* TiSi + N --> TiSiN TiSi + Si --> TiSi2 wobei Si* die Si-Atome anzeigt, die von dem TiSi getrennt werden.
  • Danach wird, wie in 2g gezeigt ist, eine CVD-SiO2-Schicht auf der gesamten Oberfläche des Substrats gebildet, und dann wird ein Kontaktloch gebildet, um eine Verbindung mit einer Source-/Drain-Region 26 bereitzustellen. Dann wird Al abgeschieden, und eine Strukturierung wird ausgeführt, um eine Verdrahtungsstruktur 35 zu bilden.
  • Die nachfolgenden Schritte werden auf die herkömmliche Art ausgeführt, wodurch der Halbleiter-MOS-Chip fertiggestellt wird.
  • Bei der vorliegenden Erfindung wird das Problem des Eindringens von TiSi2 in den Übergang durch das Verfahren der zweistufigen Bildung des Silicids gelöst.
    Ti + Si --> TiSi ---- erste Erzeugung des Silicids, gleichzeitig TiSi + N --> TiN + Si
    TiSi + Si --> TiSi2 --- zweite Bildung des Silicids.
  • Aufgrund der obigen Reaktionen kann der Verlust des Übergangs (Verschwinden von Silizium aufgrund der Bildung von TiSi2) aufgrund des Si-Verbrauchs reduziert werden. Deshalb können die elektrischen Charakteristika des Source-/Drain- Übergangs des Transistors verbessert werden. Weiterhin ist die Tiefe des Eindringens des TiSi2 sehr flach, und deshalb kann ein flacher Übergang gebildet werden, mit dem Ergebnis, daß der Kurzkanaleffekt und die Heißträgercharakteristika des Transistors verbessert werden.
  • Weiterhin kann die TiN-Schicht, die die Si-Diffusionsverhinderungsschicht ist, auf der Oberfläche der TiSi2-Schicht ausgeführt werden, ohne einen getrennten Verfahrensschritt auszuführen, und deshalb werden die Zuverlässigkeit des Kontakts und die Al-Verdrahtung verbessert.
  • Weiterhin kann das Eindringen von Fremdmaterialien in die Schnittstelle zwischen die TiSi2- und die TiN-Schicht ausgeschlossen werden, und TiN ist verglichen mit TiSi2 positiv, so daß das Aufwachsen des Fremdmaterials auf der Schnittstelle zwischen der Al- und der TiN-Schicht minimiert werden kann, wodurch der Kontaktwiderstand Rc des Transistors verbessert wird.
  • Deshalb kann die vorliegende Erfindung auf das Halbleiterbauelement der nächsten Generation angewendet werden, wodurch die Charakteristika des Transistors erheblich verbessert werden.

Claims (15)

  1. Halbleiterbauelement mit einer leitfähigen Schicht, mit folgenden Merkmalen: einer Störstellenregion, die auf einem Halbleitersubstrat gebildet ist; einer Metall-Silicid-Schicht, die auf der Störstellenregion gebildet ist; einer Metall-Silicid-Nitrid-Schicht, die auf der Metall-Silicid-Schicht gebildet ist; und einer Metall-Nitrid-Schicht, die auf der Metall-Silicid-Nitrid-Schicht gebildet ist, wobei die obigen Schichten in der genannten Reihenfolge gebildet sind.
  2. Halbleiterbauelement nach Anspruch 1, bei dem: die Metall-Silicid-Schicht aus TiSi2 besteht; die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und die Metall-Nitrid-Schicht aus TiN besteht.
  3. Ein Metall-Oxid-Halbleiter-Feldeffekttransistor mit einer Störstellenregion und einer Gate-Elektrode, die auf einer Halbleiterregion gebildet ist, mit folgenden Merkmalen: einer Metall-Silicid-Schicht, die auf der Störstellenregion und der oberen Front der Gate-Elektrode gebildet ist; einer Metall-Silicid-Nitrid-Schicht, die auf der Metall-Silicid-Schicht gebildet ist; und einer Metall-Nitrid-Schicht, die auf der Metall-Silicid-Nitrid-Schicht gebildet ist.
  4. Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 3, bei dem: die Metall-Silicid-Schicht aus TiSi2 besteht; die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und die Metall-Nitrid-Schicht aus TiN besteht.
  5. Verfahren zur Bildung eines Halbleiterbauelements mit einer leitfähigen Schicht, mit folgenden Schritten: (a) Bilden einer Störstellenregion auf einem Halbleitersubstrat; (b) Bilden einer Metall-Schicht auf der Störstellenregion; (c) Ausführen einer Wärmebehandlung in einer inerten Gasatmosphäre, so daß sich das Metall und das Silizium des Halbleitersubstrats miteinander verbinden, um so ein Metall-Silicid in einer metastabilen Phase zu bilden; und (d) Ausführen einer Wärmebehandlung in einer Stickstoff enthaltenen Atmosphäre, um den Phasenübergang des Metall-Silicids aus der metastabilen Phase in eine stabile Phase zu ermöglichen, wodurch eine leitfähige Schicht gebildet wird, die aus der Störstellenregion, der Metall-Silicid-Schicht, der Metall-Silicid-Nitrid-Schicht, und der Metall-Nitrid-Schicht besteht, wobei die obigen Schichten in der be schriebenen Reihenfolge übereinander angeordnet sind.
  6. Verfahren nach Anspruch 5, bei dem: die Metall-Silicid-Schicht aus TiSi2 besteht; die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und die Metall-Nitrid-Schicht aus TiN besteht.
  7. Verfahren nach Anspruch 5 oder 6, bei dem: beim Schritt (b) die Metall-Schicht durch Ausführen eines Zerstäubens mit einer Dicke von 100 nm gebildet wird; beim Schritt (c) die Wärmebehandlung bei einer Temperatur von 600–700°C für eine Zeitdauer von etwa 20 Minuten in einer Argon- oder Neon-Gasatmosphäre durchgeführt wird; und beim Schritt (d) die Wärmebehandlung bei einer Temperatur von etwa 700°C in einer NH3-Gasatmosphäre durchgeführt wird.
  8. Verfahren nach Anspruch 5, bei dem: beim Schritt (b) eine Titanschicht auf der Störstellenregion gebildet wird; beim Schritt (c) die Wärmebehandlung bei einer Temperatur von 600–700°C für eine Zeitdauer von etwa 20 Minuten in einer inerten Gasatmosphäre ausgeführt wird, um eine TiSi-Schicht zu bilden; und beim Schritt (d) die Wärmebehandlung bei einer Temperatur von etwa 700°C in einer NH3-Gasatmosphäre ausgeführt wird, um eine TiN-Schicht auf der Oberfläche der TiSi- Schicht zu bilden, und wobei die TiSi-Schicht, die unter der TiN-Schicht liegt, hergestellt ist, um eine TiSi2-Schicht zu bilden, wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi2-Schicht und die TiN-Schicht in der genannten Reihenfolge übereinander angeordnet sind.
  9. verfahren nach Anspruch 8, bei dem: beim Schritt (d) die Wärmebehandlung bei einer Temperatur von 700°C in einer NH3-Gasatmosphäre durchgeführt wird, um eine TiN-Schicht auf der Oberfläche der TiSi-Schicht zu bilden; und bei der die TiSi-Schicht, die unter der TiN-Schicht liegt, teilweise aus TiSiN und teilweise aus TiSi2 gebildet ist, wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi2-Schicht, die TiSiN-Schicht und die TiN-Schicht in der genannten Reihenfolge übereinander angeordnet sind.
  10. Verfahren nach Anspruch 8 oder 9, bei dem in Schritt (b) die Titanschicht mit einer Dicke von 100 nm durch Ausführen eines Zerstäubungsvorgangs gebildet wird.
  11. Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors in einem Halbleitersubstrat, mit folgenden Schritten: (a) Bilden einer Source, einer Drain und eines Gates, deren obere Oberflächen freigelegt sind, auf der Oberfläche eines Siliziumsubstrats; (b) Bilden einer Metall-Schicht auf der gesamten Ober fläche; (c) Ausführen einer Wärmebehandlung in einer inerten Gasatmosphäre, um die Metall-Schicht und das Silizium zu verbinden, und um ein Metall-Silicid einer metastabilen Phase zu bilden; und (d) Ausführen einer Wärmebehandlung in einer Stickstoff enthaltenen Gasatmosphäre, um den Phasenübergang des Metall-Silicids in der metastabilen Phase in eine stabile Phase zu ermöglichen.
  12. Verfahren nach Anspruch 11, bei dem: beim Schritt (b) die Metall-Schicht in einer Dicke von 100 nm durch Ausführen eines Zerstäubungsvorgangs gebildet wird; beim Schritt (c] die Wärmebehandlung bei einer Temperatur von 600–700°C für eine Zeitdauer von 20 Minuten in einer Argon- oder Neon-Gasatmosphäre durchgeführt wird; und beim Schritt (d) die Wärmebehandlung bei einer Temperatur von etwa 700°C in einer NH3-Gasatmosphäre durchgeführt wird.
  13. Verfahren nach Anspruch 11, bei dem: beim Schritt (b) eine Titanschicht auf einer Source, einer Drain und einer Gate-Elektrode gebildet wird; beim Schritt (c) die Wärmebehandlung bei einer Temperatur von 600–700°C für eine Zeitdauer von 20 Minuten in einer inerten Gasatmosphäre ausgeführt wird, um eine TiSi-Schicht zu bilden; und beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH3-Gasatmosphäre durchgeführt wird, um eine TiN-Schicht auf der TiSi-Schicht zu bilden, wobei die TiSi-Schicht, die unter der TiN-Schicht liegt, hergestellt ist, um eine TiSi2-Schicht zu bilden.
  14. Verfahren nach Anspruch 13, bei dem: beim Schritt (d) die Wärmebehandlung bei einer Temperatur von etwa 700°C in einer NH3-Gasatmosphäre ausgeführt wird, um auf der TiN-Schicht die TiSi-Schicht zu bilden; und die TiSi-Schicht, die unter der TiN-Schicht liegt, teilweise aus TiSiN und teilweise aus TiSi2 gebildet ist, wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi2-Schicht, die TiSiN-Schicht und die TiN-Schicht in der genannten Reihenfolge übereinander angeordnet sind.
  15. Verfahren nach Anspruch 13, bei dem beim Schritt (b) die Titanschicht mit einer Dicke von 100 nm durch Ausführen eines Zerstäubungsvorgangs gebildet ist.
DE4423558A 1994-01-11 1994-07-05 Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung Expired - Fee Related DE4423558B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR94-352 1994-01-11
KR1019940000352A KR0162673B1 (ko) 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
DE4423558A1 DE4423558A1 (de) 1995-07-13
DE4423558B4 true DE4423558B4 (de) 2004-11-11

Family

ID=19375475

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4423558A Expired - Fee Related DE4423558B4 (de) 1994-01-11 1994-07-05 Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US5639678A (de)
JP (1) JP3626773B2 (de)
KR (1) KR0162673B1 (de)
DE (1) DE4423558B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240649B1 (ko) * 1996-11-07 2000-02-01 정선종 삼원계 확산 방지막 형성 방법
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
JP3635875B2 (ja) * 1997-06-25 2005-04-06 東京エレクトロン株式会社 成膜方法及び膜積層構造
US5933741A (en) * 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US5953614A (en) * 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
KR100525085B1 (ko) * 1999-06-10 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
JP3490046B2 (ja) * 2000-05-02 2004-01-26 シャープ株式会社 半導体装置及びその製造方法
DE50112534D1 (de) 2001-01-04 2007-07-05 Infineon Technologies Ag Verfahren zur kontaktierung eines dotiergebiets eines halbleiterbauelements
US6593234B2 (en) * 2001-07-24 2003-07-15 Micron Technology, Inc. Methods of utilizing metal rich silicide in forming semiconductor constructions
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
US7005697B2 (en) 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP2004172259A (ja) * 2002-11-19 2004-06-17 Oki Electric Ind Co Ltd 半導体素子の製造方法
US7199409B2 (en) * 2004-08-26 2007-04-03 Massachusetts Institute Of Technology Device for subtracting or adding charge in a charge-coupled device
JP2013110331A (ja) * 2011-11-24 2013-06-06 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5979667B2 (ja) * 2012-09-19 2016-08-24 国立研究開発法人物質・材料研究機構 金属ケイ化物形成方法
KR102274765B1 (ko) * 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11349005B2 (en) 2020-05-22 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide structures in transistors and methods of forming
US11973148B2 (en) 2021-01-15 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Surface damage control in diodes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof

Also Published As

Publication number Publication date
KR950024361A (ko) 1995-08-21
JPH07211668A (ja) 1995-08-11
US5639678A (en) 1997-06-17
KR0162673B1 (ko) 1998-12-01
DE4423558A1 (de) 1995-07-13
JP3626773B2 (ja) 2005-03-09

Similar Documents

Publication Publication Date Title
DE4423558B4 (de) Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE10031626B4 (de) Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE3850624T2 (de) Verfahren zum Herstellen von Halbleiterkontakten.
DE4237587C2 (de) Chemisches Dampfabscheidungsverfahren zur Schaffung einer vorherrschend TiSi¶x¶ enthaltenden, elektrisch leitfähigen Schicht
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE60304225T2 (de) NIickelsilizid mit verminderter Grenzflächenrauhigkeit
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
EP1152459A2 (de) Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement
DE68916165T2 (de) Verfahren zum Herstellen von selbstjustierenden Metallhalbleiterkontakten in integrierten MISFET-Strukturen.
DE19960503A1 (de) Metall-Verbindungs-Kontakt-Struktur mit einem kleinen Kontaktwiderstand und einem geringen Übergangsverlust sowie Verfahren zur Herstellung derselben
DE69123884T2 (de) Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE3426306A1 (de) Mos-transistor und verfahren zu seiner herstellung
DE69420805T2 (de) Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE69127037T2 (de) Kupfer-Germanium Verbindungen, die bei Niedrigtemperatur hergestellt werden können
DE68928873T2 (de) Herstellungsverfahren für eine integrierte Halbleiterschaltung mit einem Verbundungsleiter, der in einer Schutzschicht auf der integriertere Halbleiterschaltung eingebettet ist
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201