KR950024361A - 반도체 도전층, 소자 및 그 제조방법 - Google Patents

반도체 도전층, 소자 및 그 제조방법 Download PDF

Info

Publication number
KR950024361A
KR950024361A KR1019940000352A KR19940000352A KR950024361A KR 950024361 A KR950024361 A KR 950024361A KR 1019940000352 A KR1019940000352 A KR 1019940000352A KR 19940000352 A KR19940000352 A KR 19940000352A KR 950024361 A KR950024361 A KR 950024361A
Authority
KR
South Korea
Prior art keywords
layer
tisi
metal silicide
metal
under
Prior art date
Application number
KR1019940000352A
Other languages
English (en)
Other versions
KR0162673B1 (ko
Inventor
이창재
김창열
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940000352A priority Critical patent/KR0162673B1/ko
Priority to DE4423558A priority patent/DE4423558B4/de
Priority to JP19154494A priority patent/JP3626773B2/ja
Priority to US08/370,715 priority patent/US5639678A/en
Publication of KR950024361A publication Critical patent/KR950024361A/ko
Application granted granted Critical
Publication of KR0162673B1 publication Critical patent/KR0162673B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 고집적 디바이스에서 게이트라인의 높은저항 및 소스 또는/및 드레인과 배선사이의 높은 저항등으로 인한 트랜지스터의 동작 속도의 저하 문제를 해결하기 위하여 게이트와 소스 또는/및 드레인 졍션의 표면에 동시에 실리사이드를 형성하는 종래의 Ti 셀리사이드공정을 개선하여, 문제되는 Al과 TiSi2계면에서의 이물질개입으로 인한 높은 콘택 Rc, TiSi2의 Si원자 확산방지층역할 불능에 따른 콘택의 신뢰성 결여, TiSi2반응시 소스 또는/및 드레인의 Si원자를 심하게 소비하므로 발생하는 졍션의 침입 문제등을 해결한 것이다.
즉, 실리사이드의 반응 스텝을 2스텝으로 분할하여 진행하므로써 종래에 별도의 확산방지층을 형성하는 스텝 없이 확산방지층인 TiN막을 형성할수 있게끔하여 종래 Ti 셀리사이드 트랜지스터에서 발생하는 문제들를 해결하였다. 즉 2TiSi + N2--> 2TlN + 2Si ---(1) TiSi + Si --> TiSi2--------(2) 이 두단계 반응으로 도전층을 형성하는 것이다.

Description

반도체 도전층, 소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명을 설명하기 위하여 MOSFET의 제조과정을 일단면으로 단계적으로 도시한 것이다.

Claims (15)

  1. 반도체 기판에 형성된 불순물영역과, 상기 불순물영역 위에 형성된 메탈 실리사이드 층과, 상기 메탈 실리사이드 층 위에 형성된 메탈 실리사이드 나이트라이드막과, 상기 메탈 실리사이드 나이트라이드막 위에 형성된 메탈 나이트라이드 층을 순차적으로 적층한 구조로 된 도전층.
  2. 제1항에 있어서, 상기 메탈실리사이드는 TiSi2이고, 상기 메탈 실리사이드 나이트라이드는 TiSiN이며, 상기 메탈나이트라이드는 TiN인 것이 특징인 도전층.
  3. 반도체 기판에 형성된 불순물영역과 게이트전극을 포함하는 MOSFET로서, 상기 불순물영역과 게이트전극의 상부 표면에 각각 형성된 메탈 실리 사이드 층과, 상기 메탈 실리사이드 층 각각 위에 형성된 메탈 실리사이드 나이트라이드 막과, 상기 메탈 실리사이드 나이트라이드 막 각각 위에 형성된 메탈 나이트 라이드 층을 포함하여 이루어지는 MOSFET.
  4. 제3항에 있어서, 상기 메탈 실리사이드 층은 TiSi2으로 형성되고, 상기 메탈 실리사이드 나이트라이드 막은 TiSiN으로 형성되며, 상기 메탈 나이트라이드 층은 TiN으로 형성되는 것이 특징인 MOSFET.
  5. 반도체 기판에 도전층을 형성하는 방법에 있어서, 가), 반도체 기판에 불순물영역을 형성하고, 나), 상기 불순물영역위에 메탈층을 형성하고, 다), 불활성 기체로된 분위기하에서 열처리하여 상기 메탈과 반도체 기판의 실리콘이 결합하여 준 안정 상태의 메탈 실리사이드를 형성하고, 라), 질소가 포함된 개스 분위기 하에서 열처리하여 상기 준 안정 상태의 메탈실리사이드가 안전상으로 상전이 하도록 하여 불순물영역, 메탈 실리사이드 층, 메탈 실리사이드 나이트라이드 막, 및 메탈 나이트라이드 층을 순차적으로 적층한 구조로 된 도전층을 형성하는 방법.
  6. 제5항에 있어서, 상기 메탈 실리사이드 층은 TiSi2으로 형성하고 상기 메탈 실리사이드 나이트라이드 막은 TiSiN으로 형성하며 ,상기 메탈 나이트라이드 층은 TiN으로 형성된 것이 특징인 도전층 형성방법.
  7. 제5항에 있어서, 상기 나) 단계에서 메탈층은 스퍼터링 방법으로 두께 약1000Å 정도로 형성하고, 상기 다) 단계에서 열처리는 아르곤이나 네온 개스 분위기 하에서 600∼700℃온도로 20분 정도 진행하고, 상기 라)단계에서 열처리는 NH3개스 분위기하에서 약 700℃ 온도로 열처리 하는 것이 특징인 도전층 형성방법.
  8. 제5항에 있어서, 상기 나)단계에서 불순물영역위에 티타늄층을 형성하고, 상기 다)단계에서 불활성 기체로된 분위기하에서 600∼700℃온도로 열 처리를 20분 정도 진행하여 TiSi층을 형성하고, 상기 라) 단계에서 NH3개스 분위기 하에서 약 700℃ 온도로 열처리하여 TiSi 표면에 TiN 막을 형성하고, TiN막 표면 밑에 있는 TiSi는 TiSi2층을 형성하도록 하여 반도체불순물 영역과 TiSi2층 및 TiN이 차례로 적층된 도전층이 형성되는 것이 특징인 도전층 형성방법.
  9. 제8항에 있어서, 상기 라) 단계에서 NH3개스 분위기 하에서 약 700℃ 온도로 열처리하여 TiSi 표면에 TiN 막을 형성하고, TiN막 표면 밑에 있는 TiSi는 일부가 TiSiN과 TiSi2로 변화되게 하여 반도체 불순물영역, TiSi2층, TiSiN 층, 및 TiN 층이 차례로 적층된 도전층이 형성되는 것이 특징인 도전층형성방법.
  10. 제8항에 있어서, 상기 나) 단계에서 티타늄 층은 스퍼터링 방법으로 두께 약 1000℃ 정도로 형성하는 것이 특징인 도전층형성방법.
  11. 반도체 기판에 MOSFET를 제조하기 의한 방법으로서, 가), 반도체 실리콘으로 형성되고 각각의 상부 표먼이 노출된 소오스, 드레인, 및 게이트전극을 형성하고, 나), 전면에 메탈층을 형성하고, 다), 불활성 기체로된 분위기하에서 열처리하여 상기 메탈층과 실리콘이 결합하여 준 안정 상태의 메탈 실리사이드가 되게하고, 라), 질소가 포함된 개스 분위기 하에서 열처리하여 상기 준 안정 상대의 메탈실리사이드가 안전상으로 상전이 하도록하는 단계들을 포함하여 이루어지는 반도체 MOSFET 제조방법.
  12. 제11항에 있어서, 상기 나) 단계에서 메탈층은 스퍼터링 방법으로 두께 약 1000Å 정도로 형성하고, 상기 다) 단계에서 열처리는 아르곤이나 네온 개스 분위기 하에서 600∼700℃온도로 20분 정도 진행하고, 상기 라) 단계에서 열처리는 NH3개스 분위기하에서 약 700℃온도로 열처리 하는 것이 특징인 반도체 MOSFET 제조방법.
  13. 제11항에 있어서, 상기 나)단계에서 소오스, 드레인, 및 게이트전극들 위에 티타늄층을 형성하고, 상기 다)단계에서 불활성 기체로된 분위기하에서 600∼700℃온도로 열처리를 20분 정도 진행하여 TiSi 층을 형성하고, 상기 라)단계에서 NH3개스 분위기 하에서 약 700℃온도로 열처리하여 TiSi 표면에 TiN 막을 형성하고, TiN 막 표면 밑에 있는 TiSi는 TiSi2층을 형성하도록 하는 것이 특징인 반도체 MOSFET 제조방법.
  14. 제13항에 있어서, 상기 라) 단계에서 NH3개스 분위기 하에서 약 700℃ 온도로 열처리하여 TiSi 표면에 TiN막을 형성하고, TiN막 표면 밑에 있는 TiSi는 일부가 TiSiN과 TiSi2로 변화되게 하여 반도체 불순물영역, TiSi2층, TiSiN 층, 및 TiN층이 차례로 적층된 도전층이 형성되는 것이 특징인 반도체 MOSFET 제조방법.
  15. 제13항에 있어서, 상기 나) 단계에서 티타늄 층은 스퍼터링 방법으로 두께 약 1000Å 정도로 형성하는 것이 특징인 반도체 MOSFET 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000352A 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법 KR0162673B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940000352A KR0162673B1 (ko) 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법
DE4423558A DE4423558B4 (de) 1994-01-11 1994-07-05 Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung
JP19154494A JP3626773B2 (ja) 1994-01-11 1994-08-15 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
US08/370,715 US5639678A (en) 1994-01-11 1995-01-10 Method of making semiconductor device with metal silicide nitride layer and metal silicide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000352A KR0162673B1 (ko) 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR950024361A true KR950024361A (ko) 1995-08-21
KR0162673B1 KR0162673B1 (ko) 1998-12-01

Family

ID=19375475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000352A KR0162673B1 (ko) 1994-01-11 1994-01-11 반도체 도전층 및 반도체소자의 제조방법

Country Status (4)

Country Link
US (1) US5639678A (ko)
JP (1) JP3626773B2 (ko)
KR (1) KR0162673B1 (ko)
DE (1) DE4423558B4 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240649B1 (ko) * 1996-11-07 2000-02-01 정선종 삼원계 확산 방지막 형성 방법
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
JP3635875B2 (ja) * 1997-06-25 2005-04-06 東京エレクトロン株式会社 成膜方法及び膜積層構造
US5933741A (en) * 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US5953614A (en) * 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
KR100525085B1 (ko) * 1999-06-10 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
JP3490046B2 (ja) * 2000-05-02 2004-01-26 シャープ株式会社 半導体装置及びその製造方法
DE50112534D1 (de) 2001-01-04 2007-07-05 Infineon Technologies Ag Verfahren zur kontaktierung eines dotiergebiets eines halbleiterbauelements
US6593234B2 (en) * 2001-07-24 2003-07-15 Micron Technology, Inc. Methods of utilizing metal rich silicide in forming semiconductor constructions
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
US7005697B2 (en) 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP2004172259A (ja) * 2002-11-19 2004-06-17 Oki Electric Ind Co Ltd 半導体素子の製造方法
US7199409B2 (en) * 2004-08-26 2007-04-03 Massachusetts Institute Of Technology Device for subtracting or adding charge in a charge-coupled device
JP2013110331A (ja) * 2011-11-24 2013-06-06 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5979667B2 (ja) * 2012-09-19 2016-08-24 国立研究開発法人物質・材料研究機構 金属ケイ化物形成方法
KR102274765B1 (ko) * 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11349005B2 (en) 2020-05-22 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide structures in transistors and methods of forming
US11973148B2 (en) 2021-01-15 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Surface damage control in diodes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium

Also Published As

Publication number Publication date
JPH07211668A (ja) 1995-08-11
US5639678A (en) 1997-06-17
DE4423558B4 (de) 2004-11-11
KR0162673B1 (ko) 1998-12-01
DE4423558A1 (de) 1995-07-13
JP3626773B2 (ja) 2005-03-09

Similar Documents

Publication Publication Date Title
KR950024361A (ko) 반도체 도전층, 소자 및 그 제조방법
JP2537413B2 (ja) 半導体装置およびその製造方法
KR950034672A (ko) 반도체 집적회로장치의 제조방법
JPH0697108A (ja) Ｍｏｓトランジスタおよびその金属層とシリコン層の界面に導電拡散障壁を形成する方法
KR960005801A (ko) 반도체 장치 제조방법
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
JPS61174767A (ja) 半導体素子電極
KR940010194A (ko) 반도체장치의 배선층 형성방법
US7022594B2 (en) Manufacturing method which prevents abnormal gate oxidation
KR100431309B1 (ko) 반도체디바이스의금속배선형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
JP2857170B2 (ja) 半導体装置の製造方法
KR100593146B1 (ko) 반도체 소자의 게이트 형성 방법
KR100318268B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPS63133622A (ja) 半導体装置の製造方法
KR960026384A (ko) 반도체 장치의 티타늄 실리사이드층 형성방법
KR100249161B1 (ko) 반도체 소자의 실리사이드 형성방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
JPS63150943A (ja) 半導体装置の製造方法
KR940016881A (ko) 얕은 접합을 형성하는 반도체 제조 방법
KR960008567B1 (ko) 실리사이드막 형성방법
JPH0677161A (ja) 半導体素子の製造方法
JPS61225838A (ja) 電極配線の形成方法
KR950025881A (ko) 반도체 장치 및 그 제조 방법
JPH04196419A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B90T Transfer of trial file for re-examination
E902 Notification of reason for refusal
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

EXPY Expiration of term