KR940016881A - 얕은 접합을 형성하는 반도체 제조 방법 - Google Patents
얕은 접합을 형성하는 반도체 제조 방법 Download PDFInfo
- Publication number
- KR940016881A KR940016881A KR1019920026883A KR920026883A KR940016881A KR 940016881 A KR940016881 A KR 940016881A KR 1019920026883 A KR1019920026883 A KR 1019920026883A KR 920026883 A KR920026883 A KR 920026883A KR 940016881 A KR940016881 A KR 940016881A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- titanium
- deposited
- junction
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 4
- 238000004519 manufacturing process Methods 0.000 title claims abstract 3
- 238000000034 method Methods 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims abstract 3
- 239000012535 impurity Substances 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims abstract 3
- 239000002184 metal Substances 0.000 claims abstract 3
- 238000004544 sputter deposition Methods 0.000 claims abstract 3
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 3
- 239000010408 film Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 claims 3
- 230000004913 activation Effects 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 239000010936 titanium Substances 0.000 abstract 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract 2
- 238000012421 spiking Methods 0.000 abstract 2
- 229910052719 titanium Inorganic materials 0.000 abstract 2
- 229910008484 TiSi Inorganic materials 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000003870 refractory metal Substances 0.000 abstract 1
- 229910021341 titanium silicide Inorganic materials 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 얕은 접합을 형성하는 반도체 제조방법에 관한 것으로, 0.15㎛ 이하의 매우 얕은 접합에서 필수적으로 방지해야 할 졍션 스파이킹 및 콘택저항 증가 그리고 단차비의 증가등을 해결하기 위해 소오스-드레인의 콘택 영역에 금속 열처리 증착 방식(RTCUD 또는 SW-CUD)을 이용하여 실리콘을 증착한 후 소오스-드레인 접합에서와 같은 타입의 불순물을 이온 주입한 후 기존의 방법대로 타이타늄(Ti)을 증착하고 질화 타이타늄(TiN)과 알루미늄을 스퍼터링하게 되면 타이타늄과 실리콘이 반응하여 타이타늄 실리사이드(TiSi2)의 내화물 금속이 형성되어 콘택 저항 감소 효과와 단차비를 줄이는 효과를 가져올 수 있으며 정선 스파이킹면에서도 증착된 실리콘 층(10)으로 인해 소오스-드레인 영역에 침투 할 수 있는 졍션 스파이킹을 완전히 차단할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 소자의 단면도.
Claims (1)
- 실리콘기판(1)에 소자 격리를 위해 필드 산화막(2)을 성장하고, 식각 기술에 의해 게이트 산화막(3)을 증착하고 게이트 전극(4)을 형성하고, 어닐링(annealing)에 의해 활성영역(6)을 형성한 다음에 층간 절연막(7)을 증착하고, 활성영역(6)의 상부에 선택적 식각으로 콘택홀(8)을 형성하고 스퍼터링 기술과 식각 기술에 의해 금속층(9)을 형성하는 얕은 접합을 형성하는 반도체 제조방법에 있어서, 초박의 얕은 접합에서 콘택 영역에만 실리콘을 선택적으로 수백~1000Å 정도 증착한 후 접합에서와 동일한 타입의 불순물을 이온 주입하여 이온 주입된 불순물의 전기적 활성화를 위해 급속 열처리 공정(RTP)을 이용하여 열처리 후 금속층(9)을 스퍼터링 방법을 이용하여 증착하므로써 선택적 실리콘층(10)을 형성하는 것을 특징으로 하는 얕은 접합을 형성하는 반도체 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026883A KR960002081B1 (ko) | 1992-12-30 | 1992-12-30 | 얕은 접합을 형성하는 반도체 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026883A KR960002081B1 (ko) | 1992-12-30 | 1992-12-30 | 얕은 접합을 형성하는 반도체 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016881A true KR940016881A (ko) | 1994-07-25 |
| KR960002081B1 KR960002081B1 (ko) | 1996-02-10 |
Family
ID=19348036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026883A KR960002081B1 (ko) | 1992-12-30 | 1992-12-30 | 얕은 접합을 형성하는 반도체 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002081B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020052946A (ko) * | 2000-12-26 | 2002-07-04 | 니시무로 타이죠 | 반도체장치 및 그 제조방법 |
-
1992
- 1992-12-30 KR KR1019920026883A patent/KR960002081B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020052946A (ko) * | 2000-12-26 | 2002-07-04 | 니시무로 타이죠 | 반도체장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002081B1 (ko) | 1996-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281102B1 (en) | Cobalt silicide structure for improving gate oxide integrity and method for fabricating same | |
| CA1216962A (en) | Mos device processing | |
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US5550084A (en) | Integrated circuit fabrication using a metal silicide having a sputterdeposited metal nitride layer | |
| US5612253A (en) | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process | |
| JPH05326952A (ja) | 半導体装置およびその製造方法 | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| US6461923B1 (en) | Sidewall spacer etch process for improved silicide formation | |
| US5194405A (en) | Method of manufacturing a semiconductor device having a silicide layer | |
| KR960005801A (ko) | 반도체 장치 제조방법 | |
| US6368949B1 (en) | Post-spacer etch surface treatment for improved silicide formation | |
| US6653227B1 (en) | Method of cobalt silicidation using an oxide-Titanium interlayer | |
| US5731226A (en) | Low temperature method of manufacturing epitaxial titanium silicide | |
| KR940016881A (ko) | 얕은 접합을 형성하는 반도체 제조 방법 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| US6348413B1 (en) | High pressure N2 RTA process for TiS2 formation | |
| EP0407202A2 (en) | Manufacturing semiconductor devices | |
| KR100224785B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| JPS63175420A (ja) | 半導体装置の製造方法 | |
| KR100197996B1 (ko) | 반도체 소자의 제조방법 | |
| KR100333647B1 (ko) | 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법 | |
| KR100515076B1 (ko) | 반도체 소자의 확산방지막 형성 방법 | |
| KR100234381B1 (ko) | 반도체 장치 제조방법 | |
| JPH08264482A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |