JPS63175420A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63175420A JPS63175420A JP780087A JP780087A JPS63175420A JP S63175420 A JPS63175420 A JP S63175420A JP 780087 A JP780087 A JP 780087A JP 780087 A JP780087 A JP 780087A JP S63175420 A JPS63175420 A JP S63175420A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- titanium nitride
- nitrogen
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 14
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 2
- 229910052719 titanium Inorganic materials 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910010421 TiNx Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
半導体装置の高集積化技術の一つとして自己整合型のコ
ンタクト形成法が用いられるが、シリコン基板とアルミ
ニウム電極との相互反応によって生ずる突抜け（アロイ
・スパイク）が高集積化で要求される浅い接合のため発
生し易くなり、この突抜けを防止するため窒化チタン等
の障壁金属層を介して電極をコンタク１〜させる方法が
用いられている。
ンタクト形成法が用いられるが、シリコン基板とアルミ
ニウム電極との相互反応によって生ずる突抜け（アロイ
・スパイク）が高集積化で要求される浅い接合のため発
生し易くなり、この突抜けを防止するため窒化チタン等
の障壁金属層を介して電極をコンタク１〜させる方法が
用いられている。
従来の半導体装置の製造方法は、−導電型の半導体基板
上に逆導電型の拡散領域を形成し、前記半導体基板表面
を覆う絶縁層を形成する。次に、前記拡散領域上の前記
絶縁層にコンタクト用開孔部を設けた後全面にチタン層
を形成し、熱処理を行って前記開孔部の露出した前記拡
散領域表面と接する領域にチタン硅化物層を形成し、エ
ツチング法で絶縁層上のチタン層を除去する。。次に、
反応性スパッタリング法により窒素雰囲気中でチタンを
スパッタリングして全面に窒化チタン層を形成し、前記
窒化チタン層の上にアルミニウム層を形成した後前記ア
ルミニウム層と窒化チタン層を選択的にエツチングして
前記拡散領域とコンタクトする配線を形成する。
上に逆導電型の拡散領域を形成し、前記半導体基板表面
を覆う絶縁層を形成する。次に、前記拡散領域上の前記
絶縁層にコンタクト用開孔部を設けた後全面にチタン層
を形成し、熱処理を行って前記開孔部の露出した前記拡
散領域表面と接する領域にチタン硅化物層を形成し、エ
ツチング法で絶縁層上のチタン層を除去する。。次に、
反応性スパッタリング法により窒素雰囲気中でチタンを
スパッタリングして全面に窒化チタン層を形成し、前記
窒化チタン層の上にアルミニウム層を形成した後前記ア
ルミニウム層と窒化チタン層を選択的にエツチングして
前記拡散領域とコンタクトする配線を形成する。
また、前記窒化チタン層を形成する他の例は、前記チタ
ン硅化物層を形成した後に前記半導体基板を窒素雰囲気
中で熱処理し前記チタン硅化物層の表面に窒化チタン層
を形成していた。
ン硅化物層を形成した後に前記半導体基板を窒素雰囲気
中で熱処理し前記チタン硅化物層の表面に窒化チタン層
を形成していた。
上述した従来の半導体装置の製造方法は、窒化チタン層
を反応性スパッタリング法で形成する場合に窒素ガスと
アルゴンガスの分圧によってＴｉＮｘの組成が異なり制
御性が難しい。また、窒化チタン層を全面に被着後アル
ミニウム層を被着して配線を形成する加工含行うが、窒
化チタン層はドライエラ・チングが困難でｍ細な配線が
形成し難いという問題点がある。また、チタン硅化物層
を窒素雰囲気中で熱処理し、その表面を窒化チタン層に
する方法は、表面状態により反応が不均一になり再現性
が悪くなる問題点を生ずる。
を反応性スパッタリング法で形成する場合に窒素ガスと
アルゴンガスの分圧によってＴｉＮｘの組成が異なり制
御性が難しい。また、窒化チタン層を全面に被着後アル
ミニウム層を被着して配線を形成する加工含行うが、窒
化チタン層はドライエラ・チングが困難でｍ細な配線が
形成し難いという問題点がある。また、チタン硅化物層
を窒素雰囲気中で熱処理し、その表面を窒化チタン層に
する方法は、表面状態により反応が不均一になり再現性
が悪くなる問題点を生ずる。
本発明の目的は、突抜けを防止するための障壁金属層を
再現性良く形成する半導体装置の製造方法を提供するこ
とにある。
再現性良く形成する半導体装置の製造方法を提供するこ
とにある。
本発明の半導体装置の製造方法は、−導電型の半導体基
板上に逆導電型の拡散領域を形成し前記拡散領域表面に
チタン硅化物層を形成する工程と、前記チタン硅化物層
の表面にイオン注入法により窒素を導入し熱処理して窒
化チタン層を形成する工程とを含んで構成される。
板上に逆導電型の拡散領域を形成し前記拡散領域表面に
チタン硅化物層を形成する工程と、前記チタン硅化物層
の表面にイオン注入法により窒素を導入し熱処理して窒
化チタン層を形成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、−導電型のシリコン
基板１の一生面に素子分離用のフィールド絶縁層２を形
成して素子形成領域を形成し、該素子形成領域の表面に
ゲート絶縁層３を介してゲート電極４を形成し、ゲート
電極４とフィールド絶縁層２とをマスクとしてシリコン
基板１に逆導電型の不純物を導入してソース領域５およ
びドレイン領域６を形成する。次に、シリコン基板１の
全面に絶縁層７を形成し、ソース領域５およびドレイン
領域６の上の絶縁層７に電極形成用の開孔部８を形成す
る。
基板１の一生面に素子分離用のフィールド絶縁層２を形
成して素子形成領域を形成し、該素子形成領域の表面に
ゲート絶縁層３を介してゲート電極４を形成し、ゲート
電極４とフィールド絶縁層２とをマスクとしてシリコン
基板１に逆導電型の不純物を導入してソース領域５およ
びドレイン領域６を形成する。次に、シリコン基板１の
全面に絶縁層７を形成し、ソース領域５およびドレイン
領域６の上の絶縁層７に電極形成用の開孔部８を形成す
る。
次に、第１図（ｂ）に示すように、開孔部８に露出した
ソース領域５およびドレイン領域６の表面と絶縁層７を
覆うチタン層をスパッタリング法で約１０００人堆積し
、窒素中で約６００℃の熱処理を行い開孔部８のソース
領域５およびドレイン領域６の表面とチタン層が接触し
ている部分、にチタン硅化物層９を約２０００人の厚さ
に生成させる。次に、絶縁層７の上のチタン層を■２０
□＋ＮＨ４ＯＨのエツチング液で除去する。
ソース領域５およびドレイン領域６の表面と絶縁層７を
覆うチタン層をスパッタリング法で約１０００人堆積し
、窒素中で約６００℃の熱処理を行い開孔部８のソース
領域５およびドレイン領域６の表面とチタン層が接触し
ている部分、にチタン硅化物層９を約２０００人の厚さ
に生成させる。次に、絶縁層７の上のチタン層を■２０
□＋ＮＨ４ＯＨのエツチング液で除去する。
次に、第１図（ｃ）に示すように、窒素を加速エネルギ
ー３０ｋｅＶ、ドーズ量ｌ Ｘ Ｉ Ｑ １６ｃｔｓ−
２でイオン注入する。このときの投影飛程から窒素は表
面から数１００人の深さに導入される。次に、約９００
℃の熱処理を行い、チタン硅化物層９の表面に窒化チタ
ン層１０を形成し、チタン硅化物層９に接続するアルミ
ニウム配線１１を選択的に形成する。
ー３０ｋｅＶ、ドーズ量ｌ Ｘ Ｉ Ｑ １６ｃｔｓ−
２でイオン注入する。このときの投影飛程から窒素は表
面から数１００人の深さに導入される。次に、約９００
℃の熱処理を行い、チタン硅化物層９の表面に窒化チタ
ン層１０を形成し、チタン硅化物層９に接続するアルミ
ニウム配線１１を選択的に形成する。
以上説明したように本発明は、拡散領域表面に形成した
チタン硅化物層の表面にイオン注入法により窒素を導入
して熱処理し、窒化チタン層を形成することにより、障
壁金属層を再現性良く形成し、半導体装置の製造歩留り
を向上させる効果がある。
チタン硅化物層の表面にイオン注入法により窒素を導入
して熱処理し、窒化チタン層を形成することにより、障
壁金属層を再現性良く形成し、半導体装置の製造歩留り
を向上させる効果がある。
また、窒素のドーズ量により窒化チタン層のＴｉとＮと
の構成比を制御し易くし、微細加工に対しても反応性ス
パッタリング法で形成した窒化チタン層をエツチングす
る場合に対して微細加工工程が容易になる効果がある。
の構成比を制御し易くし、微細加工に対しても反応性ス
パッタリング法で形成した窒化チタン層をエツチングす
る場合に対して微細加工工程が容易になる効果がある。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・半導体基板、２・・・フィールド絶縁層、３・
・・ゲート絶縁層、４・・・ゲート電極、５・・・ソー
ス領域、６・・・ドレイン領域、７・・・絶縁層、８・
・・開孔部、９・・・チタン硅化物層、１０・・・窒化
チタン層、１１・・・アルミニウム配線。
めの工程順に示した半導体チップの断面図である。 １・・・半導体基板、２・・・フィールド絶縁層、３・
・・ゲート絶縁層、４・・・ゲート電極、５・・・ソー
ス領域、６・・・ドレイン領域、７・・・絶縁層、８・
・・開孔部、９・・・チタン硅化物層、１０・・・窒化
チタン層、１１・・・アルミニウム配線。
Claims (1)
- 一導電型の半導体基板上に逆導電型の拡散領域を形成し
前記拡散領域表面にチタン硅化物層を形成する工程と、
前記チタン硅化物層の表面にイオン注入法により窒素を
導入し熱処理して窒化チタン層を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007800A JP2647842B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007800A JP2647842B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63175420A true JPS63175420A (ja) | 1988-07-19 |
| JP2647842B2 JP2647842B2 (ja) | 1997-08-27 |
Family
ID=11675710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62007800A Expired - Lifetime JP2647842B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2647842B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508212A (en) * | 1995-04-27 | 1996-04-16 | Taiwan Semiconductor Manufacturing Co. | Salicide process for a MOS semiconductor device using nitrogen implant of titanium |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US5874351A (en) * | 1996-06-13 | 1999-02-23 | Micron Tecnology, Inc. | Sputtered metal silicide film stress control by grain boundary stuffing |
| US6027990A (en) * | 1996-07-08 | 2000-02-22 | Micron Technology, Inc. | Using implants to lower anneal temperatures |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153121A (ja) * | 1984-01-20 | 1985-08-12 | Nec Corp | 半導体装置の形成方法 |
| JPS61101075A (ja) * | 1984-10-24 | 1986-05-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61142739A (ja) * | 1984-12-17 | 1986-06-30 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-01-14 JP JP62007800A patent/JP2647842B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153121A (ja) * | 1984-01-20 | 1985-08-12 | Nec Corp | 半導体装置の形成方法 |
| JPS61101075A (ja) * | 1984-10-24 | 1986-05-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61142739A (ja) * | 1984-12-17 | 1986-06-30 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508212A (en) * | 1995-04-27 | 1996-04-16 | Taiwan Semiconductor Manufacturing Co. | Salicide process for a MOS semiconductor device using nitrogen implant of titanium |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US5874351A (en) * | 1996-06-13 | 1999-02-23 | Micron Tecnology, Inc. | Sputtered metal silicide film stress control by grain boundary stuffing |
| US6054744A (en) * | 1996-06-13 | 2000-04-25 | Micron Technology Inc. | Metal silicide film stress control by grain boundary stuffing |
| US6204173B1 (en) | 1996-06-13 | 2001-03-20 | Micron Technology, Inc. | Multiple implantation and grain growth method |
| US6027990A (en) * | 1996-07-08 | 2000-02-22 | Micron Technology, Inc. | Using implants to lower anneal temperatures |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2647842B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5234850A (en) | Method of fabricating a nitride capped MOSFET for integrated circuits | |
| US5196360A (en) | Methods for inhibiting outgrowth of silicide in self-aligned silicide process | |
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| JPS63175420A (ja) | 半導体装置の製造方法 | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JPH0350730A (ja) | 半導体装置 | |
| JPH01272161A (ja) | Ｍｏｓ型ｆｅｔの製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPS644069A (en) | Manufacture of semiconductor device | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| KR960002081B1 (ko) | 얕은 접합을 형성하는 반도체 제조방법 | |
| KR960000518B1 (ko) | 모스펫트(mosfet) 제조방법 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04230024A (ja) | 半導体装置の製造方法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| KR100356817B1 (ko) | 반도체장치의 콘택 형성방법 | |
| JPH025411A (ja) | 半導体装置の製造方法 | |
| JPS63240017A (ja) | 半導体装置の製造方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPH06236993A (ja) | 半導体装置の製造方法 | |
| JPS61114524A (ja) | 半導体装置の製造方法 | |
| JPS63124411A (ja) | 半導体装置の製造方法 | |
| JPH0457095B2 (ja) |