JPS60153121A - 半導体装置の形成方法 - Google Patents

半導体装置の形成方法

Info

Publication number
JPS60153121A
JPS60153121A JP881184A JP881184A JPS60153121A JP S60153121 A JPS60153121 A JP S60153121A JP 881184 A JP881184 A JP 881184A JP 881184 A JP881184 A JP 881184A JP S60153121 A JPS60153121 A JP S60153121A
Authority
JP
Japan
Prior art keywords
titanium
atoms
film
contact hole
titanium film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP881184A
Other languages
English (en)
Inventor
Shuichi Shirakawa
白川 修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP881184A priority Critical patent/JPS60153121A/ja
Publication of JPS60153121A publication Critical patent/JPS60153121A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明線半導体装置の形成方法にかがシ、とくにコンタ
クトの形成方法に関する。
近年、集積回路が高密度化、高速化するにともなって浅
い接合が要求され、この浅い接合に対するコンタクトの
形成方法が検討されている。従来技術ではアイ拳ビー・
エム技術公開公報(1,B。
M、Technical Disclosure Bu
lletin、 25工12:]P。
6398−6399(1983,米))に窒化チタン(
1品)とチタン7リサイド(TiSi2)を用いたコン
タクトの形成方法か示されている。。
記1図を参照し乃、がら上記の方法を脱明する。
第1図1にし:示されている妬く窒化チタン(TiN)
7$111はチタンシリサイド(TiSi2)層113
とアルミニウム膜114との相互間の拡散バリヤとして
作用し、チタンサイド層113はシリコン基板とよシ良
い電気的コンタクトをとる作用をする。コンタクトの形
成は以下の如くして行なう。
N型拡散層112が形成されているP型シリコン基板1
01上のS 1(12h1!、102にコンタクト穴を
開孔する。次にコンタクト穴に一様にm素(N2)をド
ープしたチタン(1゛i)膜を蒸着する。蒸着中チタン
と室先の比率(Ti/N)は1に近く保たれる。
蒸湘後、杉崩形成された願dへ2.NH3,真空。
NHa、プンスマ、He、Ar又−他の不活性ガスのう
ちのいずれかの雰囲気中で800℃近傍又はそれよシ高
會、で30分間アニールする。コンタクト穴の領域では
N型拡散層112に接17てTiSi2 層113が形
成され、これと同時にチタンシリサイド層113上には
llliN層1117!に形成される。アニール恢、ア
ルミニウム膜114が初光形成され、アルミニウムと糖
化チタンがパターンニングされて、コンタクト形成が完
成する1、シかし々から上記の如く、屋素を含むTi脱
をシリコン半導体基板に形成した不純物拡散層と反応さ
せてチタンシリサイド層を形成ブる方法は、シリサイド
化の反応がコンタクト穴の領域全面で均一に進行しない
ため’l’1biz 層の再現性及び均一性に乏しいと
いう欠点かあった。
本発明はコンタクト穴の領域全面にチタン膜を被着形成
し、このチタン膜の上からコンタクト穴を通して、シリ
コン半導体基板中に不純物原子をイオン注入し、続いて
同じコンタクト穴からチタン膜とシリコン半導体基板と
の界面近傍に窒素原子をイオン注入することによって、
チタン膜中のチタン原子とシリコン半導体基板中のシリ
コン原子との混合を行ない、次に加熱によって不純物原
子の活性化と、チタンシリサイトル、の形成、並びに窒
化チタン層の形成とを同時に行うことによって上記の欠
点を解消した半梼体装条用コンタクトの形成方法を提供
するものである。
本発明の一態様においては、シリコン半導体基板の一生
面側を覆った絶縁膜に¥lI記シリコン半導体基板と外
部配線金属とを接続するためのコンタクト穴を開孔する
工程と、前記シリコン牛湯体基板表面のコンタクト穴の
領域全面にチタン膜を被着形成する工程と、該チタン膜
の上から、前記コンタクト穴を逆して、このコンタクト
穴のiσ1しるシリコン半導体基板に同じ導揶5型又は
反対溝部型を生起させる不純物原子をイオン注入する工
程と、前記チタン膜の上から前記コンタクト穴を通して
窒素原子をイオン注入することによシ少なくとも該チタ
ン膜と前記シリコン半導体基板との界面から該シリコン
半導体基板側に該チタン膜の一部を分布させる工程と、
窒素を構成原子としてふくむ雰囲気中でキセノンランプ
又はハロゲンランプによるシングアニール法を用いて前
記イオン注入で導入した不純物原子を活性化し、前記チ
タン膜と前記シリコン半導体基板とを反応せしめてチタ
ンシリサイド(Ti8iz)膜を形成し、か」記窒素原
子のイオン注入で導入された窒素原子をふくむ前記チタ
ン膜を窒化チタン(TiN)膜に変換する工程と、前記
雪化チタン膜上に外部配線金属を被着形成する工程を含
むことを特徴とする半導体装置用コンタクトの形成方法
が得られる。
以下本発明を第2図を参照しながら実施例について説明
する。まず同図(υに示すようにべ型シリコン半導体基
板1を用い、この基板表面に絶縁膜2を被別形成し、通
常のホトリソグラフィ工程によってパターンニングし絶
縁膜のエツチングを行なってシリコン半導体基板1と外
部配線金属とを接続−t−るためのコンタクト穴3を開
孔する。
次に同図(2)に示すようにチタン(Ti)をターゲッ
トに用いて高周波スパタリングによってアルゴン雰囲気
中でスパッタリングを行ない20ONの厚みのチタン膜
4を上記構造体の表面の全面に被着形成する。
次に同図(3)に示すように前記のチタン膜4の上から
ボロンイオンを150KeV ドーxjtsXIQ”/
an で全面にイオン注入を行なう。ボロンイオンはコ
ンタクト穴の頭載3でのみシリコン半導体基板中に注入
されボロン原子の注入領域6が形成され、その他の領域
ではシリコン半導体基板中への注入り生しない。このボ
ロン注入によってチタン膜4中のチタン原子のうちの若
干のものがイオン注入時のノックオン過程によってシリ
コン半導体基板1中に混合される。しかしながらボロン
原子が比較的軽い元素であるためにチタン原子とシリコ
ン原子の混合は十分には行なわれない。
次に同図(4)に示すように前記のチタン膜の上かラi
i 集イオンを5oKeV、ドー:x、ff> 5 X
 10 / cmで全面にイオン注入を行なう。この窒
素イオンの注入に於いて注入イオンの飛程距離apが窒
素を含んだチタン層とシリコン半導体基板1との界面1
0に位置するようにイオン注入条件の設定を行なうのが
好ましい。この窒素イオン注入によシチタン膜4中のチ
タン原子の若干のものがイオン注入前のノックオン過程
によってシリコン半導体基板中に混合される。該穿索イ
オン注入と前記のボロンイオン注入と2回のイオン注入
の結果、シリコン半導体基板表面にチタン原子と基板シ
リコン原子との混合層8が形成される。またこの9素イ
オン注入に於いて窒素イオンの飛程短期1几pは窒素を
含んだチタン層とシリコン半導体基板との界面10の近
傍に位置しているが注入された窒素原子はシリコン半導
体基板中とチタン膜中にひろがって分布する。このうち
シリコン半導体基板中に注入された窒素原子のうちの大
部分は電気的に不活性であるので不純物濃度に影響を与
えない。一方チタン膜中にひろがった窒素原子によって
チタン膜4は窒素を含んだチタン膜9に変わる。。
次に同図(5)に示すように上記構造体を窒素ガス雰囲
気中で1100℃でキセノン(Xe)、yンプによるフ
ラッジ−ランプアニールを行なう。この工程によシボロ
ンイオン注入で形成されたボロン原子のイオン注入領域
6内のボロンは活性化されて、P型拡散層12が形成さ
れる。これと同時にチタン原子とシリコン原子との混合
層8はチタンシリサイド(Ti8iz)層13に変換さ
れる。、さらにこれと同時に窒素を含んだチタン膜9は
窃化チタン(T五N)膜11に変換される4、 次に同図(6)に示すようにアルミニウムを全面に被着
しBC43ガスを使ったドライエッチでアルミニウムを
パターンニングし、次にCF4ガスを使ったドライエッ
チで窒化チタンをパターンニングしてコンタクト形成が
完成する。
上記の方法でコンタクトを形成すると従来の窒素を含ん
だチタン膜を形成し、次にこれを熱処理することによっ
てチタンシリサイド層と窒化チタン層が積層された構造
を形成する方法に比へてチタン膜を被着形成した後、チ
タン膜の上から不純物原子をイオン注入し、続いて窒素
原子のイオン注入を行々い、前記2回のイオン注入によ
ってチタン原子と基板のシリコン原子を混合した後、熱
処理を行なってチタンシリサイド層と窒化チタン層とが
積層された構造を形成するので再現性、均一性にすぐれ
たチタンシリサイド層を形成することが出来る1゜ 以上詳細に説明したように本発明はシリコン半導体基板
表面のコンタクト穴の細枝全面にチタン膜な被着形成し
、このチタン膜の上からコンタクト穴を」4して不純物
原子をシリコン半導体基板中にイオン注入し、続いて同
じコンタクト穴から窒素原子をチタン膜とシリコン半導
体基板との界面近傍にイオン注入する。前記2回のイオ
ン注入によシリコン原子と基板シリコン原子の混合を行
ない、あわせてチタン膜中への窒素ドープとシリコン半
導体基板への不純物ドープを行なう。次に窒素を構成原
子として含む雰囲気中でランプアニールを行なってチタ
ンシリサイド層の形成と、窒化チタン層の形成と、不純
物拡散層の形成を行なう。
上記の如く行なうことによシ従米法に比べて再現性、均
一性にすぐれたチタンシリサイド層を備えだ、窒化チタ
ン層とチタンシリサイド層が積層された構造を持つコン
タクト形成がなされる。
【図面の簡単な説明】
第1図は従来のコンタクト形成方法に係わる半導体装置
の断面図6、第2図(1)〜(6)目、不発明の一実施
例の各工程における断面図3゜ 図面で、1,101・・・・・・シリコン半導体部−板
、2゜102・・・・・・絶縁膜、12,112 ・・
・・・・不純物拡散層、13.113 ・・・・・・チ
タンシリサイド)W、11,111・・・・・・窒化チ
タン71.14,114 ・・・・・アルミニウム膜、
3・・・・・・コンタクト穴、4・・・・・・チタン膜
、5・・・・・・不純物原子のイオン流、6・・・・・
・不純物原子の注入領域、7・・・・・・窒素原子のイ
メン流、8・・・・・・チタン原子とシリコン原子との
混合層、9・・・・・・窒素を含んだチタン層、10・
・・・・・窪紫を含んだチタン層とシリコン半導体基板
との界面である。 カ I 閃 力?閃

Claims (1)

    【特許請求の範囲】
  1. シリコン半導体基板の一生面側を保った絶縁膜に前記シ
    リコン半導体基板へのコンタクト穴を開孔する工程と、
    前記シリコン半導体基板表面のコンタクト穴の領域全面
    にチタン膜を被着形成する工程と、該チタン膜の上から
    、前記コンタクト穴を通して、このコンタクト穴の通じ
    るシリコン半導体基板に同じ構電、型又a反対導%型を
    生起させる不純物原子をイオン注入する工程と、前記チ
    タン膜の土から前記コンタクト穴を通して蟹素原子をイ
    オン注入する工程と、該処理によって前記イオン注入で
    橢大した不純物原子の活性化とチタンシリサイド層の形
    成と蟹化チタン層の形成とを同峙に杓なう工程とを含む
    ことf:%徽とする半導体装置の形成方法。
JP881184A 1984-01-20 1984-01-20 半導体装置の形成方法 Pending JPS60153121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP881184A JPS60153121A (ja) 1984-01-20 1984-01-20 半導体装置の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP881184A JPS60153121A (ja) 1984-01-20 1984-01-20 半導体装置の形成方法

Publications (1)

Publication Number Publication Date
JPS60153121A true JPS60153121A (ja) 1985-08-12

Family

ID=11703208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP881184A Pending JPS60153121A (ja) 1984-01-20 1984-01-20 半導体装置の形成方法

Country Status (1)

Country Link
JP (1) JPS60153121A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240724A (ja) * 1985-08-17 1987-02-21 Fujitsu Ltd 半導体装置の製造方法
JPS6289355A (ja) * 1985-10-16 1987-04-23 Hitachi Ltd 半導体装置
JPS6298723A (ja) * 1985-10-25 1987-05-08 Nippon Telegr & Teleph Corp <Ntt> 半導体デバイスの電極製造方法
JPS62104174A (ja) * 1985-10-31 1987-05-14 Nippon Texas Instr Kk 半導体装置及びその製造方法
JPS62290128A (ja) * 1986-06-10 1987-12-17 Toshiba Corp 半導体装置の製造方法
JPS63128646A (ja) * 1986-11-18 1988-06-01 Nec Corp 多層配線構造の製造方法
JPS63131572A (ja) * 1986-11-21 1988-06-03 Toshiba Corp 半導体装置
JPS63175420A (ja) * 1987-01-14 1988-07-19 Nec Corp 半導体装置の製造方法
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
JPH02232843A (ja) * 1989-03-06 1990-09-14 Matsushita Electric Ind Co Ltd ビデオ・テープレコーダ
KR100355605B1 (ko) * 1999-12-29 2002-10-12 주식회사 하이닉스반도체 반도체소자의 콘택전극의 배리어메탈 제조방법
US6879043B2 (en) 2000-10-30 2005-04-12 Matsushita Electric Industrial Co., Ltd. Electrode structure and method for fabricating the same
JP2017118104A (ja) * 2015-12-01 2017-06-29 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体本体上の接触層形成

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240724A (ja) * 1985-08-17 1987-02-21 Fujitsu Ltd 半導体装置の製造方法
JPS6289355A (ja) * 1985-10-16 1987-04-23 Hitachi Ltd 半導体装置
JPS6298723A (ja) * 1985-10-25 1987-05-08 Nippon Telegr & Teleph Corp <Ntt> 半導体デバイスの電極製造方法
JPS62104174A (ja) * 1985-10-31 1987-05-14 Nippon Texas Instr Kk 半導体装置及びその製造方法
JPS62290128A (ja) * 1986-06-10 1987-12-17 Toshiba Corp 半導体装置の製造方法
JPS63128646A (ja) * 1986-11-18 1988-06-01 Nec Corp 多層配線構造の製造方法
JPS63131572A (ja) * 1986-11-21 1988-06-03 Toshiba Corp 半導体装置
JPS63175420A (ja) * 1987-01-14 1988-07-19 Nec Corp 半導体装置の製造方法
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
JPH02232843A (ja) * 1989-03-06 1990-09-14 Matsushita Electric Ind Co Ltd ビデオ・テープレコーダ
KR100355605B1 (ko) * 1999-12-29 2002-10-12 주식회사 하이닉스반도체 반도체소자의 콘택전극의 배리어메탈 제조방법
US6879043B2 (en) 2000-10-30 2005-04-12 Matsushita Electric Industrial Co., Ltd. Electrode structure and method for fabricating the same
JP2017118104A (ja) * 2015-12-01 2017-06-29 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体本体上の接触層形成
US10002930B2 (en) 2015-12-01 2018-06-19 Infineon Technologies Ag Forming a contact layer on a semiconductor body

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
JP3285934B2 (ja) 半導体装置の製造方法
US6524953B1 (en) Asymmetric, double-sided self-aligned silicide and method of forming the same
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JPH0367334B2 (ja)
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
JPH0613403A (ja) Mos集積回路上の自己整列珪化コバルト
JPS60153121A (ja) 半導体装置の形成方法
JPH0831429B2 (ja) 半導体装置の製造方法
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
JPH05243555A (ja) 半導体装置及びその製造方法
KR930002673B1 (ko) 고융점금속 성장방법
US6277729B1 (en) Method of manufacturing transistor barrier layer
US6004872A (en) Method of manufacturing semiconductor device
JPH06120165A (ja) 集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法
JPS60169169A (ja) 半導体装置の製造方法
JP2647842B2 (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
KR100255008B1 (ko) 반도체장치의 제조방법
JPH04303944A (ja) 半導体装置の製造方法
JP3058956B2 (ja) 半導体装置およびその製造方法
JP2706121B2 (ja) 半導体素子の金属シリサイドの形成方法
JPS63227018A (ja) 半導体装置の製造方法
JPH08264482A (ja) 半導体装置の製造方法
JPH06163576A (ja) 半導体装置の製造方法