JPH0367334B2 - - Google Patents
Info
- Publication number
- JPH0367334B2 JPH0367334B2 JP57145601A JP14560182A JPH0367334B2 JP H0367334 B2 JPH0367334 B2 JP H0367334B2 JP 57145601 A JP57145601 A JP 57145601A JP 14560182 A JP14560182 A JP 14560182A JP H0367334 B2 JPH0367334 B2 JP H0367334B2
- Authority
- JP
- Japan
- Prior art keywords
- cobalt
- layer
- disilicide
- silicon
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910017052 cobalt Inorganic materials 0.000 claims description 110
- 239000010941 cobalt Substances 0.000 claims description 110
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 107
- 229910021332 silicide Inorganic materials 0.000 claims description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 15
- 230000001590 oxidative effect Effects 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 235000012239 silicon dioxide Nutrition 0.000 description 13
- 239000000377 silicon dioxide Substances 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001868 cobalt Chemical class 0.000 description 2
- -1 cobalt silicide compounds Chemical class 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 102000004190 Enzymes Human genes 0.000 description 1
- 108090000790 Enzymes Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- IPNPIHIZVLFAFP-UHFFFAOYSA-N phosphorus tribromide Chemical compound BrP(Br)Br IPNPIHIZVLFAFP-UHFFFAOYSA-N 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
Description
【発明の詳細な説明】
本発明はコバルトを多く含むシリサイド層を、
露出したシリコン部分上に形成する工程を含む集
積回路の製造方法に係る。
露出したシリコン部分上に形成する工程を含む集
積回路の製造方法に係る。
従来技術において、コバルト・シリサイド電極
は半導体トランジスタデバイス、特に絶縁ゲート
電界効果トランジスタデバイス中のシリコンに対
する金属化電極として、商業生産用に用いられる
と考えられてきた。シリコンに対するコバルト・
シリサイド金属化電極が、最初約550℃以下の温
度で作られる時、そのような電極は本質的にコバ
ルト・モノシリサイド（CoSi）として形成され、
もしその後のプロセス中通常必要であるように、
製造中のデバイス温度がそれ以後約600℃まで上
げられると、コバルト・モノシリサイドはコバル
ト・シリサイド（CoSi2）に変換し、この変化に
よつてコバルト・シリサイドの体積が増加する。
もし、コバルト・ジシリサイドが広がることがで
きるような（例えばコバルト・シリサイドの表面
が露出することによつて提供される）十分な空間
が存在しないとしたら、そのような体積増加は好
ましくない歪を生じる原因となる。
は半導体トランジスタデバイス、特に絶縁ゲート
電界効果トランジスタデバイス中のシリコンに対
する金属化電極として、商業生産用に用いられる
と考えられてきた。シリコンに対するコバルト・
シリサイド金属化電極が、最初約550℃以下の温
度で作られる時、そのような電極は本質的にコバ
ルト・モノシリサイド（CoSi）として形成され、
もしその後のプロセス中通常必要であるように、
製造中のデバイス温度がそれ以後約600℃まで上
げられると、コバルト・モノシリサイドはコバル
ト・シリサイド（CoSi2）に変換し、この変化に
よつてコバルト・シリサイドの体積が増加する。
もし、コバルト・ジシリサイドが広がることがで
きるような（例えばコバルト・シリサイドの表面
が露出することによつて提供される）十分な空間
が存在しないとしたら、そのような体積増加は好
ましくない歪を生じる原因となる。
もし、550℃または600℃以上の温度でシリコン
と接触しているコバルトを加熱することによつ
て、コバルト・ジシリサイドであるシリコンとの
接触子（コンタクト）が直接形成される場合、
900℃以上に処理温度を上げる次の工程（不純物
のゲータリング、損傷のアニーリングまたはリン
シリケートガラス（Ｐ−ガラス）の除去のためで
ある。）は、コバルト・ジシリサイド中に好まし
くない粒径が成長する原因となる。また、これ
は、下のソース及びドレイン領域からコバルト・
ジシリサイド電極への好ましくない電子の移動の
原因となる。また、それは下のソース及びドレイ
ン領域からコバルト・ジシリサイド電極への好ま
しくない電子の移動の原因となる。
と接触しているコバルトを加熱することによつ
て、コバルト・ジシリサイドであるシリコンとの
接触子（コンタクト）が直接形成される場合、
900℃以上に処理温度を上げる次の工程（不純物
のゲータリング、損傷のアニーリングまたはリン
シリケートガラス（Ｐ−ガラス）の除去のためで
ある。）は、コバルト・ジシリサイド中に好まし
くない粒径が成長する原因となる。また、これ
は、下のソース及びドレイン領域からコバルト・
ジシリサイド電極への好ましくない電子の移動の
原因となる。また、それは下のソース及びドレイ
ン領域からコバルト・ジシリサイド電極への好ま
しくない電子の移動の原因となる。
約900℃以上の温度にコバルト・ジシリサイド
を加熱することは、コバルト・ジシリサイドの抵
抗も又、好ましくなく増加する（この増加は特に
ゲート電極にとつて好ましくない）。恐らく、こ
の増加はコバルト・ジシリサイドとシリコンとの
混合に起因する。加えて、約600℃以上の温度に
おいて、純粋なコバルトそれ自身が通常ウエハ上
に存在する二酸化シリコンと反応し、それにより
コバルト・シリサイドに影響を与えることなく除
去することが難しい、好ましくない化合物が形成
される。また、600℃以上では、コバルトは、そ
れ自身の拡散によつて付近のシリコン又はリンを
引張るという傾向にあり、ゲート電極を延ばした
り、リンドープガラス（Ｐ−ガラス）に損傷を与
えるような好ましくない傾向を持つ。従つてこれ
らの問題を軽減するシリコンへのコバルト・ジシ
リサイド電極の形成法が望まれる。
を加熱することは、コバルト・ジシリサイドの抵
抗も又、好ましくなく増加する（この増加は特に
ゲート電極にとつて好ましくない）。恐らく、こ
の増加はコバルト・ジシリサイドとシリコンとの
混合に起因する。加えて、約600℃以上の温度に
おいて、純粋なコバルトそれ自身が通常ウエハ上
に存在する二酸化シリコンと反応し、それにより
コバルト・シリサイドに影響を与えることなく除
去することが難しい、好ましくない化合物が形成
される。また、600℃以上では、コバルトは、そ
れ自身の拡散によつて付近のシリコン又はリンを
引張るという傾向にあり、ゲート電極を延ばした
り、リンドープガラス（Ｐ−ガラス）に損傷を与
えるような好ましくない傾向を持つ。従つてこれ
らの問題を軽減するシリコンへのコバルト・ジシ
リサイド電極の形成法が望まれる。
本発明に従えば、コバルトを多く含むシリサイ
ド層を酸化雰囲気中で少なくとも700℃の温度に
加熱することを特徴とするシリコンへの電極形成
法で、これらの問題が解決される。
ド層を酸化雰囲気中で少なくとも700℃の温度に
加熱することを特徴とするシリコンへの電極形成
法で、これらの問題が解決される。
図において、
第１図から第６図までは本件発明の一実施例に
従うゲートが絶縁された電界効果トランジスタの
種々の生産過程を断面図を用いて示している。単
に説明を理解しやすくするために、図示のものの
相対寸法は実際のものとは異なる。
従うゲートが絶縁された電界効果トランジスタの
種々の生産過程を断面図を用いて示している。単
に説明を理解しやすくするために、図示のものの
相対寸法は実際のものとは異なる。
下のシリコン（多結晶又は単結晶）へのコバル
ト・ジシリサイド金属化電極部は、本発明に従
い、シリコンと接触したコバルト・シリサイド層
を、約700℃又はそれ以上の温度で、好ましくは
少くとも容積で約１パーセントの酸素を含む酸化
雰囲気中でシンター（熱処理）することにより形
成される。これは、二酸化シリコンで皮膚された
コバルト・ジシリサイド電極を形成し、この二酸
化シリコン成分は、下のシリコンから電極を通つ
て拡散したものである。得られるコバルト・ジシ
リサイド電極は、その後の処理工程中比較的安定
である。あるいは、コバルト・シリサイドが700
℃又はそれ以上でシンターされる雰囲気は、酸化
性である必要はない。その場合、得られるコバル
ト・ジシリサイドは被着する別の工程により二酸
化シリコンの層で被覆される。“コバルトを多く
含むシリサイド”というのは、コバルト・モノシ
リサイドよりシリコンに対するコバルトの原子比
率が大きい（Co2Siのような）コバルト・シリサ
イド化合物を意味する。コバルト・モノシリサイ
ド化合物とコバルトを多く含むシリサイド化合物
の混合物は、コバルト・ジシリサイドと混合され
る否かによらず、単に“コバルト・シリサイド”
とよぶ。
ト・ジシリサイド金属化電極部は、本発明に従
い、シリコンと接触したコバルト・シリサイド層
を、約700℃又はそれ以上の温度で、好ましくは
少くとも容積で約１パーセントの酸素を含む酸化
雰囲気中でシンター（熱処理）することにより形
成される。これは、二酸化シリコンで皮膚された
コバルト・ジシリサイド電極を形成し、この二酸
化シリコン成分は、下のシリコンから電極を通つ
て拡散したものである。得られるコバルト・ジシ
リサイド電極は、その後の処理工程中比較的安定
である。あるいは、コバルト・シリサイドが700
℃又はそれ以上でシンターされる雰囲気は、酸化
性である必要はない。その場合、得られるコバル
ト・ジシリサイドは被着する別の工程により二酸
化シリコンの層で被覆される。“コバルトを多く
含むシリサイド”というのは、コバルト・モノシ
リサイドよりシリコンに対するコバルトの原子比
率が大きい（Co2Siのような）コバルト・シリサ
イド化合物を意味する。コバルト・モノシリサイ
ド化合物とコバルトを多く含むシリサイド化合物
の混合物は、コバルト・ジシリサイドと混合され
る否かによらず、単に“コバルト・シリサイド”
とよぶ。
本発明の一実施例において、ゲートが絶縁され
た電界効果トランジスタデバイス構造が、シリコ
ン基体へのソース及びドレイン金属化電極部又は
多結晶シリコンゲートへの金属化電極部、あるい
は、それら両方と共に製作される。これら電極
は、本質的にコバルト・ジシリサイドである。こ
れらの金属化電極部は、シリコン（基体又はゲー
ト）上のコバルトを、最初に比較的定温（典型的
な場合約450℃）でシンターし、その後典型的に
は約１パーセントの酸素を含む酸化雰囲気中で、
比較的高温（約700℃以上）においてシンターす
ることにより形成される。
た電界効果トランジスタデバイス構造が、シリコ
ン基体へのソース及びドレイン金属化電極部又は
多結晶シリコンゲートへの金属化電極部、あるい
は、それら両方と共に製作される。これら電極
は、本質的にコバルト・ジシリサイドである。こ
れらの金属化電極部は、シリコン（基体又はゲー
ト）上のコバルトを、最初に比較的定温（典型的
な場合約450℃）でシンターし、その後典型的に
は約１パーセントの酸素を含む酸化雰囲気中で、
比較的高温（約700℃以上）においてシンターす
ることにより形成される。
より具体的には、本発明に従うとコバルト金属
層は、トランジスタが製作されつつあるパターン
形成された半導体シリコンウエハの主表面上に、
所望の厚さに被着される。このコバルト被着の時
点におけるウエハのパターン形成の程度又は段階
は、ゲート電極又はソース及びトレイン電極のコ
バルト・シリサイド金属化部が必要か否かに依存
する。コバルトの金属層の被着後、金属は比較的
低温（約450℃）において、コバルト・シリサイ
ドを形成するために、コバルト層が接触する下の
シリコン又はポリシリコン（多結晶シリコン）に
シンターされる。反応しないコバルト、すなわち
非シリコン部分（典型的には二酸化シリコン又は
Ｐ−ガラス部分）と接触するコバルトは、コバル
トは除去するがコバルト・シリサイドは除去しな
い選択エツチングにより除去される。その後、加
熱（それはコバルト・ジシリサイドの形成に伴う
体積変化による好ましくない歪を生じる）を含む
さらなるプロセスの前にコバルト・シリサイドは
再びシンターされる。今度はコバルト・ジシリサ
イドの電極を形成するために、酸化雰囲気（典型
的には約２パーセントの酸素を含む）中の比較的
高温（典型的には約700℃から950℃又はそれ以
上）で込われる。
層は、トランジスタが製作されつつあるパターン
形成された半導体シリコンウエハの主表面上に、
所望の厚さに被着される。このコバルト被着の時
点におけるウエハのパターン形成の程度又は段階
は、ゲート電極又はソース及びトレイン電極のコ
バルト・シリサイド金属化部が必要か否かに依存
する。コバルトの金属層の被着後、金属は比較的
低温（約450℃）において、コバルト・シリサイ
ドを形成するために、コバルト層が接触する下の
シリコン又はポリシリコン（多結晶シリコン）に
シンターされる。反応しないコバルト、すなわち
非シリコン部分（典型的には二酸化シリコン又は
Ｐ−ガラス部分）と接触するコバルトは、コバル
トは除去するがコバルト・シリサイドは除去しな
い選択エツチングにより除去される。その後、加
熱（それはコバルト・ジシリサイドの形成に伴う
体積変化による好ましくない歪を生じる）を含む
さらなるプロセスの前にコバルト・シリサイドは
再びシンターされる。今度はコバルト・ジシリサ
イドの電極を形成するために、酸化雰囲気（典型
的には約２パーセントの酸素を含む）中の比較的
高温（典型的には約700℃から950℃又はそれ以
上）で込われる。
本発明に従いコバルト・ジシリサイド電極が形
成された後、更にソース及びドレイン電極の金属
化部に形成する場合、コバルト・ジシリサイド上
にドープされたポリシリコンを同時に被着すると
有利である。その目的はポリシリコン上に更にア
ルミニウム被覆を被着する際段差の被覆をよくす
ることと、同時にソース及びドレイン領域におけ
るコバルト・ジシリサイドとアルミニウムの好ま
しくない反応（“スパイキング”）を防止すること
であり、そうでないと約400℃又はそれ以上での
その後の熱処理で発生する。
成された後、更にソース及びドレイン電極の金属
化部に形成する場合、コバルト・ジシリサイド上
にドープされたポリシリコンを同時に被着すると
有利である。その目的はポリシリコン上に更にア
ルミニウム被覆を被着する際段差の被覆をよくす
ることと、同時にソース及びドレイン領域におけ
るコバルト・ジシリサイドとアルミニウムの好ま
しくない反応（“スパイキング”）を防止すること
であり、そうでないと約400℃又はそれ以上での
その後の熱処理で発生する。
本発明は従い作られるコバルト・ジシリサイド
電極の抵抗率は、20μΩ・cmも低くすることがで
き、シリコン又はポリシリコンと直接接触するア
ルミニウムを用いて得られるものと本質的に等し
いか低い接触抵抗が得られる。更に、これらコバ
ルト・ジシリサイド電極は、不純物の除去、電気
的分離のためのリンシリケートガラスの気相化学
被着、又は密閉の目的のための窒化シリコンの気
相化学被着のために、一般には不純物を除くため
に必要とされる比較的高い温度（約600℃以上）
におけるさらなるトランジスタ処理段階の間に別
個に発生するコバルトの好ましくない電子の移動
に対して適当に安定である。しかし、酸化雰囲気
中でコバルト・ジシリサイドが安定化する比較的
高温（700℃から900℃又はそれ以上）は、本発明
に従うと、その後使用される最も高い処理温度ほ
ど高い必要がないということを理解すべきであ
る。
電極の抵抗率は、20μΩ・cmも低くすることがで
き、シリコン又はポリシリコンと直接接触するア
ルミニウムを用いて得られるものと本質的に等し
いか低い接触抵抗が得られる。更に、これらコバ
ルト・ジシリサイド電極は、不純物の除去、電気
的分離のためのリンシリケートガラスの気相化学
被着、又は密閉の目的のための窒化シリコンの気
相化学被着のために、一般には不純物を除くため
に必要とされる比較的高い温度（約600℃以上）
におけるさらなるトランジスタ処理段階の間に別
個に発生するコバルトの好ましくない電子の移動
に対して適当に安定である。しかし、酸化雰囲気
中でコバルト・ジシリサイドが安定化する比較的
高温（700℃から900℃又はそれ以上）は、本発明
に従うと、その後使用される最も高い処理温度ほ
ど高い必要がないということを理解すべきであ
る。
本発明に従えば、700℃又はそれ以上でコバル
ト・ジシリサイドが安定化する雰囲気の酸化特性
は、コバルト・モノシリサイド又はコバルトを多
く含むシリサイドの形成を防止するのに有用であ
ること、及びコバルト・ジシリサイド層上にコバ
ルト酸化物の薄い（約50から70オングストロー
ム）被膜を得るのに有用であることが理論づけさ
れている。この被膜は付近のシリコン又はリンと
のコバルト・ジシリサイドのその後の相互拡散を
抑えるのに有用である。もちろん本発明の有用性
は、この理論が正しいか否かに依存しない。
ト・ジシリサイドが安定化する雰囲気の酸化特性
は、コバルト・モノシリサイド又はコバルトを多
く含むシリサイドの形成を防止するのに有用であ
ること、及びコバルト・ジシリサイド層上にコバ
ルト酸化物の薄い（約50から70オングストロー
ム）被膜を得るのに有用であることが理論づけさ
れている。この被膜は付近のシリコン又はリンと
のコバルト・ジシリサイドのその後の相互拡散を
抑えるのに有用である。もちろん本発明の有用性
は、この理論が正しいか否かに依存しない。
第１図を参照すると、絶縁ゲート電界効果トラ
ンジスタを製作するために、シリコンウエハ又は
基体１１に、フイールド酸化物層１２、ゲート酸
化物層１３、ポリシリコン層１４、窓を有するパ
ターン形成された二酸化シリコンマスク層１５及
びコバルト金属層１６が順次形成されている。ポ
リシリコン層１４は通常約2000から5000オングス
トロームの範囲、典型的な場合約3000オングスト
ロームの厚さを有する。コバルト層１６は通常約
300から700オングストロームの範囲、典型的な場
合約600オングストロームの厚さを有する。この
コバルト層１６はたとえばジージエイ・バンガー
プ（G.J VanGurp）らによるジヤーナル・オ
ブ・アプライド・フイジツクス（Journal of
Applied Physics），46，（1975）4308−4311頁中
の4308−4309頁に述べられているように、室温に
おいて、周知のアルゴンイオン・スパツタリング
技術によつて被着させるか、又はシリコン基体を
約200℃から250℃に保つたまま蒸着させることに
よつて被着させることができる。次に形成されつ
つある集積回路の構造は１気圧におけるフオーミ
ングガス（体積で約15パーセントの水素を含む窒
素）のような不活性ガス中で加熱され、コバルト
層１６は約400℃から550℃の範囲、典型的には約
450℃の第１の温度で、典型的な場合約２時間加
熱される。第２図を参照すると、この第１の熱処
理の結果、コバルト層１６はポリシリコン層１４
と直接接する領域中で、コバルト・シリサイド層
１８に変換される。コバルト層１６はマスク層１
５上の領域中で、コバルト層２６（第２図）とし
て残る。典型的には容積比で５：３：１：１の濃
酢酸、硝酸、リン酸及び硫酸の酸溶液（シー・ジ
エイ・スミセルズ（C.J.Smithells）、メタルズ・
レフアレンス・ハンドブツク、第１巻、328頁）
で集積回路の構造をエツチング処理することによ
り、コバルト層２６は除去される。この溶液は第
３図に示されるように、コバルト・シリサイド層
１８を損わずに残す。
ンジスタを製作するために、シリコンウエハ又は
基体１１に、フイールド酸化物層１２、ゲート酸
化物層１３、ポリシリコン層１４、窓を有するパ
ターン形成された二酸化シリコンマスク層１５及
びコバルト金属層１６が順次形成されている。ポ
リシリコン層１４は通常約2000から5000オングス
トロームの範囲、典型的な場合約3000オングスト
ロームの厚さを有する。コバルト層１６は通常約
300から700オングストロームの範囲、典型的な場
合約600オングストロームの厚さを有する。この
コバルト層１６はたとえばジージエイ・バンガー
プ（G.J VanGurp）らによるジヤーナル・オ
ブ・アプライド・フイジツクス（Journal of
Applied Physics），46，（1975）4308−4311頁中
の4308−4309頁に述べられているように、室温に
おいて、周知のアルゴンイオン・スパツタリング
技術によつて被着させるか、又はシリコン基体を
約200℃から250℃に保つたまま蒸着させることに
よつて被着させることができる。次に形成されつ
つある集積回路の構造は１気圧におけるフオーミ
ングガス（体積で約15パーセントの水素を含む窒
素）のような不活性ガス中で加熱され、コバルト
層１６は約400℃から550℃の範囲、典型的には約
450℃の第１の温度で、典型的な場合約２時間加
熱される。第２図を参照すると、この第１の熱処
理の結果、コバルト層１６はポリシリコン層１４
と直接接する領域中で、コバルト・シリサイド層
１８に変換される。コバルト層１６はマスク層１
５上の領域中で、コバルト層２６（第２図）とし
て残る。典型的には容積比で５：３：１：１の濃
酢酸、硝酸、リン酸及び硫酸の酸溶液（シー・ジ
エイ・スミセルズ（C.J.Smithells）、メタルズ・
レフアレンス・ハンドブツク、第１巻、328頁）
で集積回路の構造をエツチング処理することによ
り、コバルト層２６は除去される。この溶液は第
３図に示されるように、コバルト・シリサイド層
１８を損わずに残す。
次に、二酸化シリコンマスク層１５の露出した
領域が、コバルト・シリサイド層１８をエツチン
グに対する保護マスクとして用い、緩衝フツ化水
素酸（BHF）で選択的にエツチングすることに
より除去される。次に、ポリシリコン層１４の露
出部分が再びこのコバルト・シリサイド層１８を
エツチングに対する保護マスクとして用いるこに
より、プラズマエツチング又は反応性イオンエツ
チングによつて除去される。次に、二酸化シリコ
ン層１３の露出部分は、コバルト・シリサイド層
１８は除去しない市販の緩衝フツ化水素酸（30：
１）のような溶液でエツチングされる。残つた薄
くなつたポリシリコン層２４及び二酸化シリコン
層部分２３が、コバルト・シリサイド層１８の下
にある。このコバルト・シリサイド層１８は、次
にコバルト・ジシリサイドに変換される。
領域が、コバルト・シリサイド層１８をエツチン
グに対する保護マスクとして用い、緩衝フツ化水
素酸（BHF）で選択的にエツチングすることに
より除去される。次に、ポリシリコン層１４の露
出部分が再びこのコバルト・シリサイド層１８を
エツチングに対する保護マスクとして用いるこに
より、プラズマエツチング又は反応性イオンエツ
チングによつて除去される。次に、二酸化シリコ
ン層１３の露出部分は、コバルト・シリサイド層
１８は除去しない市販の緩衝フツ化水素酸（30：
１）のような溶液でエツチングされる。残つた薄
くなつたポリシリコン層２４及び二酸化シリコン
層部分２３が、コバルト・シリサイド層１８の下
にある。このコバルト・シリサイド層１８は、次
にコバルト・ジシリサイドに変換される。
典型的な場合、市販の緩衝フツ化水素酸（30：
１）で約30から60秒間集積回路の構造の最上部表
面を浄化した後、製造中の集積回路の構造は次に
酸化雰囲気中で、少くとも700℃通常は約700℃か
ら1000℃の範囲、典型的には約900℃の第２の温
度で、約30分間第２の熱処理を受ける。この酸化
雰囲気は酵素を約１パーセントから５パーセン
ト、典型的には約２パーセントモル濃度を有する
アルゴンのような不活性ガスであると有利であ
る。この後の方の加熱の結果、コバルト・シリサ
イド層１８はコバルト・シリサイド層２８に変る
（第４図）。
１）で約30から60秒間集積回路の構造の最上部表
面を浄化した後、製造中の集積回路の構造は次に
酸化雰囲気中で、少くとも700℃通常は約700℃か
ら1000℃の範囲、典型的には約900℃の第２の温
度で、約30分間第２の熱処理を受ける。この酸化
雰囲気は酵素を約１パーセントから５パーセン
ト、典型的には約２パーセントモル濃度を有する
アルゴンのような不活性ガスであると有利であ
る。この後の方の加熱の結果、コバルト・シリサ
イド層１８はコバルト・シリサイド層２８に変る
（第４図）。
ほとんどのトランジスタデバイスの用途、特に
ゲートが絶縁された電界効果トランジスタの場
合、コバルト・ジシリサイド層２８は下の二酸化
シリコン層２３まで貫通しないことが重要であ
り、したがつて、化学反応の後、ポリシリコン層
２４のある程度はなお、コバルト・ジシリサイド
層２８の下に残るようにポリシリコン層１４の厚
さを適当に選択する。残つたポリシリコンはもし
必要であれば、次にコバルト・ジシリサイドの最
上部の二酸化シリコンを（拡散により）形成する
ために使用できる。
ゲートが絶縁された電界効果トランジスタの場
合、コバルト・ジシリサイド層２８は下の二酸化
シリコン層２３まで貫通しないことが重要であ
り、したがつて、化学反応の後、ポリシリコン層
２４のある程度はなお、コバルト・ジシリサイド
層２８の下に残るようにポリシリコン層１４の厚
さを適当に選択する。残つたポリシリコンはもし
必要であれば、次にコバルト・ジシリサイドの最
上部の二酸化シリコンを（拡散により）形成する
ために使用できる。
次に、n+ソースとドレイン領域２１及び２２
は、イオン注入とドナー不純物の拡散により、こ
こに述べられた条件のもとに不純物の導入に対す
る（セルフアライン）保護マスクとしてコバル
ト・ジシリサイド層２８とポリシリコン層の組合
わせを用いることによつて形成される。
は、イオン注入とドナー不純物の拡散により、こ
こに述べられた条件のもとに不純物の導入に対す
る（セルフアライン）保護マスクとしてコバル
ト・ジシリサイド層２８とポリシリコン層の組合
わせを用いることによつて形成される。
次に、リンシリケートガラス（Ｐ−ガラス）層
及び化学気相被着（CVD）窒化シリコン層が、
典型的にはそれぞれ約700℃から900℃及び約700
℃から800℃の高温で集積回路の製造上に順次形
成される。CVD窒化層は次にプラズマエツチン
グにより、シリコンに対するソース及びドレイン
電極が形成されることになるソース及びドレイン
領域２１及び２２上の選択された位置で、等方的
にエツチングされる。それにより、パターン形成
されたCVD窒化シリコン層２６（第５図）が形
成され、製作されるトランジスタを水素のような
汚染から保護するのに有用である。次に、Ｐ−ガ
ラス層はイオンビームエツチングにより、選択的
に非等方的にエツチングされ、パターン形成され
たＰ−ガラス層２５が形成され、下のソース及び
ドレイン領域２１及び２２が露出される。
及び化学気相被着（CVD）窒化シリコン層が、
典型的にはそれぞれ約700℃から900℃及び約700
℃から800℃の高温で集積回路の製造上に順次形
成される。CVD窒化層は次にプラズマエツチン
グにより、シリコンに対するソース及びドレイン
電極が形成されることになるソース及びドレイン
領域２１及び２２上の選択された位置で、等方的
にエツチングされる。それにより、パターン形成
されたCVD窒化シリコン層２６（第５図）が形
成され、製作されるトランジスタを水素のような
汚染から保護するのに有用である。次に、Ｐ−ガ
ラス層はイオンビームエツチングにより、選択的
に非等方的にエツチングされ、パターン形成され
たＰ−ガラス層２５が形成され、下のソース及び
ドレイン領域２１及び２２が露出される。
次に、約100から700オングストロームの範囲の
厚さ、典型的には約500オングストロームのもう
一つのコバルト層が堆積される。次に集積回路の
構造は比較的低温すなわち400℃から550℃、典型
的には約450℃において30分間加熱され、それに
よりこの後者のコブルト層はシリコンと結合し、
ソース及びドレイン領域２１及び２２の露出され
た領域で、コバルト・シリサイド電極３１及び３
２が形成される。集積回路の構造の相補的な部分
に残つたコバルトは、コバルト・シリサイドを除
去することなく、酸エツチング（たとえば、コバ
ルト・シリサイド層１８に関連して上で述べたよ
うに）によつて除去される。典型的な場合市販の
緩衝フツ化水素酸（30：１）を用いて集積回路の
構造を浄化した後、コバルト・ジシリサイド層２
８の形成に関連して上で述べたような加熱、すな
わち酸化雰囲気中約700℃から1000℃の範囲の温
度、典型的には約900℃で約30分間加熱すること
により、コバルト・シリサイド電極３１及び３２
は、コバルト・ジシリサイド電極４１及び４２に
変換される。これらのコバルト・ジシリサイド電
極４１及び４２（第６図）は、それぞれソース及
びトレイン領域２１及び２２に直接接触する。
厚さ、典型的には約500オングストロームのもう
一つのコバルト層が堆積される。次に集積回路の
構造は比較的低温すなわち400℃から550℃、典型
的には約450℃において30分間加熱され、それに
よりこの後者のコブルト層はシリコンと結合し、
ソース及びドレイン領域２１及び２２の露出され
た領域で、コバルト・シリサイド電極３１及び３
２が形成される。集積回路の構造の相補的な部分
に残つたコバルトは、コバルト・シリサイドを除
去することなく、酸エツチング（たとえば、コバ
ルト・シリサイド層１８に関連して上で述べたよ
うに）によつて除去される。典型的な場合市販の
緩衝フツ化水素酸（30：１）を用いて集積回路の
構造を浄化した後、コバルト・ジシリサイド層２
８の形成に関連して上で述べたような加熱、すな
わち酸化雰囲気中約700℃から1000℃の範囲の温
度、典型的には約900℃で約30分間加熱すること
により、コバルト・シリサイド電極３１及び３２
は、コバルト・ジシリサイド電極４１及び４２に
変換される。これらのコバルト・ジシリサイド電
極４１及び４２（第６図）は、それぞれソース及
びトレイン領域２１及び２２に直接接触する。
次に、リンを好ましくは同時にドープ（被着し
ながらドープする）したポリシリコン層が、製造
中の積層回路の構造の最上部表面全体に形成され
る。次に、不純物をゲツするために、集積回路の
構造は約950℃から1000℃の範囲の温度に、典型
的な場合三臭化リン（PBr3）蒸気と約２パーセ
ントの酸素を有する窒素の雰囲気中で、約30分加
熱される。
ながらドープする）したポリシリコン層が、製造
中の積層回路の構造の最上部表面全体に形成され
る。次に、不純物をゲツするために、集積回路の
構造は約950℃から1000℃の範囲の温度に、典型
的な場合三臭化リン（PBr3）蒸気と約２パーセ
ントの酸素を有する窒素の雰囲気中で、約30分加
熱される。
次に、アルミニウムの層が蒸着により、最後に
堆積させたポリシリコン層上に被着される。通常
のマスク操作及びエツチングにより、アルミニウ
ム及びポリシリコン層が選択的にエツチングさ
れ、トランジスタ構造１００のソース及びドレイ
ン領域２１及び２２の相互接続に適したポリシリ
コン金属化層３３及びアルミニウム金属化層３４
が形成される。ポリシリコン層３３は金属部段差
をよく被覆し、アルミニウム及びコバルト・ジシ
リサイドの相互接続に対する望ましい障壁とな
る。最後に下のデバイスを封じ保護するために、
パラズマ被着窒化シリコン層３５が集積回路の構
造１００の最上部表面上全体に形成される。
堆積させたポリシリコン層上に被着される。通常
のマスク操作及びエツチングにより、アルミニウ
ム及びポリシリコン層が選択的にエツチングさ
れ、トランジスタ構造１００のソース及びドレイ
ン領域２１及び２２の相互接続に適したポリシリ
コン金属化層３３及びアルミニウム金属化層３４
が形成される。ポリシリコン層３３は金属部段差
をよく被覆し、アルミニウム及びコバルト・ジシ
リサイドの相互接続に対する望ましい障壁とな
る。最後に下のデバイスを封じ保護するために、
パラズマ被着窒化シリコン層３５が集積回路の構
造１００の最上部表面上全体に形成される。
リンドープポリシリコン層３３はその後のすべ
てのプロセスが約950℃以下で行われる限り、下
のコバルト・ジシリサイドとの好ましくない混合
に対し安定である。ポリシリコン金属化層３３が
リンの代りにホウ素がドープされる場合、もしそ
の後のプロセスが約800℃以上で行われるならば、
下のコバルト・ジシリサイドとポリシリコンとの
混合により、好ましくない不安定正が起る。従つ
て、ホウ素ドーピングの場合、その後のすべての
プロセスは約500℃というような約800℃以下の温
度で行うのが好ましい。
てのプロセスが約950℃以下で行われる限り、下
のコバルト・ジシリサイドとの好ましくない混合
に対し安定である。ポリシリコン金属化層３３が
リンの代りにホウ素がドープされる場合、もしそ
の後のプロセスが約800℃以上で行われるならば、
下のコバルト・ジシリサイドとポリシリコンとの
混合により、好ましくない不安定正が起る。従つ
て、ホウ素ドーピングの場合、その後のすべての
プロセスは約500℃というような約800℃以下の温
度で行うのが好ましい。
例を示す目的のためだけであるが、典型的な例
における各種の層の概略の厚さは以下のとおりで
ある。
における各種の層の概略の厚さは以下のとおりで
ある。
フイールド酸化物層12 10000オングストローム
ゲート酸化物層13 250 〃
ポリシリコン層14 3000オングストローム
マスク用酸化物層15 1500 〃
Ｐ−ガラス層25 15000 〃
CVD窒化シリコン層 1200 〃
ポリシリコン層33 3500 〃
アルミニウム層34 10000 〃
プラズマ窒化物層35 12000 〃
構造１００を形成するための上で示した各種の
工程は、例を示すことのみを目的とし、各種の改
善や置きかえ及び当業者には周知の浄化及びアニ
ーリング工程を加えることを排除するものではな
い。また、CVD窒化物層２６は、（たとえばゲー
ト酸化物中に含まれる水素との好ましくない相互
作用により生じる）“ホツト・エレクトロン”問
題が重要でないような場合、たとえばソースード
レイン動作電圧が約５ボルトを越えないような場
合には省くことができる。
工程は、例を示すことのみを目的とし、各種の改
善や置きかえ及び当業者には周知の浄化及びアニ
ーリング工程を加えることを排除するものではな
い。また、CVD窒化物層２６は、（たとえばゲー
ト酸化物中に含まれる水素との好ましくない相互
作用により生じる）“ホツト・エレクトロン”問
題が重要でないような場合、たとえばソースード
レイン動作電圧が約５ボルトを越えないような場
合には省くことができる。
酸化雰囲気中での第２の熱処理により、コバル
ト・ジシリサイドの表面上に二酸化シリコンの薄
い層（約50から100オングストローム）が生じる。
二酸化シリコンのこの層中のシリコンは、下のポ
リシリコン層から拡散したものである。酸化雰囲
気中でのこの第２の熱処理の代りとして、コバル
ト・シリサイドをコバルト・ジシリサイドに変換
するための700℃又はそれ以上での熱処理前又は
後に（後の方が好ましい。特にゲート電極を形成
する場合には）、二酸化シリコン層がコバルト・
シリサイド層上に化学気相被着により被着される
ことが可能である。
ト・ジシリサイドの表面上に二酸化シリコンの薄
い層（約50から100オングストローム）が生じる。
二酸化シリコンのこの層中のシリコンは、下のポ
リシリコン層から拡散したものである。酸化雰囲
気中でのこの第２の熱処理の代りとして、コバル
ト・シリサイドをコバルト・ジシリサイドに変換
するための700℃又はそれ以上での熱処理前又は
後に（後の方が好ましい。特にゲート電極を形成
する場合には）、二酸化シリコン層がコバルト・
シリサイド層上に化学気相被着により被着される
ことが可能である。
本発明に従い比較的安定なコバルト・ジシリサ
イド電極を形成する技術は、他の電子デバイス中
のそのような電極を形成するために使用でき、本
発明のコバルト・ジシリサイド電極は、他のソー
ス及びドレインのための電極と同時に、ゲート電
極のために単独で用いることができ、またその逆
も可能である。また、デバイス構造を封入するた
めの（CVD又はプラズマ被着）窒化シリコンと
は違つた他の技術と組合せるとともに、ゲート、
ソース及びドレインの電気的分離のための他の技
術と組合わせることもできる。最後に、各種のア
ニーリング工程、典型的には約450℃ないし950℃
の範囲の温度、たとえばコバルト・ジシリサイド
形成の上述のプロセス工程の温度以上、アルミニ
ウム金属部形成温度の間の温度での工程をつけ加
えることができる。
イド電極を形成する技術は、他の電子デバイス中
のそのような電極を形成するために使用でき、本
発明のコバルト・ジシリサイド電極は、他のソー
ス及びドレインのための電極と同時に、ゲート電
極のために単独で用いることができ、またその逆
も可能である。また、デバイス構造を封入するた
めの（CVD又はプラズマ被着）窒化シリコンと
は違つた他の技術と組合せるとともに、ゲート、
ソース及びドレインの電気的分離のための他の技
術と組合わせることもできる。最後に、各種のア
ニーリング工程、典型的には約450℃ないし950℃
の範囲の温度、たとえばコバルト・ジシリサイド
形成の上述のプロセス工程の温度以上、アルミニ
ウム金属部形成温度の間の温度での工程をつけ加
えることができる。
第１図ないし第６図は本発明の具体的な実施例
に従うゲートが絶縁された電界効果トランジスタ
の各種製造工程を断面で示す図である。 〔主要部分の符号の説明〕、露出したシリコン
部分……２４、シリサイド層……１８、コバル
ト・ジシリサイド層……２８。
に従うゲートが絶縁された電界効果トランジスタ
の各種製造工程を断面で示す図である。 〔主要部分の符号の説明〕、露出したシリコン
部分……２４、シリサイド層……１８、コバル
ト・ジシリサイド層……２８。
Claims (1)
- 【特許請求の範囲】 １ 露出したシリコン部分上へコバルトを被着さ
せ、それを約500℃以下の温度で加熱してコバル
トを多く含むシリサイド層を形成する第１の熱処
理工程と、 その後、700℃以上の温度で該コバルトを多く
含むシリサイド層を加燃し該コバルトを多く含む
シリサイド層をコバルト・ジシリサイド層に変化
させる第２の熱処理工程を含むことを特徴とする
集積回路の製造方法。 ２ 特許請求の範囲第１項に記載された方法にお
いて、 第２の熱処理工程は、コバルトを多く含むシリ
サイド層を酸化雰囲気中で約900℃又はそれ以上
の温度でシンターする過程を含むことを更に特徴
とする集積回路の製造方法。 ３ 特許請求の範囲第２項に記載された方法にお
いて、 雰囲気は約0.5ないし5.0パーセントの範囲のモ
ル濃度の酸素を含むことを更に特徴とする集積回
路の製造方法。 ４ 特許請求の範囲第１項に記載された方法にお
いて、 該コバルト・ジシリサイド層上にポリシリコン
層を被着する工程、及び 該ポリシリコン層上にアルミニウム層を被着さ
せる工程を更に特徴とする集積回路の製造方法。 ５ 特許請求の範囲第１項に記載された方法にお
いて、 前記コバルト・ジシリサイドはMOSトランジ
スタ中で用いるために、シリコンゲート上を被う
ことを更に特徴とする集積回路の製造方法。 ６ 特許請求の範囲第１項に記載された方法にお
いて、 該コバルト・ジシリサイド層上に同時にドープ
しながらポリシリコン層を被着する工程を更に特
徴とする集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/296,914 US4378628A (en) | 1981-08-27 | 1981-08-27 | Cobalt silicide metallization for semiconductor integrated circuits |
| US296914 | 1981-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846633A JPS5846633A (ja) | 1983-03-18 |
| JPH0367334B2 true JPH0367334B2 (ja) | 1991-10-22 |
Family
ID=23144083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145601A Granted JPS5846633A (ja) | 1981-08-27 | 1982-08-24 | 集積回路の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4378628A (ja) |
| JP (1) | JPS5846633A (ja) |
| CA (1) | CA1204045A (ja) |
| DE (1) | DE3231987C2 (ja) |
| FR (1) | FR2512274B1 (ja) |
| GB (1) | GB2104728B (ja) |
| IT (1) | IT1152039B (ja) |
| NL (1) | NL191424C (ja) |
Families Citing this family (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700215A (en) * | 1981-11-19 | 1987-10-13 | Texas Instruments Incorporated | Polycide electrodes for integrated circuits |
| US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
| DE3314879A1 (de) * | 1983-04-25 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen |
| US4514893A (en) * | 1983-04-29 | 1985-05-07 | At&T Bell Laboratories | Fabrication of FETs |
| GB2139418A (en) * | 1983-05-05 | 1984-11-07 | Standard Telephones Cables Ltd | Semiconductor devices and conductors therefor |
| US4470189A (en) * | 1983-05-23 | 1984-09-11 | International Business Machines Corporation | Process for making polycide structures |
| US4490193A (en) * | 1983-09-29 | 1984-12-25 | International Business Machines Corporation | Method for making diffusions into a substrate and electrical connections thereto using rare earth boride materials |
| US4481046A (en) * | 1983-09-29 | 1984-11-06 | International Business Machines Corporation | Method for making diffusions into a substrate and electrical connections thereto using silicon containing rare earth hexaboride materials |
| FR2555364B1 (fr) * | 1983-11-18 | 1990-02-02 | Hitachi Ltd | Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset |
| JPS60116167A (ja) * | 1983-11-29 | 1985-06-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPS60163455A (ja) * | 1984-02-03 | 1985-08-26 | Toshiba Corp | 読み出し専用記憶装置及びその製造方法 |
| US4581623A (en) * | 1984-05-24 | 1986-04-08 | Motorola, Inc. | Interlayer contact for use in a static RAM cell |
| US4743564A (en) * | 1984-12-28 | 1988-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a complementary MOS type semiconductor device |
| US4821085A (en) * | 1985-05-01 | 1989-04-11 | Texas Instruments Incorporated | VLSI local interconnect structure |
| US4811078A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Integrated circuit device and process with tin capacitors |
| US4811076A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Device and process with doubled capacitors |
| CA1235824A (en) * | 1985-06-28 | 1988-04-26 | Vu Q. Ho | Vlsi mosfet circuits using refractory metal and/or refractory metal silicide |
| US4660276A (en) * | 1985-08-12 | 1987-04-28 | Rca Corporation | Method of making a MOS field effect transistor in an integrated circuit |
| US4825271A (en) * | 1986-05-20 | 1989-04-25 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| NL8700820A (nl) * | 1987-04-08 | 1988-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| JPH063812B2 (ja) * | 1987-07-13 | 1994-01-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US4914500A (en) * | 1987-12-04 | 1990-04-03 | At&T Bell Laboratories | Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices |
| US4833099A (en) * | 1988-01-07 | 1989-05-23 | Intel Corporation | Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen |
| US4912061A (en) * | 1988-04-04 | 1990-03-27 | Digital Equipment Corporation | Method of forming a salicided self-aligned metal oxide semiconductor device using a disposable silicon nitride spacer |
| US5260235A (en) * | 1988-05-26 | 1993-11-09 | Lasa Industries, Inc. | Method of making laser generated I. C. pattern for masking |
| NL8801632A (nl) * | 1988-06-27 | 1990-01-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij tijdens depositie van een metaal een metaalsilicide wordt gevormd. |
| US4959708A (en) * | 1988-08-26 | 1990-09-25 | Delco Electronics Corporation | MOS integrated circuit with vertical shield |
| US4886765A (en) * | 1988-10-26 | 1989-12-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making silicides by heating in oxygen to remove contamination |
| JP2980966B2 (ja) * | 1989-11-30 | 1999-11-22 | アメリカン テレフォン アンド テレグラフ カムパニー | デバイス及びその製造方法 |
| US5047367A (en) * | 1990-06-08 | 1991-09-10 | Intel Corporation | Process for formation of a self aligned titanium nitride/cobalt silicide bilayer |
| US5147820A (en) * | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| US5834368A (en) * | 1992-02-13 | 1998-11-10 | Nec Corporation | Integrated circuit with a metal silicide film uniformly formed |
| TW209308B (en) * | 1992-03-02 | 1993-07-11 | Digital Equipment Corp | Self-aligned cobalt silicide on MOS integrated circuits |
| US6624477B1 (en) * | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| EP0603461A3 (en) * | 1992-10-30 | 1996-09-25 | Ibm | Formation of 3D-structures comprising silicon silicides. |
| US5334545A (en) * | 1993-02-01 | 1994-08-02 | Allied Signal Inc. | Process for forming self-aligning cobalt silicide T-gates of silicon MOS devices |
| US6197646B1 (en) | 1993-02-12 | 2001-03-06 | Fujitsu Limited | Manufacture of semiconductor device with salicide electrode |
| CN1095204C (zh) * | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
| JP3637069B2 (ja) | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2677168B2 (ja) * | 1993-09-17 | 1997-11-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5449642A (en) * | 1994-04-14 | 1995-09-12 | Duke University | Method of forming metal-disilicide layers and contacts |
| US5536684A (en) * | 1994-06-30 | 1996-07-16 | Intel Corporation | Process for formation of epitaxial cobalt silicide and shallow junction of silicon |
| JP3334370B2 (ja) * | 1994-10-13 | 2002-10-15 | ヤマハ株式会社 | 半導体デバイス |
| JP2738333B2 (ja) * | 1995-03-30 | 1998-04-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6153484A (en) * | 1995-06-19 | 2000-11-28 | Imec Vzw | Etching process of CoSi2 layers |
| US5780362A (en) * | 1996-06-04 | 1998-07-14 | Wang; Qingfeng | CoSi2 salicide method |
| US5949114A (en) | 1996-11-07 | 1999-09-07 | Micron Technology, Inc. | Semiconductor device having increased breakdown voltage and method of fabricating same |
| US5997634A (en) * | 1996-11-14 | 1999-12-07 | Micron Technology, Inc. | Method of forming a crystalline phase material |
| JPH10173046A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 半導体装置の製造方法 |
| KR100220253B1 (ko) * | 1996-12-27 | 1999-09-15 | 김영환 | Mosfet 제조 방법 |
| US6169025B1 (en) * | 1997-03-04 | 2001-01-02 | United Microelectronics Corp. | Method of fabricating self-align-contact |
| EP0865077A1 (en) * | 1997-03-14 | 1998-09-16 | Interuniversitair Micro-Elektronica Centrum Vzw | Method for the formation of a thin metal silicide layer on a Si substrate, and use thereof in detector applications |
| US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
| US6096639A (en) * | 1998-04-07 | 2000-08-01 | Advanced Micro Devices, Inc. | Method of forming a local interconnect by conductive layer patterning |
| TW386283B (en) * | 1998-05-25 | 2000-04-01 | United Microelectronics Corp | A method of manufacturing the buried contact of an SRAM cell |
| US6121098A (en) * | 1998-06-30 | 2000-09-19 | Infineon Technologies North America Corporation | Semiconductor manufacturing method |
| US6235630B1 (en) | 1998-08-19 | 2001-05-22 | Micron Technology, Inc. | Silicide pattern structures and methods of fabricating the same |
| EP0991115A1 (en) | 1998-09-28 | 2000-04-05 | STMicroelectronics S.r.l. | Process for the definition of openings in a dielectric layer |
| JP3216807B2 (ja) | 1998-10-02 | 2001-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6238986B1 (en) * | 1998-11-06 | 2001-05-29 | Advanced Micro Devices, Inc. | Formation of junctions by diffusion from a doped film at silicidation |
| US6194315B1 (en) | 1999-04-16 | 2001-02-27 | Micron Technology, Inc. | Electrochemical cobalt silicide liner for metal contact fills and damascene processes |
| US6380040B1 (en) | 1999-08-02 | 2002-04-30 | Advanced Micro Devices, Inc. | Prevention of dopant out-diffusion during silicidation and junction formation |
| EP1284017A4 (en) * | 2000-04-28 | 2008-10-08 | Matrix Semiconductor Inc | THREE DIMENSIONAL MEMORY MATRIX AND METHOD OF MANUFACTURE |
| JP2002043315A (ja) * | 2000-07-26 | 2002-02-08 | Sony Corp | 半導体装置およびその製造方法 |
| DE10056866C2 (de) * | 2000-11-16 | 2002-10-24 | Advanced Micro Devices Inc | Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils |
| US6346477B1 (en) | 2001-01-09 | 2002-02-12 | Research Foundation Of Suny - New York | Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt |
| US6475893B2 (en) | 2001-03-30 | 2002-11-05 | International Business Machines Corporation | Method for improved fabrication of salicide structures |
| US6440832B1 (en) * | 2001-07-06 | 2002-08-27 | Advanced Micro Devices, Inc. | Hybrid MOS and schottky gate technology |
| AU2002246316A1 (en) * | 2002-04-08 | 2003-10-27 | Council Of Scientific And Industrial Research | Process for the production of neodymium-iron-boron permanent magnet alloy powder |
| CN100452288C (zh) * | 2005-12-01 | 2009-01-14 | 上海华虹Nec电子有限公司 | 湿法去除硅片背面钴沾污的方法 |
| WO2009031232A1 (ja) * | 2007-09-07 | 2009-03-12 | Canon Anelva Corporation | スパッタリング方法および装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617824A (en) * | 1965-07-12 | 1971-11-02 | Nippon Electric Co | Mos device with a metal-silicide gate |
| US4109372A (en) * | 1977-05-02 | 1978-08-29 | International Business Machines Corporation | Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
| JPS5487175A (en) * | 1977-12-23 | 1979-07-11 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of fabricating semiconductor |
| US4285761A (en) * | 1980-06-30 | 1981-08-25 | International Business Machines Corporation | Process for selectively forming refractory metal silicide layers on semiconductor devices |
| US4339869A (en) * | 1980-09-15 | 1982-07-20 | General Electric Company | Method of making low resistance contacts in semiconductor devices by ion induced silicides |
-
1981
- 1981-08-27 US US06/296,914 patent/US4378628A/en not_active Expired - Lifetime
-
1982
- 1982-07-21 CA CA000407714A patent/CA1204045A/en not_active Expired
- 1982-08-20 FR FR8214391A patent/FR2512274B1/fr not_active Expired
- 1982-08-23 IT IT22942/82A patent/IT1152039B/it active
- 1982-08-24 JP JP57145601A patent/JPS5846633A/ja active Granted
- 1982-08-25 GB GB08224369A patent/GB2104728B/en not_active Expired
- 1982-08-26 NL NL8203350A patent/NL191424C/xx not_active IP Right Cessation
- 1982-08-27 DE DE3231987A patent/DE3231987C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| NL8203350A (nl) | 1983-03-16 |
| JPS5846633A (ja) | 1983-03-18 |
| DE3231987A1 (de) | 1983-05-05 |
| FR2512274A1 (fr) | 1983-03-04 |
| FR2512274B1 (fr) | 1985-06-28 |
| NL191424C (nl) | 1995-07-17 |
| GB2104728B (en) | 1985-08-14 |
| IT1152039B (it) | 1986-12-24 |
| GB2104728A (en) | 1983-03-09 |
| CA1204045A (en) | 1986-05-06 |
| US4378628A (en) | 1983-04-05 |
| NL191424B (nl) | 1995-02-16 |
| DE3231987C2 (de) | 1996-08-01 |
| IT8222942A0 (it) | 1982-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0367334B2 (ja) | ||
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| US7396767B2 (en) | Semiconductor structure including silicide regions and method of making same | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JPH05182982A (ja) | 半導体装置およびその製造方法 | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH0831429B2 (ja) | 半導体装置の製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| US5880505A (en) | C49-structured tungsten-containing titanium salicide structure | |
| JP3061891B2 (ja) | 半導体装置の製造方法 | |
| US6221760B1 (en) | Semiconductor device having a silicide structure | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP2758444B2 (ja) | 半導体装置の製造方法 | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JP3360835B2 (ja) | 配線形成方法 | |
| JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 | |
| JPH10303418A (ja) | 半導体装置の製造方法 |