JPS5846633A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPS5846633A JPS5846633A JP57145601A JP14560182A JPS5846633A JP S5846633 A JPS5846633 A JP S5846633A JP 57145601 A JP57145601 A JP 57145601A JP 14560182 A JP14560182 A JP 14560182A JP S5846633 A JPS5846633 A JP S5846633A
- Authority
- JP
- Japan
- Prior art keywords
- cobalt
- layer
- cobalt silicide
- silicon
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 19
- 229910017052 cobalt Inorganic materials 0.000 claims description 106
- 239000010941 cobalt Substances 0.000 claims description 106
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 103
- 229910021332 silicide Inorganic materials 0.000 claims description 69
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 66
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000005245 sintering Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PHSPJQZRQAJPPF-UHFFFAOYSA-N N-alpha-Methylhistamine Chemical compound CNCCC1=CN=CN1 PHSPJQZRQAJPPF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001868 cobalt Chemical class 0.000 description 2
- -1 cobalt silicide compound Chemical class 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコバルトを多く含むシリサイド層を、露出した
シリコン部分上に形成する工程からなる集積回路の製造
方法に係る・。
シリコン部分上に形成する工程からなる集積回路の製造
方法に係る・。
従来技術において、コバルト中シリサイド電極は半導体
トランジスタデバイス、特に絶縁ゲート電界効果トラン
ジスタデバイス中のシリコン（一対する電極金属として
、商業生産用に用いられると考えられてきた。シリコン
に対するコバルト・シリサイド電極金属が、最初約５５
０Ｃ以下の温度で作られる時、そのような電極は本質的
にコバルト・モノシリサイド（ＣｏＳｉ）として形成さ
れ、もしその後のプロセス中通常必要であるように、製
造中のデバイス温度がそれ以後的６００Ｃまで上げられ
ると、コバルト・モノシリサイドはコバルト・シシリサ
イド（ＣｏＳｉ２ ）に変換し、この変換によってコバ
ルト・シリサイドの体積が増加する。そのような体積の
増加は、好ましくない歪を生じることがあり、そうでな
ければ（たとえばコバルト・シリサイドの表面が露出す
ることによって生じるような）十分な空間ができ、そこ
にコバルト・シシリサイドが広がることがある。
トランジスタデバイス、特に絶縁ゲート電界効果トラン
ジスタデバイス中のシリコン（一対する電極金属として
、商業生産用に用いられると考えられてきた。シリコン
に対するコバルト・シリサイド電極金属が、最初約５５
０Ｃ以下の温度で作られる時、そのような電極は本質的
にコバルト・モノシリサイド（ＣｏＳｉ）として形成さ
れ、もしその後のプロセス中通常必要であるように、製
造中のデバイス温度がそれ以後的６００Ｃまで上げられ
ると、コバルト・モノシリサイドはコバルト・シシリサ
イド（ＣｏＳｉ２ ）に変換し、この変換によってコバ
ルト・シリサイドの体積が増加する。そのような体積の
増加は、好ましくない歪を生じることがあり、そうでな
ければ（たとえばコバルト・シリサイドの表面が露出す
ることによって生じるような）十分な空間ができ、そこ
にコバルト・シシリサイドが広がることがある。
もし、シリコンへの電極がコバルト金属全シリコンと接
触させて、約５５０ｃ又は６０００以上の温度まで加熱
することにより、直接コバルト・シシリサイドとして形
成されるならば、その場合Ｃはその後９００ｃ以上のプ
ロセス温度まで上げる必要がある。その目的は不純物の
ゲッタリング、損傷のアニーリング、又はリンシリケー
トガラス（Ｐ−ガラス）の除去などであるが、この必要
性によってコバルト・シリサイド電極金属ましくない粒
径が成長する可能性がある。また、それは下のソース及
びドレイン領域から、コバルト、シシリサイド電極への
シリコンの好ましくない移動を起す。
触させて、約５５０ｃ又は６０００以上の温度まで加熱
することにより、直接コバルト・シシリサイドとして形
成されるならば、その場合Ｃはその後９００ｃ以上のプ
ロセス温度まで上げる必要がある。その目的は不純物の
ゲッタリング、損傷のアニーリング、又はリンシリケー
トガラス（Ｐ−ガラス）の除去などであるが、この必要
性によってコバルト・シリサイド電極金属ましくない粒
径が成長する可能性がある。また、それは下のソース及
びドレイン領域から、コバルト、シシリサイド電極への
シリコンの好ましくない移動を起す。
約９００Ｃ以上の温度にコバルト・ジシリサイドを加熱
すること（ニエリ、コバルト・シシリサイドの抵抗も増
加し好ましくな（、このことはゲート電極にとって本質
的ｉ二は望ましくない。この原因は恐らくコバルト・ジ
シリサイドとシリコンとの混合による。加えて、約６０
０Ｃ以上の温度において、純粋なコバルトそれ自身が通
常ウェハ上に存在する二酸化シリコンと反応し、それに
よりコバルト・シリサイドに影響を与えることなく除去
することが難しい好ましくない化合物が形成される。ま
た、約６−００Ｃ以上ではコバルトはそれ自身の拡散に
より、付近のシリコン又はリンを引張る傾向があり、そ
れはゲート電極を延し好ましくなく、リンドープガラス
（Ｐ−ガラス）に損傷を与える。従って、これらの問題
を軽減するシリコンへのコバルト・シシリサイド電極の
形成法が望まれる。
すること（ニエリ、コバルト・シシリサイドの抵抗も増
加し好ましくな（、このことはゲート電極にとって本質
的ｉ二は望ましくない。この原因は恐らくコバルト・ジ
シリサイドとシリコンとの混合による。加えて、約６０
０Ｃ以上の温度において、純粋なコバルトそれ自身が通
常ウェハ上に存在する二酸化シリコンと反応し、それに
よりコバルト・シリサイドに影響を与えることなく除去
することが難しい好ましくない化合物が形成される。ま
た、約６−００Ｃ以上ではコバルトはそれ自身の拡散に
より、付近のシリコン又はリンを引張る傾向があり、そ
れはゲート電極を延し好ましくなく、リンドープガラス
（Ｐ−ガラス）に損傷を与える。従って、これらの問題
を軽減するシリコンへのコバルト・シシリサイド電極の
形成法が望まれる。
本発明に従うと、シリコンへの電極形成法のこれらの問
題が解決される。本発明はコバルトを多く含むシリサイ
ド層金酸化雰囲気中で少くとも７００Ｃのみ度Ｃ−加熱
し、それをコバルト・シシリサイドの層に変化させるこ
とを特徴とする。
題が解決される。本発明はコバルトを多く含むシリサイ
ド層金酸化雰囲気中で少くとも７００Ｃのみ度Ｃ−加熱
し、それをコバルト・シシリサイドの層に変化させるこ
とを特徴とする。
下のシリコン（多結晶又は単結晶）へのコバルト・シリ
サイド電極金属部は、本発明に従い、シリコンと接触し
たコバルト。シリサイド層を、約７００Ｃ又はそれ以上
の温度で、好ましくは少くとも容積で約１パーセントの
酸素を含む酸化雰囲気中でシンター（熱処理）すること
により形成される。これによって二酸化シリコンで被覆
されたコバルト・シシリサイド電極が形成される。この
二酸化シリコン成分は、下のシリコンから電極を通って
拡散したものである。得られるコバルト・シシリサイド
電極は、その後のプロセス工程中比較的安定である。あ
るいは、コバルト・シリサイドが７００′ｃ又はそれ以
上でシンターされる雰囲気は、酸化性である必要はない
。その場合、得られるコバルト・シシリサイドは二酸化
シリコンの層を被着する別の工程により、被覆される。
サイド電極金属部は、本発明に従い、シリコンと接触し
たコバルト。シリサイド層を、約７００Ｃ又はそれ以上
の温度で、好ましくは少くとも容積で約１パーセントの
酸素を含む酸化雰囲気中でシンター（熱処理）すること
により形成される。これによって二酸化シリコンで被覆
されたコバルト・シシリサイド電極が形成される。この
二酸化シリコン成分は、下のシリコンから電極を通って
拡散したものである。得られるコバルト・シシリサイド
電極は、その後のプロセス工程中比較的安定である。あ
るいは、コバルト・シリサイドが７００′ｃ又はそれ以
上でシンターされる雰囲気は、酸化性である必要はない
。その場合、得られるコバルト・シシリサイドは二酸化
シリコンの層を被着する別の工程により、被覆される。
“コバルトを多く含むシリサイド″というのは、コバル
ト・モノシリサイドよりシリコンに対するコバルトの原
子比率が大きい（Ｃｏ２ ｓｉのような）コバルト・シ
リサイド化合物を意味する。コバルト・モノシリサイド
とコバルトを多く含むシリサイドの混合物は、コバルト
・シシリサイドと混合されるが否かによらず、単に“コ
バルト・シリサイド”とよぶ。
ト・モノシリサイドよりシリコンに対するコバルトの原
子比率が大きい（Ｃｏ２ ｓｉのような）コバルト・シ
リサイド化合物を意味する。コバルト・モノシリサイド
とコバルトを多く含むシリサイドの混合物は、コバルト
・シシリサイドと混合されるが否かによらず、単に“コ
バルト・シリサイド”とよぶ。
本発明の一実施例において、絶縁ゲート電界効果トラン
ジスタデバイス構造がシリコン半導体基板又は基体中に
製作され、シリコン基体へのソース及びドレイン電極金
属部又は多結晶シリコンゲートへのゲート電極金属部あ
るいはそれらの両方を有する。そのような電極は本質的
にコバルト・シシリサイドである。これらの金属電極は
最初、シリコン（基体又はゲート）上のコバルトを比較
的低温（典型的な場合約４５０Ｃ）でシンターし、その
後典型的には約１パーセントの酸素を含む酸化雰囲気中
で、比較的高温（約７００Ｃ以上）（＝おいてシンター
される。
ジスタデバイス構造がシリコン半導体基板又は基体中に
製作され、シリコン基体へのソース及びドレイン電極金
属部又は多結晶シリコンゲートへのゲート電極金属部あ
るいはそれらの両方を有する。そのような電極は本質的
にコバルト・シシリサイドである。これらの金属電極は
最初、シリコン（基体又はゲート）上のコバルトを比較
的低温（典型的な場合約４５０Ｃ）でシンターし、その
後典型的には約１パーセントの酸素を含む酸化雰囲気中
で、比較的高温（約７００Ｃ以上）（＝おいてシンター
される。
より具体的には、本発明に従うとコバルト金属層は、ト
ランジスタが製作されつつあるパターン形成された半導
体シリコンウェハの主表面上に、所望の厚さに被着され
る。このコバルト被着の時点（＝おけるウェハのパター
ン形成の程度又は段階は、ゲート電極又はソース及びド
レイン電極のコバルト・シリサイド金属部が必要か否か
に依存する。コバルト金属層の被着後、金属は比較的低
温（約４５０Ｃ）において、コバルト・シリサイドを形
成するために、コバルト層が接触する下のシリコン又は
ポリシリコン（多結晶シリコン）にシンターされる。反
応しないコバルト、すなわち非シリコン部分（典型的な
場合二酸化シリコン又はＰ−ガラス部分）と接触するコ
バルトは、コバルトは除去するがコバルト・シリサイド
は除去しない選択エツチング（二より除去される。その
後加熱（それはコバルト・シシリサイドの形成に伴う体
積変化による好ましくない歪を生ずる）を含む先のプロ
セスの前に、コバルト・シリサイドは再びシンターされ
る。今度はコバルト・シシリサイドを形成するために、
酸化雰囲気（典型的な場合約２パーセントの酸素を含む
）中の比較的高温（典型的には約７００Ｃないし９５０
Ｃ又はそれ以上）で行われる。
ランジスタが製作されつつあるパターン形成された半導
体シリコンウェハの主表面上に、所望の厚さに被着され
る。このコバルト被着の時点（＝おけるウェハのパター
ン形成の程度又は段階は、ゲート電極又はソース及びド
レイン電極のコバルト・シリサイド金属部が必要か否か
に依存する。コバルト金属層の被着後、金属は比較的低
温（約４５０Ｃ）において、コバルト・シリサイドを形
成するために、コバルト層が接触する下のシリコン又は
ポリシリコン（多結晶シリコン）にシンターされる。反
応しないコバルト、すなわち非シリコン部分（典型的な
場合二酸化シリコン又はＰ−ガラス部分）と接触するコ
バルトは、コバルトは除去するがコバルト・シリサイド
は除去しない選択エツチング（二より除去される。その
後加熱（それはコバルト・シシリサイドの形成に伴う体
積変化による好ましくない歪を生ずる）を含む先のプロ
セスの前に、コバルト・シリサイドは再びシンターされ
る。今度はコバルト・シシリサイドを形成するために、
酸化雰囲気（典型的な場合約２パーセントの酸素を含む
）中の比較的高温（典型的には約７００Ｃないし９５０
Ｃ又はそれ以上）で行われる。
本発明に従いコバルト・ジシリサイド電極が形成された
後、更にソース及びドレイン電極金属部を形成する時、
コバルト・シリサイド化（ニドープされたポリシリコン
を同時に被着すると有利である。その目的はポリシリコ
ン上に更にアルミニウム金属部を被着する際段差の被覆
をよくすることと、同時にアルミニウムとソース及びド
レイン領域中のコバルトφジシリサイドの好ましくない
反応（“スパイキング）を防止することでありそうてな
いと約４００Ｃ又はそれ以上でのその後の熱処理で発生
する。
後、更にソース及びドレイン電極金属部を形成する時、
コバルト・シリサイド化（ニドープされたポリシリコン
を同時に被着すると有利である。その目的はポリシリコ
ン上に更にアルミニウム金属部を被着する際段差の被覆
をよくすることと、同時にアルミニウムとソース及びド
レイン領域中のコバルトφジシリサイドの好ましくない
反応（“スパイキング）を防止することでありそうてな
いと約４００Ｃ又はそれ以上でのその後の熱処理で発生
する。
本発明に従い作られるコバルト・シリサイド電極の抵抗
率は、２０マイクロオームαも低くすることができ、シ
リコン又はポリシリコンと直接接触するアルミニウムを
用いて得られるものと本質的に等しいか低い接触抵抗が
得られる。更に、これらのコバルト・ジシリサイド電極
はコバルトの好ましくない移動に対して安定であり、も
しそうでないと不純物のゲッタリング、電気的分離のた
めのリンシリケートガラスの気相化学被着又は封じのた
めの窒化シリコンの気相化学被着に通常必要な比較的高
温（約６００Ｃ以上）でのトランジスタプロセス工程中
シー起る。しかし、酸化雰囲気中でコバルト・ジシリサ
イドが安定化する比較的高＠（７００ｒないし９００Ｃ
又はそれ以上）は、本発明Ｃ二従うと、その後使用され
る最も高いプロせ−・ス滉度はど高い必要がないという
ことを理解すべきである。
率は、２０マイクロオームαも低くすることができ、シ
リコン又はポリシリコンと直接接触するアルミニウムを
用いて得られるものと本質的に等しいか低い接触抵抗が
得られる。更に、これらのコバルト・ジシリサイド電極
はコバルトの好ましくない移動に対して安定であり、も
しそうでないと不純物のゲッタリング、電気的分離のた
めのリンシリケートガラスの気相化学被着又は封じのた
めの窒化シリコンの気相化学被着に通常必要な比較的高
温（約６００Ｃ以上）でのトランジスタプロセス工程中
シー起る。しかし、酸化雰囲気中でコバルト・ジシリサ
イドが安定化する比較的高＠（７００ｒないし９００Ｃ
又はそれ以上）は、本発明Ｃ二従うと、その後使用され
る最も高いプロせ−・ス滉度はど高い必要がないという
ことを理解すべきである。
本発明に従い７００Ｃ又はそれ以上でコバルト・シシリ
サイドが安定化する雰囲気の酸化特性は、コバルト・モ
ノシリサイド又はコバルトを多く含むシリサイドの形成
を防上するのに有用であること、及びコバルト・シシリ
サイド層上シーコバルト酸化物の薄い（約５０ないし７
０オングストローム）被膜を得るのに有用であることが
理論化されている。
サイドが安定化する雰囲気の酸化特性は、コバルト・モ
ノシリサイド又はコバルトを多く含むシリサイドの形成
を防上するのに有用であること、及びコバルト・シシリ
サイド層上シーコバルト酸化物の薄い（約５０ないし７
０オングストローム）被膜を得るのに有用であることが
理論化されている。
この被膜は付近のシリコン又はリンとのコバルト・シシ
リサイドのその後の相互拡散を抑えるの（二有用である
。もちろん本発明の有用性は、この理論が正しいか否か
に依存しない。
リサイドのその後の相互拡散を抑えるの（二有用である
。もちろん本発明の有用性は、この理論が正しいか否か
に依存しない。
単に説明をわかりやすくするため、図示のものの相対的
寸法は実際のものとは異なるようにしである。
寸法は実際のものとは異なるようにしである。
第１図を参照すると、絶縁ゲート電界効果トランジスタ
を製作するために、シリコンウェハ又は基体ｌｌ上に、
ポリシリコン層１４、窓とともにパターン形成された二
酸化シリコンマスク層１５及びコバルト金属層１６が順
次形成される。ポリシリコン層１４は通常約２０００な
いし５０００オングストロームの範囲、典型的な場合約
３０００オングストロームの厚さを有する。コバルト層
１６は通常約３００ないし７００オングストロームの範
囲、典型的な場合約６００オングストロームの厚さを有
する。このコバルト層１６はたとえばジー ジエイ・バ
ンガープ（Ｇ、 ＩＪ ＶａｎＧｕｒｐ）らによるジ
ャーナル・オブーアプライド・フィジックス（Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ）＋
４６、（１９７５）４３０８−４３１１頁中の４３０８
−４３０９頁に述べられているように、シリコン基体を
約２００Ｃないし２５０Ｃに保ったまま、室温での周知
のアルゴンイオン・スパッタリング技術又は蒸着Ｃ二よ
り被着させることができる。次に、形成されつつある構
造は１気圧Ｃ二おけるフォーミングガス（体積で約１５
パーセントの水素を含む窒素）のような不活性ガス中で
加熱され、コバルト層１６は約４００７：’ないし５５
０Ｃの範囲、典型的には約４５０Ｃの第１の温度で、典
型的な場合約２時間加熱されるようにする。第２図を参
照すると、この第１の熱処理の結果、コバルト層１６は
ポリシリコン層１４と直接接する領域中で、コバルト・
シリサイド層１８に変換される。コバルト層１６はマス
ク層１５上の領域中で、コバルト層２６（第２図）とし
て残る。典型的には容積で５：３：１：１の濃酢酸、硝
酸、リン酸及び硫酸の酸溶液（シー・ジエイ・スミセル
ズ（Ｃ−Ｊ、Ｓｍ＋ ｔｈｅｌ Ｉｓ）。
を製作するために、シリコンウェハ又は基体ｌｌ上に、
ポリシリコン層１４、窓とともにパターン形成された二
酸化シリコンマスク層１５及びコバルト金属層１６が順
次形成される。ポリシリコン層１４は通常約２０００な
いし５０００オングストロームの範囲、典型的な場合約
３０００オングストロームの厚さを有する。コバルト層
１６は通常約３００ないし７００オングストロームの範
囲、典型的な場合約６００オングストロームの厚さを有
する。このコバルト層１６はたとえばジー ジエイ・バ
ンガープ（Ｇ、 ＩＪ ＶａｎＧｕｒｐ）らによるジ
ャーナル・オブーアプライド・フィジックス（Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ）＋
４６、（１９７５）４３０８−４３１１頁中の４３０８
−４３０９頁に述べられているように、シリコン基体を
約２００Ｃないし２５０Ｃに保ったまま、室温での周知
のアルゴンイオン・スパッタリング技術又は蒸着Ｃ二よ
り被着させることができる。次に、形成されつつある構
造は１気圧Ｃ二おけるフォーミングガス（体積で約１５
パーセントの水素を含む窒素）のような不活性ガス中で
加熱され、コバルト層１６は約４００７：’ないし５５
０Ｃの範囲、典型的には約４５０Ｃの第１の温度で、典
型的な場合約２時間加熱されるようにする。第２図を参
照すると、この第１の熱処理の結果、コバルト層１６は
ポリシリコン層１４と直接接する領域中で、コバルト・
シリサイド層１８に変換される。コバルト層１６はマス
ク層１５上の領域中で、コバルト層２６（第２図）とし
て残る。典型的には容積で５：３：１：１の濃酢酸、硝
酸、リン酸及び硫酸の酸溶液（シー・ジエイ・スミセル
ズ（Ｃ−Ｊ、Ｓｍ＋ ｔｈｅｌ Ｉｓ）。
１巻、３２８頁）で構造をエツチング処理することによ
り、コバルト層２６は除去される。
り、コバルト層２６は除去される。
この溶液は第３図に示されるように、コバルト・シリサ
イド層１８を損わず（＝残す。
イド層１８を損わず（＝残す。
次に、二酸化シリコンマスク層１５の露出した領域が、
コバルト・シリサイド層１８をエツチングに対する保護
マスクとして用い、緩衝フッ化水素酸（１３）（Ｆ）で
選択的（ニエッチングすることにより除去される。次に
、ポリシリコン層１４の露出部分が再びこのコバルト・
シリサイド層１８をエツチングに対する保護マスクとし
て用いることにより、プラズマエツチング又は反応性イ
オンエツチングによって除去される。次に、二酸化シリ
コン層１３の露出部分は、コバルト・シリサイド層１８
は除去しない市販の緩衝フッ化水素酸（３０：１）のよ
うな溶液でエツチングされる。残った薄くなつ之ポリシ
リコン層２４及び二酸化シリコン層部分２３が、コバル
トシリサイド層１８の下にある。このコバルト・シリサ
イド層１８は、次にコバルト・ジシリサイ下に変換され
る。
コバルト・シリサイド層１８をエツチングに対する保護
マスクとして用い、緩衝フッ化水素酸（１３）（Ｆ）で
選択的（ニエッチングすることにより除去される。次に
、ポリシリコン層１４の露出部分が再びこのコバルト・
シリサイド層１８をエツチングに対する保護マスクとし
て用いることにより、プラズマエツチング又は反応性イ
オンエツチングによって除去される。次に、二酸化シリ
コン層１３の露出部分は、コバルト・シリサイド層１８
は除去しない市販の緩衝フッ化水素酸（３０：１）のよ
うな溶液でエツチングされる。残った薄くなつ之ポリシ
リコン層２４及び二酸化シリコン層部分２３が、コバル
トシリサイド層１８の下にある。このコバルト・シリサ
イド層１８は、次にコバルト・ジシリサイ下に変換され
る。
典型的な場合、市販の緩衝フッ化水素酸（３０：１）で
約３０ないし６０秒間、構造の最上部表面を浄化した後
、製造中の構造は次に酸化雰囲気中で、少くとも７００
０通常は約７００Ｃないし１０００Ｃの範囲、典型的に
は約９００Ｃの第２の温度で、約３０分間第２の熱処理
を受ける。この酸化雰囲気は酸素を約１パーセントない
し５パーセント、典型的には約２パーセントモル濃度含
むアルゴンのような不活性ガスであると有利である。
約３０ないし６０秒間、構造の最上部表面を浄化した後
、製造中の構造は次に酸化雰囲気中で、少くとも７００
０通常は約７００Ｃないし１０００Ｃの範囲、典型的に
は約９００Ｃの第２の温度で、約３０分間第２の熱処理
を受ける。この酸化雰囲気は酸素を約１パーセントない
し５パーセント、典型的には約２パーセントモル濃度含
むアルゴンのような不活性ガスであると有利である。
この後の方の加熱の結果、コバルト・シリサイド層１８
はコバルト・シリサイド層２８に変る（第４図）。
はコバルト・シリサイド層２８に変る（第４図）。
はとんどのトランジスタデバイスの用途、特に絶縁ゲー
ト電界効果トランジスタの場合、コバルト・シリサイド
層２８は下の二酸化シリコン層２３まで貫通せず、ポリ
シリコン層１４の適当な厚さを選ぶことにより、化学反
応の後、ポリシリコン層２４のある程度はなおコバルト
・シリサイド層２８の下（二残ることが重要である。残
ったポリシリコンはもし必要ならば、次にコバルト・シ
リサイド層最上部の二酸化シリコンを（拡散により）形
成するために使用できる。
ト電界効果トランジスタの場合、コバルト・シリサイド
層２８は下の二酸化シリコン層２３まで貫通せず、ポリ
シリコン層１４の適当な厚さを選ぶことにより、化学反
応の後、ポリシリコン層２４のある程度はなおコバルト
・シリサイド層２８の下（二残ることが重要である。残
ったポリシリコンはもし必要ならば、次にコバルト・シ
リサイド層最上部の二酸化シリコンを（拡散により）形
成するために使用できる。
次に、コバルト・シリサイド層２８及びポリシリコン層
の組合せを、下への不純物導入に対する（セルファライ
ン）保護マスクとして用いて、通常のイオン注入及びド
ナ不純物の拡散によりｎ＋ソース及びドレイン領域２１
及び２２が形成される。
の組合せを、下への不純物導入に対する（セルファライ
ン）保護マスクとして用いて、通常のイオン注入及びド
ナ不純物の拡散によりｎ＋ソース及びドレイン領域２１
及び２２が形成される。
次に、リンシリケートガラス（Ｐ−ガラス）層及び化学
気相被着（ＣＶＤ）窒化シリコン層が、典型的にはそれ
ぞれ約７００Ｃないし９００Ｃ及び約７００Ｃないし８
００Ｃの高温で構造上に順次形成される。ＣＶＤ窒化層
はプラズマエツチングにより０、シリコンに対するソー
ス及びドレイン電極が形成されること（二なるソース及
びドレイン領域２１及び２２上の選択された位置で、等
方的にエツチングされる。それにより、パターン形成さ
れたＣＶＤ窒化シリコン層２６（第５図）が形成され、
製作されるトランジスタを水素のような汚染から保護す
るのに有用である。次に、Ｐ−ガラス層はイオンビーム
エツチングにより、選択的に非等方的にエツチングされ
、パターン形成されたＰ−ガラス層２５が形成され、下
のソース及びドレイン領域２１及び２２が露出される。
気相被着（ＣＶＤ）窒化シリコン層が、典型的にはそれ
ぞれ約７００Ｃないし９００Ｃ及び約７００Ｃないし８
００Ｃの高温で構造上に順次形成される。ＣＶＤ窒化層
はプラズマエツチングにより０、シリコンに対するソー
ス及びドレイン電極が形成されること（二なるソース及
びドレイン領域２１及び２２上の選択された位置で、等
方的にエツチングされる。それにより、パターン形成さ
れたＣＶＤ窒化シリコン層２６（第５図）が形成され、
製作されるトランジスタを水素のような汚染から保護す
るのに有用である。次に、Ｐ−ガラス層はイオンビーム
エツチングにより、選択的に非等方的にエツチングされ
、パターン形成されたＰ−ガラス層２５が形成され、下
のソース及びドレイン領域２１及び２２が露出される。
次に、約１００ないし７００オングストロームの範囲の
厚さ、典型的には約５００オングストロームのもう一つ
のコバルトタカ１堆積される。次に、構造は比較的低温
すなわち４００Ｃないし５５０Ｃ，典型的（二は約４５
００において３０分間加熱され、それ（二よりこの後者
のコバルト層はシリコンと結合し、ソース及びトレイン
領域２１及び２２の露出された領域で、コバルト・シリ
サイド電極３１及び３２が形成される。構造の相補的な
部分（二残ったコバルトは、コバルト・シリサイドを除
去することなく、酸エツチング（たとえ（了、コバルト
・シリサイド層１８）に関連して上で述べたように）に
よって除去される。典型的な場合市販・の緩衝フッ化水
素酸（３０：１）を用いて構造を浄化した後、コノ〜ル
ト・シリサイド層２８の形成に関連して上で述べたよう
な加熱、すなわち酸化雰囲気巾約７００Ｃないしｔｏｏ
ｏｔｒの範囲の＠度、典型的（＝は約９００Ｃで約３０
分間加熱すること（二より、コバルト・シリサイド電極
３１及び３２は、コバルト・シリサイド電極４１及び４
２に変換される。これらのコバルト・シラ１ノサイド電
極４１及び４２（第６図）は、それぞれソース及びドレ
イン領域２１及び２２に直接接触する。
厚さ、典型的には約５００オングストロームのもう一つ
のコバルトタカ１堆積される。次に、構造は比較的低温
すなわち４００Ｃないし５５０Ｃ，典型的（二は約４５
００において３０分間加熱され、それ（二よりこの後者
のコバルト層はシリコンと結合し、ソース及びトレイン
領域２１及び２２の露出された領域で、コバルト・シリ
サイド電極３１及び３２が形成される。構造の相補的な
部分（二残ったコバルトは、コバルト・シリサイドを除
去することなく、酸エツチング（たとえ（了、コバルト
・シリサイド層１８）に関連して上で述べたように）に
よって除去される。典型的な場合市販・の緩衝フッ化水
素酸（３０：１）を用いて構造を浄化した後、コノ〜ル
ト・シリサイド層２８の形成に関連して上で述べたよう
な加熱、すなわち酸化雰囲気巾約７００Ｃないしｔｏｏ
ｏｔｒの範囲の＠度、典型的（＝は約９００Ｃで約３０
分間加熱すること（二より、コバルト・シリサイド電極
３１及び３２は、コバルト・シリサイド電極４１及び４
２に変換される。これらのコバルト・シラ１ノサイド電
極４１及び４２（第６図）は、それぞれソース及びドレ
イン領域２１及び２２に直接接触する。
次に、リンを好ましくは同時にドープ（被着しながらド
ープする）したポリシリコン層が、製造中の構造の最上
部表面全体Ｃ二形成される。次に、不純物をゲッタする
ため（二、構造は約９５０Ｃないし１０００ｔ：’の範
囲の温度に、典型的な場合三臭化リン（ＰＢｒ、 ）蒸
気と窒素中に約２パーセントの酸素を含む雰囲気中で、
約３０分加熱される。
ープする）したポリシリコン層が、製造中の構造の最上
部表面全体Ｃ二形成される。次に、不純物をゲッタする
ため（二、構造は約９５０Ｃないし１０００ｔ：’の範
囲の温度に、典型的な場合三臭化リン（ＰＢｒ、 ）蒸
気と窒素中に約２パーセントの酸素を含む雰囲気中で、
約３０分加熱される。
次に、アルミニウムの層が蒸着Ｃ二より、最後に堆積さ
せたポリシリコン層上（−被着される。通常のマスク操
作及びエツチング（二より、アルミニウム及びポリシリ
コン層が選択的（二エツチングされ、トランジスタ構造
１００のソース及びドレイン領域２１及び２２の相互接
続に適したポリシリコン金属層３３及びアルミニウム金
属層３４が形成される。ポリシリコン層３３は金属部段
差をよく被覆し、アルミニウム及びコバルト・シシリサ
イドの相互接続に対する望ましい障壁となる。最後に下
のデバイスを封じ保護するために、プラズマ被着窒化シ
リコン層３５が構造１００の最−Ｅ部表面上全体に形成
される。、 リンドープポリシリコン層３３はその後のすべてのプロ
セスが約９５０Ｃ以下で行われる限り、下のコバルト・
ジシリサイドとの好ましくない混合に対し安定である。
せたポリシリコン層上（−被着される。通常のマスク操
作及びエツチング（二より、アルミニウム及びポリシリ
コン層が選択的（二エツチングされ、トランジスタ構造
１００のソース及びドレイン領域２１及び２２の相互接
続に適したポリシリコン金属層３３及びアルミニウム金
属層３４が形成される。ポリシリコン層３３は金属部段
差をよく被覆し、アルミニウム及びコバルト・シシリサ
イドの相互接続に対する望ましい障壁となる。最後に下
のデバイスを封じ保護するために、プラズマ被着窒化シ
リコン層３５が構造１００の最−Ｅ部表面上全体に形成
される。、 リンドープポリシリコン層３３はその後のすべてのプロ
セスが約９５０Ｃ以下で行われる限り、下のコバルト・
ジシリサイドとの好ましくない混合に対し安定である。
ポリシリコン金属層３３がリンの代りにホウ素がドープ
される場合、もしその後のプロセスが約８００Ｃ以上で
行われるならば、下のコバルト・シシリサイドとポリシ
リコンとの混合により、好ましくない不安定性が起る。
される場合、もしその後のプロセスが約８００Ｃ以上で
行われるならば、下のコバルト・シシリサイドとポリシ
リコンとの混合により、好ましくない不安定性が起る。
従って、ホウ素ドーピングの場合、その後のすべてのプ
ロセスは約５００Ｃというような約８００Ｃ以下の温度
で行うのが好ましい。
ロセスは約５００Ｃというような約８００Ｃ以下の温度
で行うのが好ましい。
例を示す目的のためだけであるが、典型的な例における
各種の層の概略の厚さは以下のとおりである。
各種の層の概略の厚さは以下のとおりである。
電界印加用酸化物層１２ １０．０００オングスト
ロ一ムゲート酸化物層１３ ２５０ ＃
ポリシリコン層１４ ３，０００ ’マ
スク用酸化物層１５ １，５００ ＃Ｐ−
ガラス層２５ １５，０００ ＃ＣＶＤ
窒化シリコン層２６ １，２００ ＃ポリシリ
コン層３３ ３，５００ ｇアルミニウム
層３４ １０．０００ １プラズマ窒化物層
３５ １２．０００ ＃構造１００を形成す
るための上で示した各種の工程は、例を示すことのみを
目的とし、各種の改善や置きかえ及び当業者には周知の
浄化及びアニーリング工程を加えることを排除するもの
ではない。また、ＣＶＤ窒化物層２６は、（たとえばゲ
ート酸化物中に含まれる水素との好ましくない相互作用
により生ずる）“ホット・エレクトロン″問題が重要で
ないような場合、たとえばソース−ドレイン動作電圧が
約５ボルトを越えないような場合（：は省くことができ
る。
ロ一ムゲート酸化物層１３ ２５０ ＃
ポリシリコン層１４ ３，０００ ’マ
スク用酸化物層１５ １，５００ ＃Ｐ−
ガラス層２５ １５，０００ ＃ＣＶＤ
窒化シリコン層２６ １，２００ ＃ポリシリ
コン層３３ ３，５００ ｇアルミニウム
層３４ １０．０００ １プラズマ窒化物層
３５ １２．０００ ＃構造１００を形成す
るための上で示した各種の工程は、例を示すことのみを
目的とし、各種の改善や置きかえ及び当業者には周知の
浄化及びアニーリング工程を加えることを排除するもの
ではない。また、ＣＶＤ窒化物層２６は、（たとえばゲ
ート酸化物中に含まれる水素との好ましくない相互作用
により生ずる）“ホット・エレクトロン″問題が重要で
ないような場合、たとえばソース−ドレイン動作電圧が
約５ボルトを越えないような場合（：は省くことができ
る。
本発明について具体例を示して詳細（二述べたが、本発
明の視野を離れることなく、各種の修正が行える。たと
えば、第１のコバルトの熱処理は、雰囲気中に酸化物質
が含まれなければ、約６００Ｃで行うことができる。パ
ターン形成されたウェハの露出したシリコン部分上の領
域に直接コバルト・シシリサイドを形成するのが目的で
ある。しかし、コバルト金属の差はより困難になる。そ
のため、コバルト・シシリサイドの最初の直接形成は、
フォトレジスト“リフト−オフ”法を用いる場合に適用
するとよい。すなわち、パターン形成されたウェハの露
出された部分の相補部分が、本質的Ｃ二金属コバルトで
、上のコバルトとともにリフトオフされるフォトレジス
トの下にある場合に用いるとよい。
明の視野を離れることなく、各種の修正が行える。たと
えば、第１のコバルトの熱処理は、雰囲気中に酸化物質
が含まれなければ、約６００Ｃで行うことができる。パ
ターン形成されたウェハの露出したシリコン部分上の領
域に直接コバルト・シシリサイドを形成するのが目的で
ある。しかし、コバルト金属の差はより困難になる。そ
のため、コバルト・シシリサイドの最初の直接形成は、
フォトレジスト“リフト−オフ”法を用いる場合に適用
するとよい。すなわち、パターン形成されたウェハの露
出された部分の相補部分が、本質的Ｃ二金属コバルトで
、上のコバルトとともにリフトオフされるフォトレジス
トの下にある場合に用いるとよい。
酸化雰囲気中での第２の熱処理にエリ、コバルト・ジシ
リサイドの表面上に二酸化シリコンの薄い層（約５０な
いし１００オングストローム）が生じる。二酸化シリコ
ンのこの層中のシリコンは、下のポリシリコン層から拡
散したものである。酸化雰囲気中でのこの第２の熱処理
の代りとして、二酸化シリコン層はコバルト−シリサイ
ドをコバルトージシリサイドに変換するための７０００
又はそれ以上での熱処理前文は後Ｃ二（後の方が好まし
い。特にゲート電極を形成する場合Ｃ二は）、化学気相
被着に工り被着できる。
リサイドの表面上に二酸化シリコンの薄い層（約５０な
いし１００オングストローム）が生じる。二酸化シリコ
ンのこの層中のシリコンは、下のポリシリコン層から拡
散したものである。酸化雰囲気中でのこの第２の熱処理
の代りとして、二酸化シリコン層はコバルト−シリサイ
ドをコバルトージシリサイドに変換するための７０００
又はそれ以上での熱処理前文は後Ｃ二（後の方が好まし
い。特にゲート電極を形成する場合Ｃ二は）、化学気相
被着に工り被着できる。
本発明（−従い比較的安定なコバルト・ジシリサイド電
極全形成する技術は、他の電子デバイス中のそのような
電極を形成するために使用でき、本発明のコバルト・シ
シリサイド電極は、ソース及びトレイン接触への他の電
極との関連で、ゲート電極にのみ使用することができ、
その逆も可能である。また、デバイス構造を封入するた
めの（ＣＶＤ又はプラズマ被着）窒化シリコンとは違っ
た他の技術と組合せるとともに、ゲート、ソース及びド
レインの電気的分離のための他の技術と組合せることも
できる。最後に、各種の７二−リングエ程、典型的には
約４５０Ｃないし９５０Ｃの範囲の温度、たとえばコバ
ルト・シシリサイド形成の上述のプロセス工程の温度以
上、アルミニウム金属部形成温度の間の温度での工程を
つけ加えることができる。
極全形成する技術は、他の電子デバイス中のそのような
電極を形成するために使用でき、本発明のコバルト・シ
シリサイド電極は、ソース及びトレイン接触への他の電
極との関連で、ゲート電極にのみ使用することができ、
その逆も可能である。また、デバイス構造を封入するた
めの（ＣＶＤ又はプラズマ被着）窒化シリコンとは違っ
た他の技術と組合せるとともに、ゲート、ソース及びド
レインの電気的分離のための他の技術と組合せることも
できる。最後に、各種の７二−リングエ程、典型的には
約４５０Ｃないし９５０Ｃの範囲の温度、たとえばコバ
ルト・シシリサイド形成の上述のプロセス工程の温度以
上、アルミニウム金属部形成温度の間の温度での工程を
つけ加えることができる。
第１図乃至第６図は本発明の具体的な実施例に従う絶縁
ゲート電界効果トランジスタの各種製造工程を断面で示
す図である。 〔主要部分の符号の説明〕
ゲート電界効果トランジスタの各種製造工程を断面で示
す図である。 〔主要部分の符号の説明〕
Claims (1)
- 【特許請求の範囲】 １、 露出したシリコン部分上への珪化コバルト層の形
成工程を含む集積回路の製造方法において。 酸化雰囲気中で少くとも７００℃の温度において、珪化
コバルト層を加熱し、該珪化コバルト層をコバルト・ジ
シリサイド層に変化させる工程を含むことを特徴とする
集積回路の製造方法。 ２、特許請求の範囲ｙＰ１項に記載された方法において
。 加熱工程は珪化コバルト層を約９００℃ないしそれ以上
の温度でシンターする過程を含むことをさらに特徴とす
る集積回路の製造方法。 ３、特許請求の範囲第１項Ｃ記載された方法ｇ二おいて
、 雰囲気は約０．５ないし５．０パーセントの範囲のモル
濃度の酸素金倉むことを更に特徴とする集積回路の製造
方法。 ４、特許請求の範囲第１項に記載された方法（二おいて
、 該コバルト・シシリサイド層上ｌニポリシリコン層を被
着する工程、及び 該ポリシリコン層上にアルミニウム層金被着させる工程
を更に特徴とする集積回路の製造方法。 ５、 特許請求の範囲第１項、（二記載された方法にお
いて、 前記コバルト・シシリサイドはＭＯＳトランジスタ中で
用いるために、シリコンゲート上を被うことを更に特徴
とする集積回路の製造方法。 ６、特許請求の範囲第１項に記載された方法において、 該コバルト・シリサイド層上（二同時にドープしながら
ポリシリコン層を被着する工程を更ζ二特徴とする集積
回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/296,914 US4378628A (en) | 1981-08-27 | 1981-08-27 | Cobalt silicide metallization for semiconductor integrated circuits |
| US296914 | 1981-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846633A true JPS5846633A (ja) | 1983-03-18 |
| JPH0367334B2 JPH0367334B2 (ja) | 1991-10-22 |
Family
ID=23144083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145601A Granted JPS5846633A (ja) | 1981-08-27 | 1982-08-24 | 集積回路の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4378628A (ja) |
| JP (1) | JPS5846633A (ja) |
| CA (1) | CA1204045A (ja) |
| DE (1) | DE3231987C2 (ja) |
| FR (1) | FR2512274B1 (ja) |
| GB (1) | GB2104728B (ja) |
| IT (1) | IT1152039B (ja) |
| NL (1) | NL191424C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021944A (ja) * | 1987-12-04 | 1990-01-08 | American Teleph & Telegr Co <Att> | 半導体デバイス作成法及び半導体デバイス |
| JPH03173478A (ja) * | 1989-11-30 | 1991-07-26 | American Teleph & Telegr Co <Att> | デバイス及びその製造方法 |
| US6197646B1 (en) | 1993-02-12 | 2001-03-06 | Fujitsu Limited | Manufacture of semiconductor device with salicide electrode |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700215A (en) * | 1981-11-19 | 1987-10-13 | Texas Instruments Incorporated | Polycide electrodes for integrated circuits |
| US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
| DE3314879A1 (de) * | 1983-04-25 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen |
| US4514893A (en) * | 1983-04-29 | 1985-05-07 | At&T Bell Laboratories | Fabrication of FETs |
| GB2139418A (en) * | 1983-05-05 | 1984-11-07 | Standard Telephones Cables Ltd | Semiconductor devices and conductors therefor |
| US4470189A (en) * | 1983-05-23 | 1984-09-11 | International Business Machines Corporation | Process for making polycide structures |
| US4481046A (en) * | 1983-09-29 | 1984-11-06 | International Business Machines Corporation | Method for making diffusions into a substrate and electrical connections thereto using silicon containing rare earth hexaboride materials |
| US4490193A (en) * | 1983-09-29 | 1984-12-25 | International Business Machines Corporation | Method for making diffusions into a substrate and electrical connections thereto using rare earth boride materials |
| FR2555364B1 (fr) * | 1983-11-18 | 1990-02-02 | Hitachi Ltd | Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset |
| JPS60116167A (ja) * | 1983-11-29 | 1985-06-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPS60163455A (ja) * | 1984-02-03 | 1985-08-26 | Toshiba Corp | 読み出し専用記憶装置及びその製造方法 |
| US4581623A (en) * | 1984-05-24 | 1986-04-08 | Motorola, Inc. | Interlayer contact for use in a static RAM cell |
| US4743564A (en) * | 1984-12-28 | 1988-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a complementary MOS type semiconductor device |
| US4811076A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Device and process with doubled capacitors |
| US4811078A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Integrated circuit device and process with tin capacitors |
| US4821085A (en) * | 1985-05-01 | 1989-04-11 | Texas Instruments Incorporated | VLSI local interconnect structure |
| CA1235824A (en) * | 1985-06-28 | 1988-04-26 | Vu Q. Ho | Vlsi mosfet circuits using refractory metal and/or refractory metal silicide |
| US4660276A (en) * | 1985-08-12 | 1987-04-28 | Rca Corporation | Method of making a MOS field effect transistor in an integrated circuit |
| US4825271A (en) * | 1986-05-20 | 1989-04-25 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| NL8700820A (nl) * | 1987-04-08 | 1988-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| JPH063812B2 (ja) * | 1987-07-13 | 1994-01-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US4833099A (en) * | 1988-01-07 | 1989-05-23 | Intel Corporation | Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen |
| US4912061A (en) * | 1988-04-04 | 1990-03-27 | Digital Equipment Corporation | Method of forming a salicided self-aligned metal oxide semiconductor device using a disposable silicon nitride spacer |
| US5260235A (en) * | 1988-05-26 | 1993-11-09 | Lasa Industries, Inc. | Method of making laser generated I. C. pattern for masking |
| NL8801632A (nl) * | 1988-06-27 | 1990-01-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij tijdens depositie van een metaal een metaalsilicide wordt gevormd. |
| US4959708A (en) * | 1988-08-26 | 1990-09-25 | Delco Electronics Corporation | MOS integrated circuit with vertical shield |
| US4886765A (en) * | 1988-10-26 | 1989-12-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making silicides by heating in oxygen to remove contamination |
| US5047367A (en) * | 1990-06-08 | 1991-09-10 | Intel Corporation | Process for formation of a self aligned titanium nitride/cobalt silicide bilayer |
| US5147820A (en) * | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| US5834368A (en) * | 1992-02-13 | 1998-11-10 | Nec Corporation | Integrated circuit with a metal silicide film uniformly formed |
| TW209308B (en) * | 1992-03-02 | 1993-07-11 | Digital Equipment Corp | Self-aligned cobalt silicide on MOS integrated circuits |
| US6624477B1 (en) * | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| EP0603461A3 (en) * | 1992-10-30 | 1996-09-25 | Ibm | Formation of 3D-structures comprising silicon silicides. |
| US5334545A (en) * | 1993-02-01 | 1994-08-02 | Allied Signal Inc. | Process for forming self-aligning cobalt silicide T-gates of silicon MOS devices |
| JP3637069B2 (ja) | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN1095204C (zh) * | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
| JP2677168B2 (ja) * | 1993-09-17 | 1997-11-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5449642A (en) * | 1994-04-14 | 1995-09-12 | Duke University | Method of forming metal-disilicide layers and contacts |
| US5536684A (en) * | 1994-06-30 | 1996-07-16 | Intel Corporation | Process for formation of epitaxial cobalt silicide and shallow junction of silicon |
| JP3334370B2 (ja) * | 1994-10-13 | 2002-10-15 | ヤマハ株式会社 | 半導体デバイス |
| JP2738333B2 (ja) * | 1995-03-30 | 1998-04-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6153484A (en) * | 1995-06-19 | 2000-11-28 | Imec Vzw | Etching process of CoSi2 layers |
| US5780362A (en) * | 1996-06-04 | 1998-07-14 | Wang; Qingfeng | CoSi2 salicide method |
| US5949114A (en) * | 1996-11-07 | 1999-09-07 | Micron Technology, Inc. | Semiconductor device having increased breakdown voltage and method of fabricating same |
| US5997634A (en) | 1996-11-14 | 1999-12-07 | Micron Technology, Inc. | Method of forming a crystalline phase material |
| JPH10173046A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 半導体装置の製造方法 |
| KR100220253B1 (ko) * | 1996-12-27 | 1999-09-15 | 김영환 | Mosfet 제조 방법 |
| US6169025B1 (en) * | 1997-03-04 | 2001-01-02 | United Microelectronics Corp. | Method of fabricating self-align-contact |
| EP0865077A1 (en) * | 1997-03-14 | 1998-09-16 | Interuniversitair Micro-Elektronica Centrum Vzw | Method for the formation of a thin metal silicide layer on a Si substrate, and use thereof in detector applications |
| US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
| US6096639A (en) * | 1998-04-07 | 2000-08-01 | Advanced Micro Devices, Inc. | Method of forming a local interconnect by conductive layer patterning |
| TW386283B (en) * | 1998-05-25 | 2000-04-01 | United Microelectronics Corp | A method of manufacturing the buried contact of an SRAM cell |
| US6121098A (en) * | 1998-06-30 | 2000-09-19 | Infineon Technologies North America Corporation | Semiconductor manufacturing method |
| US6235630B1 (en) * | 1998-08-19 | 2001-05-22 | Micron Technology, Inc. | Silicide pattern structures and methods of fabricating the same |
| EP0991115A1 (en) * | 1998-09-28 | 2000-04-05 | STMicroelectronics S.r.l. | Process for the definition of openings in a dielectric layer |
| JP3216807B2 (ja) | 1998-10-02 | 2001-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6238986B1 (en) * | 1998-11-06 | 2001-05-29 | Advanced Micro Devices, Inc. | Formation of junctions by diffusion from a doped film at silicidation |
| US6194315B1 (en) | 1999-04-16 | 2001-02-27 | Micron Technology, Inc. | Electrochemical cobalt silicide liner for metal contact fills and damascene processes |
| US6380040B1 (en) | 1999-08-02 | 2002-04-30 | Advanced Micro Devices, Inc. | Prevention of dopant out-diffusion during silicidation and junction formation |
| AU2001262953A1 (en) * | 2000-04-28 | 2001-11-12 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
| JP2002043315A (ja) * | 2000-07-26 | 2002-02-08 | Sony Corp | 半導体装置およびその製造方法 |
| DE10056866C2 (de) * | 2000-11-16 | 2002-10-24 | Advanced Micro Devices Inc | Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils |
| US6346477B1 (en) | 2001-01-09 | 2002-02-12 | Research Foundation Of Suny - New York | Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt |
| US6475893B2 (en) | 2001-03-30 | 2002-11-05 | International Business Machines Corporation | Method for improved fabrication of salicide structures |
| US6440832B1 (en) * | 2001-07-06 | 2002-08-27 | Advanced Micro Devices, Inc. | Hybrid MOS and schottky gate technology |
| WO2003088280A1 (en) * | 2002-04-08 | 2003-10-23 | Council Of Scientific And Industrial Research | Process for the production of neodymium-iron-boron permanent magnet alloy powder |
| CN100452288C (zh) * | 2005-12-01 | 2009-01-14 | 上海华虹Nec电子有限公司 | 湿法去除硅片背面钴沾污的方法 |
| WO2009031232A1 (ja) * | 2007-09-07 | 2009-03-12 | Canon Anelva Corporation | スパッタリング方法および装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617824A (en) * | 1965-07-12 | 1971-11-02 | Nippon Electric Co | Mos device with a metal-silicide gate |
| US4109372A (en) * | 1977-05-02 | 1978-08-29 | International Business Machines Corporation | Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
| JPS5487175A (en) * | 1977-12-23 | 1979-07-11 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of fabricating semiconductor |
| US4285761A (en) * | 1980-06-30 | 1981-08-25 | International Business Machines Corporation | Process for selectively forming refractory metal silicide layers on semiconductor devices |
| US4339869A (en) * | 1980-09-15 | 1982-07-20 | General Electric Company | Method of making low resistance contacts in semiconductor devices by ion induced silicides |
-
1981
- 1981-08-27 US US06/296,914 patent/US4378628A/en not_active Expired - Lifetime
-
1982
- 1982-07-21 CA CA000407714A patent/CA1204045A/en not_active Expired
- 1982-08-20 FR FR8214391A patent/FR2512274B1/fr not_active Expired
- 1982-08-23 IT IT22942/82A patent/IT1152039B/it active
- 1982-08-24 JP JP57145601A patent/JPS5846633A/ja active Granted
- 1982-08-25 GB GB08224369A patent/GB2104728B/en not_active Expired
- 1982-08-26 NL NL8203350A patent/NL191424C/xx not_active IP Right Cessation
- 1982-08-27 DE DE3231987A patent/DE3231987C2/de not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021944A (ja) * | 1987-12-04 | 1990-01-08 | American Teleph & Telegr Co <Att> | 半導体デバイス作成法及び半導体デバイス |
| JPH03173478A (ja) * | 1989-11-30 | 1991-07-26 | American Teleph & Telegr Co <Att> | デバイス及びその製造方法 |
| US6197646B1 (en) | 1993-02-12 | 2001-03-06 | Fujitsu Limited | Manufacture of semiconductor device with salicide electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3231987C2 (de) | 1996-08-01 |
| IT1152039B (it) | 1986-12-24 |
| JPH0367334B2 (ja) | 1991-10-22 |
| GB2104728B (en) | 1985-08-14 |
| FR2512274B1 (fr) | 1985-06-28 |
| FR2512274A1 (fr) | 1983-03-04 |
| NL8203350A (nl) | 1983-03-16 |
| IT8222942A0 (it) | 1982-08-23 |
| CA1204045A (en) | 1986-05-06 |
| DE3231987A1 (de) | 1983-05-05 |
| NL191424B (nl) | 1995-02-16 |
| GB2104728A (en) | 1983-03-09 |
| US4378628A (en) | 1983-04-05 |
| NL191424C (nl) | 1995-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5846633A (ja) | 集積回路の製造方法 | |
| US7625641B2 (en) | Method of forming a crystalline phase material | |
| JPH05182982A (ja) | 半導体装置およびその製造方法 | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH05347271A (ja) | 酸化物によりキャップされたケイ化チタン形成方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5502004A (en) | Method for manufacturing a semiconductor device with heat treated diffusion layers | |
| JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| JP2972687B2 (ja) | 半導体装置の製造方法 | |
| WO1990013912A1 (en) | Silicon oxide film and semiconductor device having the same | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPS5846052B2 (ja) | 半導体装置の製造方法 | |
| JP3360835B2 (ja) | 配線形成方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| TW530353B (en) | PMOS process | |
| JP3767583B2 (ja) | 半導体装置の製造方法 | |
| JPH0232537A (ja) | 半導体装置の製造方法 | |
| JPH09306867A (ja) | 半導体装置の製造方法 | |
| JPH0620991A (ja) | 半導体装置及びその製造方法 | |
| JPH053172A (ja) | 半導体装置及びその製造方法 | |
| JPS6218021A (ja) | 半導体装置の製造方法 | |
| JPH06204172A (ja) | 半導体装置の製造方法 |