JPS5846052B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5846052B2 JPS5846052B2 JP52125126A JP12512677A JPS5846052B2 JP S5846052 B2 JPS5846052 B2 JP S5846052B2 JP 52125126 A JP52125126 A JP 52125126A JP 12512677 A JP12512677 A JP 12512677A JP S5846052 B2 JPS5846052 B2 JP S5846052B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- substrate
- forming
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
（１）発明の利用分野
本発明は、電極金属と基板シリコン（Ｓｉ ）の反応に
よる基板Ｓｉ中への反応層の侵入をおさえ、浅い不純物
層を有する半導体装置の耐熱性を向上した半導体装置の
製造方法に関するものである。
よる基板Ｓｉ中への反応層の侵入をおさえ、浅い不純物
層を有する半導体装置の耐熱性を向上した半導体装置の
製造方法に関するものである。
（２）従来技術
一電極金属としてアルミニウム（Ａ７）を使用した場合
、比較的低温（約３００℃以上）で基板ＳｉはＡｌと反
応し、ＳｉがＡｌ中に拡散した後に基板Ｓｉの結晶学的
方位に依存した穴（いわゆるピット）が形成されること
がＪ、Ｒ。
、比較的低温（約３００℃以上）で基板ＳｉはＡｌと反
応し、ＳｉがＡｌ中に拡散した後に基板Ｓｉの結晶学的
方位に依存した穴（いわゆるピット）が形成されること
がＪ、Ｒ。
Ｂｌａｃｋ（Ｍｅｔａｌｌｉｚａｔｉｏｎ Ｆａｉｌ
ｕｒｅｓｉｎ ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉ
ｔｓ”、Ｔｅｃｈ、Ｒｅ−ｐｏｒｔ ＮＯ，ＲＡＤＣＴ
Ｒ−６２ＴＲ−６２−２４３Ｒｏ Ｄｅｖｅｌｏｐｍｅ
ｎｔ Ｃｅｎｔｅｒ）等により指摘されて以来、このピ
ットの発生を無くする方法としてあらかじめＡｌ電極中
に後の工程の熱処理温度できまるＳｉを含有させておく
方法が考え出され、工業的にもピット発生防止法として
一般化されている（Ｅ、 Ｐｈ１１ｏｆｓｋｙ ｅｔ
。
ｕｒｅｓｉｎ ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉ
ｔｓ”、Ｔｅｃｈ、Ｒｅ−ｐｏｒｔ ＮＯ，ＲＡＤＣＴ
Ｒ−６２ＴＲ−６２−２４３Ｒｏ Ｄｅｖｅｌｏｐｍｅ
ｎｔ Ｃｅｎｔｅｒ）等により指摘されて以来、このピ
ットの発生を無くする方法としてあらかじめＡｌ電極中
に後の工程の熱処理温度できまるＳｉを含有させておく
方法が考え出され、工業的にもピット発生防止法として
一般化されている（Ｅ、 Ｐｈ１１ｏｆｓｋｙ ｅｔ
。
ａｌ、、ＩＥＥＥ ＴＲＡＮＳ、ＰＡＲＴＳ、ＨＹＢＲ
ＩＤＳ ＆ ＰＡＣＫＡＧＩＮＧ、Ｖｏｌ、ＰＨＰ−１
１゜Ｎｏ、４，２８１．１９７５）。
ＩＤＳ ＆ ＰＡＣＫＡＧＩＮＧ、Ｖｏｌ、ＰＨＰ−１
１゜Ｎｏ、４，２８１．１９７５）。
しかし、半導体装置の高集積化が進み装置内の不純物層
が浅くなってくるにつれ、上記方法だけではＡ７とＳｉ
の界面反応を完全におさえることができないことがわか
ってきた。
が浅くなってくるにつれ、上記方法だけではＡ７とＳｉ
の界面反応を完全におさえることができないことがわか
ってきた。
本発明者等は、ｐ型（１００）基板に０．２５μｍのひ
素（Ａｓ）不純物層を形成した後、５ｉ５−２％含有す
るＡｌ電極を形成してｐｎ接合型ダイオードを作成した
。
素（Ａｓ）不純物層を形成した後、５ｉ５−２％含有す
るＡｌ電極を形成してｐｎ接合型ダイオードを作成した
。
この試料を窒素ガス雰囲気の４００°Ｃ，４５０’Ｃ，
５００°Ｃの炉の中で熱処理時間をかえて処理した後、
ダイオードの逆方向印加電圧におけるリーク電流を測定
した結果、熱処理前は１０−１６から１０−”（Ａ・μ
ｍ−２）以下であった電流が熱処理時間とともに増加し
、４５０℃の熱処理では約１時間、５００°Ｃではわず
か２０分でダイオードの逆方向特性は無くなり、電流が
印カロ電圧と直線的に比例するようになった。
５００°Ｃの炉の中で熱処理時間をかえて処理した後、
ダイオードの逆方向印加電圧におけるリーク電流を測定
した結果、熱処理前は１０−１６から１０−”（Ａ・μ
ｍ−２）以下であった電流が熱処理時間とともに増加し
、４５０℃の熱処理では約１時間、５００°Ｃではわず
か２０分でダイオードの逆方向特性は無くなり、電流が
印カロ電圧と直線的に比例するようになった。
このようにダイオード特性が破壊された試料のＡｌ電極
を除去後、走査型電子顕微鏡（ＳＥＭ）で表面を観察し
たが、ピットは発生していなかった。
を除去後、走査型電子顕微鏡（ＳＥＭ）で表面を観察し
たが、ピットは発生していなかった。
このため、Ａｌを除去した同じ試料の深さ方向のＡ７分
布をイオン・マイクロ・アナライザ（ＩＭＡ）で分析し
た結果、第１図に示したように基板中へＡｌが深く拡散
していることがわかった。
布をイオン・マイクロ・アナライザ（ＩＭＡ）で分析し
た結果、第１図に示したように基板中へＡｌが深く拡散
していることがわかった。
同図中、ａは５００℃で１０分、ｂは５００℃で２０分
、Ｃは５００℃で４０分のデータを示す。
、Ｃは５００℃で４０分のデータを示す。
同図から５００℃で２０分熱処理した試料では、約０．
４μｍまでＡｌが拡散していることがわかる。
４μｍまでＡｌが拡散していることがわかる。
したがってＳｉ含有させたＡｌ電極も、不純物層の浅い
半導体装置に対しては耐熱性が無いことが明確になった
。
半導体装置に対しては耐熱性が無いことが明確になった
。
一方、これにかわる電極としては、Ａｌとは異なり、基
板Ｓｉと反応して金属間化合物（シリサイド）を形成す
る金属が考えられる。
板Ｓｉと反応して金属間化合物（シリサイド）を形成す
る金属が考えられる。
一度シリサイドを形成すると、界面は熱に対して比較的
安定になる。
安定になる。
しかしながら、同じ金属においても化学的組成の異なる
金属間化合物を形成する場合が多く、組成比においてＳ
ｉ量が多い化合物を形成する場合には、長期の熱処理に
おいて、Ｓｉとの反応が進行することが指摘されており
（Ｊ 、Ｍ、Ａｎｄｒｅｗｓ ｒ Ｊ 、 Ｖａｃ 、
Ｓｃｉ 。
金属間化合物を形成する場合が多く、組成比においてＳ
ｉ量が多い化合物を形成する場合には、長期の熱処理に
おいて、Ｓｉとの反応が進行することが指摘されており
（Ｊ 、Ｍ、Ａｎｄｒｅｗｓ ｒ Ｊ 、 Ｖａｃ 、
Ｓｃｉ 。
Ｔｅｃｈｎｏｌ 、 ＋Ｖｏｌ、 １１ 、Ｎ（Ｌ６、
９７２、１９７４）耐熱性において信頼度の高い電極材
料とは言いがたい。
９７２、１９７４）耐熱性において信頼度の高い電極材
料とは言いがたい。
また、シリサイドを形成する場合、シリサイド層は基板
Ｓｉ中にくい込み（たとえば白金シリサイドの場合、初
期の白金の膜厚と同程度のシリサイド層が基板Ｓｉ中に
形成され、全体のシリサイド厚さは、初期の厚さの約倍
になる）、初期に目標として形成した不純物層の深さを
浅くしてしまい、言いかえれば、不純物層の深さ制御を
むずかしくする。
Ｓｉ中にくい込み（たとえば白金シリサイドの場合、初
期の白金の膜厚と同程度のシリサイド層が基板Ｓｉ中に
形成され、全体のシリサイド厚さは、初期の厚さの約倍
になる）、初期に目標として形成した不純物層の深さを
浅くしてしまい、言いかえれば、不純物層の深さ制御を
むずかしくする。
（３）発明の目的
本発明はＳｉ含有Ａｌ電極にかわる電極として、Ｓｉと
金属間化合物を形成する金属を用い、その上に多結晶あ
るいは非晶質Ｓｉを形成し、これを前記したシリサイド
の熱的不安定性およびシリサイド層のＳｉ基板中への進
入を少なくするため基板ＳｉにかわるＳｉ源とするとと
もに、Ａｌ配線中へのＳｉ拡散源とすることにより、浅
い不純物層を有する半導体装置の熱的信頼性を向上する
ことを目的とする。
金属間化合物を形成する金属を用い、その上に多結晶あ
るいは非晶質Ｓｉを形成し、これを前記したシリサイド
の熱的不安定性およびシリサイド層のＳｉ基板中への進
入を少なくするため基板ＳｉにかわるＳｉ源とするとと
もに、Ａｌ配線中へのＳｉ拡散源とすることにより、浅
い不純物層を有する半導体装置の熱的信頼性を向上する
ことを目的とする。
（４）発明の総括説明
上記のとおり本発明の特徴は、多結晶あるいは非晶質Ｓ
ｉをシリサイド形成のためのＳｉ源とするとともに、Ａ
ｌ配線中へのＳｉ拡散源とすることにある。
ｉをシリサイド形成のためのＳｉ源とするとともに、Ａ
ｌ配線中へのＳｉ拡散源とすることにある。
このＳｉ拡散源を必要とする理由は前記したように、シ
リサイドだけでは、熱的安定性が十分でない上、シリサ
イド電極上に直接Ａｌ配線を形成した場合、ＡｌがＳｉ
を吸収し、基板Ｓｉとシリサイド界面の熱的不安定性を
引き起こすという事実による。
リサイドだけでは、熱的安定性が十分でない上、シリサ
イド電極上に直接Ａｌ配線を形成した場合、ＡｌがＳｉ
を吸収し、基板Ｓｉとシリサイド界面の熱的不安定性を
引き起こすという事実による。
次に本発明を第２図の工程図をもとにして述べる。
基板Ｓｉ １に不純物層２を形成し、絶縁物３に電気的
接続穴（いわゆるコンタクト穴）を形成するまでの工程
は従来と同様である（第２図ａ）。
接続穴（いわゆるコンタクト穴）を形成するまでの工程
は従来と同様である（第２図ａ）。
次に同図すのように電気的接続のための所定部分にシリ
サイドを形成する金属４を被着する。
サイドを形成する金属４を被着する。
次に多結晶Ｓｉまたは非晶質Ｓｉ膜６を、第２図Ｃに示
すように被着した後に、熱処理を行なって第２図ｄに示
すようにシリサイド５を形成し、さらにＡｌもしくはＳ
ｉ含有ＡＡからなる配線７を第２図ｅに示すように形成
する。
すように被着した後に、熱処理を行なって第２図ｄに示
すようにシリサイド５を形成し、さらにＡｌもしくはＳ
ｉ含有ＡＡからなる配線７を第２図ｅに示すように形成
する。
この方法は、シリサイド５の基板１への侵入が少ない、
という利点を有している。
という利点を有している。
（５）実施例 １
以下、本発明を実施例を参照して詳細に説明する。
第２図ａのごとく、４Ω”ｃｍｐ型（１００）シリコン
基板１に０．２μｍの深さのＡｓ不純物層２を形成し、
その上の絶縁層（０，８μｍ厚さのＳｉＯ２膜）に写真
蝕刻法でコンタクト穴を形成した後、ロジウム（Ｒｈ）
を電子ビームで５０１ｍの厚さに蒸着し、上記のコンタ
クト穴部分にだけＲｈを残存させる工程をほどこしくい
わゆるリフト・オフ法である）、次に６５０℃に加熱し
た状態で気相成長法により多結晶Ｓｉを被着し、被着と
同時に基板ＳｉとＲｈおよびＲｈと多結晶Ｓｉを反応さ
せロジウムシリサイドをコンタクト穴部分に形成した。
基板１に０．２μｍの深さのＡｓ不純物層２を形成し、
その上の絶縁層（０，８μｍ厚さのＳｉＯ２膜）に写真
蝕刻法でコンタクト穴を形成した後、ロジウム（Ｒｈ）
を電子ビームで５０１ｍの厚さに蒸着し、上記のコンタ
クト穴部分にだけＲｈを残存させる工程をほどこしくい
わゆるリフト・オフ法である）、次に６５０℃に加熱し
た状態で気相成長法により多結晶Ｓｉを被着し、被着と
同時に基板ＳｉとＲｈおよびＲｈと多結晶Ｓｉを反応さ
せロジウムシリサイドをコンタクト穴部分に形成した。
次にＡｌを抵抗力ロ熱法で１μｍの厚さに蒸着した後、
写真蝕刻法でＡｌ配線を形成した。
写真蝕刻法でＡｌ配線を形成した。
次に上記Ａ７配線をマスクにし、フレオン・プラズマ中
で前に形成した多結晶ＳｉのＡｌ配線下以外の部分のＳ
ｉを蝕刻した。
で前に形成した多結晶ＳｉのＡｌ配線下以外の部分のＳ
ｉを蝕刻した。
上記の工程を経にｐ −ｎ接合型ダイオードを５００℃
、窒素雰囲気中で熱処理した結果、５時間の処理後の逆
方向リーク電流は約１０−１５Ａ・μｍ−２以下であり
、熱処理前の値と差は無かった。
、窒素雰囲気中で熱処理した結果、５時間の処理後の逆
方向リーク電流は約１０−１５Ａ・μｍ−２以下であり
、熱処理前の値と差は無かった。
一方、上記工程において、多結晶Ｓｉ層を形成しない試
料では約１時間柱度の処理でリーク電流が増大しており
、本特許の有効性が確認できた。
料では約１時間柱度の処理でリーク電流が増大しており
、本特許の有効性が確認できた。
なお、不純物拡散層を０．１３μにした試料についても
、Ｒｈシリサイドを用いた場合、５００℃で３時間の熱
処理までリーク電流の増大はなかった。
、Ｒｈシリサイドを用いた場合、５００℃で３時間の熱
処理までリーク電流の増大はなかった。
実施例 ２
実施例１において、Ｒｈのかわりにタングステン（Ｗ）
をスパッタ法により１０００人形成し同様の試料を作成
し、５００′Ｃで耐熱テストを行なった。
をスパッタ法により１０００人形成し同様の試料を作成
し、５００′Ｃで耐熱テストを行なった。
この場合は約３時間でリーク電流の増大するのが確認さ
れた。
れた。
しかし、処理後、シリサイド層のＳｉ基板中へのくい込
み深さを測定した結果、約１０〜３０ ｎｍであり、多
結晶Ｓｉを形成しない試料の食い込み量が約ｓｏ ｎｍ
であるのに対し、少なかった。
み深さを測定した結果、約１０〜３０ ｎｍであり、多
結晶Ｓｉを形成しない試料の食い込み量が約ｓｏ ｎｍ
であるのに対し、少なかった。
また多結晶Ｓｉを形成せずＷ層とＡ７配線を直接接触さ
せた場合は、ＷとＡｌが反応し、両者の界面近傍はもろ
くなった。
せた場合は、ＷとＡｌが反応し、両者の界面近傍はもろ
くなった。
（６）まとめ
実施例１および２で述べたように本発明は半導体装置の
耐熱性に対し有効であることが確認された。
耐熱性に対し有効であることが確認された。
なお、以上の実施例において、シリコンと金属間化合物
（シリサイド）を形成できる金属として、ＲｈとＷを例
示したが、その他白金（Ｐｔ）ニッケル（Ｎｉ）、コバ
ルト（ｃｏ）、チタン（Ｔｉ）パラジウム（Ｐｄ）など
の遷移金属などを少なくとも一種用いても良いことは言
うまでもない。
（シリサイド）を形成できる金属として、ＲｈとＷを例
示したが、その他白金（Ｐｔ）ニッケル（Ｎｉ）、コバ
ルト（ｃｏ）、チタン（Ｔｉ）パラジウム（Ｐｄ）など
の遷移金属などを少なくとも一種用いても良いことは言
うまでもない。
第１図は基板中へ拡散されたＡｌの分布を示す曲線図、
第２図は本発明を説明するための工程図である。 １：基板、２：不純物層、３：絶縁物、４：金属、５：
シリサイド、６：多結晶もしくは非晶質Ｓｉ層、７：配
線。
第２図は本発明を説明するための工程図である。 １：基板、２：不純物層、３：絶縁物、４：金属、５：
シリサイド、６：多結晶もしくは非晶質Ｓｉ層、７：配
線。
Claims (1)
- １ シリコン基板表面の電気的接続を行なう部分上に、
シリサイドを形成し得る金属膜を形成する工程と、上記
金属膜上に多結晶もしくは非晶質シリコン膜を形成する
工程と、加熱して上記金属のシリサイドを形成する工程
と、上記多結晶もしくは非晶質シリコン膜上にアルミニ
ウム膜もしくはシリコン含有アルミニウム膜を形成する
工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52125126A JPS5846052B2 (ja) | 1977-10-20 | 1977-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52125126A JPS5846052B2 (ja) | 1977-10-20 | 1977-10-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5459077A JPS5459077A (en) | 1979-05-12 |
| JPS5846052B2 true JPS5846052B2 (ja) | 1983-10-14 |
Family
ID=14902480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52125126A Expired JPS5846052B2 (ja) | 1977-10-20 | 1977-10-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846052B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3314879A1 (de) * | 1983-04-25 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen |
| JPS61220468A (ja) * | 1985-03-27 | 1986-09-30 | Hitachi Ltd | 半導体装置 |
| JPH0715997B2 (ja) * | 1985-04-05 | 1995-02-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH0831598B2 (ja) * | 1985-07-03 | 1996-03-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519574A (en) * | 1974-07-12 | 1976-01-26 | Fujitsu Ltd | Handotaisochino seizohoho |
-
1977
- 1977-10-20 JP JP52125126A patent/JPS5846052B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519574A (en) * | 1974-07-12 | 1976-01-26 | Fujitsu Ltd | Handotaisochino seizohoho |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5459077A (en) | 1979-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
| US4180596A (en) | Method for providing a metal silicide layer on a substrate | |
| US4478881A (en) | Tungsten barrier contact | |
| JP3644983B2 (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| US6346465B1 (en) | Semiconductor device with silicide contact structure and fabrication method thereof | |
| JPH0732156B2 (ja) | 高融点金属接点構造体の製造方法 | |
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| US4574298A (en) | III-V Compound semiconductor device | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| US5144410A (en) | Ohmic contact for III-V semiconductor devices | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0766926B2 (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPS5846052B2 (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| US5849630A (en) | Process for forming ohmic contact for III-V semiconductor devices | |
| JPS6079721A (ja) | 半導体構造体の形成方法 | |
| JPS5950214B2 (ja) | 半導体装置の製造方法 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| Kanamori et al. | Effects of titanium layer as diffusion barrier in Ti/Pt/Au beam lead metallization on polysilicon | |
| JP3341329B2 (ja) | 半導体装置の製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JP2874642B2 (ja) | 半導体装置の製造方法 | |
| JP2946543B2 (ja) | 半導体装置の製造方法 | |
| JPH0260215B2 (ja) |