JPH0831598B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831598B2 JPH0831598B2 JP60144732A JP14473285A JPH0831598B2 JP H0831598 B2 JPH0831598 B2 JP H0831598B2 JP 60144732 A JP60144732 A JP 60144732A JP 14473285 A JP14473285 A JP 14473285A JP H0831598 B2 JPH0831598 B2 JP H0831598B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- semiconductor substrate
- gate electrode
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims 8
- 238000009792 diffusion process Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 8
- 229910021342 tungsten silicide Inorganic materials 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置の製造方法に係り、特に金属硅
化膜の形成方法に関する。
化膜の形成方法に関する。
従来のゲート電極あるいは拡散層電極上へ自己製合的
に金属硅化物を形成する方法は、たとえば特開昭59−99
774号に記載のように、半導体基板全面に金属膜７を被
着した後（第３図（ａ））、熱処理等により金属膜と基
板珪素が接する面のみ反応を起こさせ金属珪化膜９を形
成している（第３図（ｂ））が、金属珪化膜形成に必要
な珪素を半導体基板１から得ているため、形成された金
属珪化膜９は第３図（ｃ）に示すように半導体基板１側
に入り込み、接合深さが浅くかつ低抵抗の拡散層領域を
金属珪化膜下へ形成することは困難である。
に金属硅化物を形成する方法は、たとえば特開昭59−99
774号に記載のように、半導体基板全面に金属膜７を被
着した後（第３図（ａ））、熱処理等により金属膜と基
板珪素が接する面のみ反応を起こさせ金属珪化膜９を形
成している（第３図（ｂ））が、金属珪化膜形成に必要
な珪素を半導体基板１から得ているため、形成された金
属珪化膜９は第３図（ｃ）に示すように半導体基板１側
に入り込み、接合深さが浅くかつ低抵抗の拡散層領域を
金属珪化膜下へ形成することは困難である。
本発明の目的は、半導体基板内の拡散層の珪素の侵食
が少なく、その拡散層上へ自己整合的に金属珪化膜を形
成することにより、低抵抗でかつ接合深さの浅い拡散層
を提供することにある。
が少なく、その拡散層上へ自己整合的に金属珪化膜を形
成することにより、低抵抗でかつ接合深さの浅い拡散層
を提供することにある。
上記目的を達成するために、本発明は半導体基板の侵
食が少なく拡散層領域上へ自己整合的に金属珪化膜を形
成できるよう、まず拡散層領拡上へ高隔点金属膜を化学
気相成長法により選択的に被着した後、次いで非晶質あ
るいは多結晶珪素をその上へ化学気相成長法等により堆
積させ、これで珪素等をイオン打込みにより注入し高隔
点金属膜と多結晶珪素を反応させ、その後余分な多結晶
珪素を除去することを特徴としている。
食が少なく拡散層領域上へ自己整合的に金属珪化膜を形
成できるよう、まず拡散層領拡上へ高隔点金属膜を化学
気相成長法により選択的に被着した後、次いで非晶質あ
るいは多結晶珪素をその上へ化学気相成長法等により堆
積させ、これで珪素等をイオン打込みにより注入し高隔
点金属膜と多結晶珪素を反応させ、その後余分な多結晶
珪素を除去することを特徴としている。
以下、本発明の実施例を第１図及び第２図を用いて説
明する。
明する。
本発明の第１の実施例を第１図に示す。まず、第１図
（ａ）に示すように、フイールド絶縁膜２で区画された
能動領域にゲート酸化膜３を熱酸化により形成しゲート
電極材料を被着した後、パターンニングによりゲート電
極４を形成し、次いで化学気相成長（CVD）法により二
酸化硅素膜を堆積させた後、反応性イオンエツチング
（RIE）により半導体基板１上を全面エツチングし、ゲ
ート電極４の側壁上に二酸化硅素膜５を残存させ、これ
をマスクとし半導体基板１と逆導電型の不純物を形成す
るような不純物を注入し拡散層領域６を作成した。これ
に、第１図（ｂ）に示すように拡散層領域６上へCVD法
によりタングステン膜７を選択的に厚さ40nm程度被着
し、次いでその上へ非晶質や多結晶珪素膜８を温度600
℃程度でCVD法やスパツタ方法により厚さ100nm被着す
る。次いで第１図（Ｃ）に示すように、前記多結晶珪素
８の上より珪素を加え加速電圧を100〜150keV、注入量
は１×1015〜１×1016/cm3程度イオン打込みにより注入
し、多結晶珪素膜８とタングステン膜７を反応させた
後、温度650℃程度で熱処理を行ないタングステン珪化
膜９を形成する。次いで、絶縁膜2,5上に残つた多結晶
珪素膜８をヒドラジン溶液によつて除去し、第１図
（ｄ）のように拡散層領域６上のみにタングステン珪化
膜９を残す。
（ａ）に示すように、フイールド絶縁膜２で区画された
能動領域にゲート酸化膜３を熱酸化により形成しゲート
電極材料を被着した後、パターンニングによりゲート電
極４を形成し、次いで化学気相成長（CVD）法により二
酸化硅素膜を堆積させた後、反応性イオンエツチング
（RIE）により半導体基板１上を全面エツチングし、ゲ
ート電極４の側壁上に二酸化硅素膜５を残存させ、これ
をマスクとし半導体基板１と逆導電型の不純物を形成す
るような不純物を注入し拡散層領域６を作成した。これ
に、第１図（ｂ）に示すように拡散層領域６上へCVD法
によりタングステン膜７を選択的に厚さ40nm程度被着
し、次いでその上へ非晶質や多結晶珪素膜８を温度600
℃程度でCVD法やスパツタ方法により厚さ100nm被着す
る。次いで第１図（Ｃ）に示すように、前記多結晶珪素
８の上より珪素を加え加速電圧を100〜150keV、注入量
は１×1015〜１×1016/cm3程度イオン打込みにより注入
し、多結晶珪素膜８とタングステン膜７を反応させた
後、温度650℃程度で熱処理を行ないタングステン珪化
膜９を形成する。次いで、絶縁膜2,5上に残つた多結晶
珪素膜８をヒドラジン溶液によつて除去し、第１図
（ｄ）のように拡散層領域６上のみにタングステン珪化
膜９を残す。
これは、拡散層領域６を形成した後に、タングステン
珪化膜９を形成する実施例であり、次いで第２図を用
い、タングステン珪化膜９を形成した後、拡散層領域６
を形成する第２の実施例を説明する。
珪化膜９を形成する実施例であり、次いで第２図を用
い、タングステン珪化膜９を形成した後、拡散層領域６
を形成する第２の実施例を説明する。
第２図（ａ）は、フイールド絶縁膜２で区画された能
動領域にゲード酸化膜３を熱酸化により形成しゲート電
極材料を被着した後、パターンニングによりゲート電極
４を形成し、次いでCVD法により二酸化珪素膜を堆積さ
せた後、RIEにより半導体基板１上を全面エツチングレ
ゲート電極４の側壁だけに二酸化珪素膜５を残存させた
MOS型半導体装置の断面図である。次いで第２図（ｂ）
に示すように、拡散層を形成すべき半導体基板１の露出
した領域上にのみタングステン膜７をCVD法により厚さ4
00Å程度選択的に被着し、次いでその上へ多結晶珪素膜
８をCVD法により温度600℃程度の雰囲気で厚さ1000Å被
着する。次いで第２図（ｃ）に示すように、前記多結晶
珪素８の上より珪素を加速電圧100〜150keV、注入量１
×1015〜１×1016/cm3程度イオン打込みにより注入し、
多結晶珪素膜８とタングステン膜７を反応させた後、温
度650℃程度で熱処理を行ないタングステン珪化膜９を
形成する。次いで、絶縁膜2,5上に残つた多結晶珪素膜
８をヒドラジン溶液によつて除去し、第２図（ｄ）に示
すように拡散層を形成すべき半導体基板１の露出した領
域にのみタングステンシリサイド膜９を残す。ここで、
第２図（ｃ）において珪素をイオン打込みによつて注入
する代りにｎチヤンネルMOS型半導体装置の場合にはAs
をｐチヤンネルMOS型半導体装置の場合にはBF2をイオン
種として用いることもできる。
動領域にゲード酸化膜３を熱酸化により形成しゲート電
極材料を被着した後、パターンニングによりゲート電極
４を形成し、次いでCVD法により二酸化珪素膜を堆積さ
せた後、RIEにより半導体基板１上を全面エツチングレ
ゲート電極４の側壁だけに二酸化珪素膜５を残存させた
MOS型半導体装置の断面図である。次いで第２図（ｂ）
に示すように、拡散層を形成すべき半導体基板１の露出
した領域上にのみタングステン膜７をCVD法により厚さ4
00Å程度選択的に被着し、次いでその上へ多結晶珪素膜
８をCVD法により温度600℃程度の雰囲気で厚さ1000Å被
着する。次いで第２図（ｃ）に示すように、前記多結晶
珪素８の上より珪素を加速電圧100〜150keV、注入量１
×1015〜１×1016/cm3程度イオン打込みにより注入し、
多結晶珪素膜８とタングステン膜７を反応させた後、温
度650℃程度で熱処理を行ないタングステン珪化膜９を
形成する。次いで、絶縁膜2,5上に残つた多結晶珪素膜
８をヒドラジン溶液によつて除去し、第２図（ｄ）に示
すように拡散層を形成すべき半導体基板１の露出した領
域にのみタングステンシリサイド膜９を残す。ここで、
第２図（ｃ）において珪素をイオン打込みによつて注入
する代りにｎチヤンネルMOS型半導体装置の場合にはAs
をｐチヤンネルMOS型半導体装置の場合にはBF2をイオン
種として用いることもできる。
次いで第２図（ｅ）に示すように、イオン打込みによ
つてタングステン珪化膜９中へ半導体基板１と逆導電型
となるような不純物を注入し、温度950℃程度の熱処理
をほどこすことにより拡散層領域６を作成する。
つてタングステン珪化膜９中へ半導体基板１と逆導電型
となるような不純物を注入し、温度950℃程度の熱処理
をほどこすことにより拡散層領域６を作成する。
第４図は、第１の実施例あるいは第２の実施例を用い
て作成した、相補形MOS形半導体装置の断面図である。
て作成した、相補形MOS形半導体装置の断面図である。
なお、本実施例では、金属をタングステンに限定して
記載したが、タングステンの代りにモリブデン及びチタ
ニウム等の金属を用いることも可能である。
記載したが、タングステンの代りにモリブデン及びチタ
ニウム等の金属を用いることも可能である。
本発明によれば、拡散層電極のシート抵抗を10Ω／□
程度にすることができ、かつ拡散層の接合深さを、ゲー
ト酸化膜と半導体基板との界面から0.15μｍ以下にする
ことができ、浅い拡散層形成が必要な徴細なMOSトラン
ジスタ及びそれを用いた大規模集積回路を実現する上で
表常に有益である。
程度にすることができ、かつ拡散層の接合深さを、ゲー
ト酸化膜と半導体基板との界面から0.15μｍ以下にする
ことができ、浅い拡散層形成が必要な徴細なMOSトラン
ジスタ及びそれを用いた大規模集積回路を実現する上で
表常に有益である。
【図面の簡単な説明】 第１図は本発明の第１の実施例を示す工程図、第２図は
本発明の第２の実施例を示す工程図、第３図は従来の製
造方法を示す工程図、第４図は本発明によつて形成され
た相補形MOS型半導体装置の断面構造の一例を示す図で
ある。 １……半導体基板、２……フイールド絶縁膜、３……ゲ
ート酸化膜、４……ゲート電極、５……二酸化珪素膜、
６……N+型領域、７……タングステン膜、８……多結晶
珪素膜、９……タングステン珪化膜、10……P+型領域、
11……ｎ型ウエル、12……ｐ型ウエル。
本発明の第２の実施例を示す工程図、第３図は従来の製
造方法を示す工程図、第４図は本発明によつて形成され
た相補形MOS型半導体装置の断面構造の一例を示す図で
ある。 １……半導体基板、２……フイールド絶縁膜、３……ゲ
ート酸化膜、４……ゲート電極、５……二酸化珪素膜、
６……N+型領域、７……タングステン膜、８……多結晶
珪素膜、９……タングステン珪化膜、10……P+型領域、
11……ｎ型ウエル、12……ｐ型ウエル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢木 邦博 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭61−230373（ＪＰ，Ａ) 特開 昭58−147151（ＪＰ，Ａ) 特開 昭54−59077（ＪＰ，Ａ)
Claims (4)
- 【請求項１】半導体基板上のフィールド絶縁膜によって
区画された所定の領域にゲート電極を形成する工程と、 前記ゲート電極の上面及び側壁に第３の絶縁膜を形成す
る工程と、 前記ゲート電極と第３の絶縁膜とを有する前記半導体基
板の中に不純物を導入してソース及びドレインとなる不
純物領域を形成する工程と、 前記第３の絶縁膜を有する前記半導体基板の前記不純物
領域上に高融点金属膜を選択的に形成する工程と、 前記高融点金属膜上に非晶質または多結晶の珪素膜を形
成する工程と、 前記珪素膜に、珪素または所定の不純物をイオン打ち込
みにより導入する工程と、 熱処理により前記珪素膜と前記高融点金属膜とを反応さ
せて前記不純物領域上に金属珪化膜を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記高融点金属膜は、化学気相成長法によ
り前記不純物領域上に自己整合的に形成されることを特
徴とする特許請求の範囲第１項に記載の半導体装置の製
造方法。 - 【請求項３】半導体基板上のフィールド絶縁膜によって
区画された所定の領域にゲート電極を形成する工程と、 前記ゲート電極の上面及び側壁に第３の絶縁膜を形成す
る工程と、 前記ゲート電極と第３の絶縁膜を有する前記半導体基板
のソース及びドレインと成る領域上に高融点金属膜を選
択的に形成する工程と、 前記高融点金属膜上に非晶質または多結晶の珪素膜を形
成する工程と、 前記珪素膜に、珪素または所定の不純物をイオン打ち込
みにより導入する工程と、 熱処理により前記珪素膜と前記高融点金属膜とを反応さ
せ金属珪化膜に変える工程と、 前記不純物を前記半導体基体の中に拡散してソース及び
ドレイン領域を形成する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項４】前記高融点金属膜は、化学気相成長法によ
り前記不純物領域上に自己整合的に形成されることを特
徴とする特許請求の範囲第３項に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144732A JPH0831598B2 (ja) | 1985-07-03 | 1985-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144732A JPH0831598B2 (ja) | 1985-07-03 | 1985-07-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627165A JPS627165A (ja) | 1987-01-14 |
| JPH0831598B2 true JPH0831598B2 (ja) | 1996-03-27 |
Family
ID=15369045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60144732A Expired - Fee Related JPH0831598B2 (ja) | 1985-07-03 | 1985-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831598B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738684B2 (ja) * | 1987-05-29 | 1998-04-08 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2525186B2 (ja) * | 1987-06-09 | 1996-08-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH01298768A (ja) * | 1988-05-27 | 1989-12-01 | Sony Corp | Ｍｉｓトランジスタの製造方法 |
| JP3221924B2 (ja) * | 1992-08-07 | 2001-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3688727B2 (ja) * | 1993-08-20 | 2005-08-31 | 財団法人国際科学振興財団 | 半導体装置の製造方法 |
| JP2002203810A (ja) * | 2000-12-28 | 2002-07-19 | Tokyo Electron Ltd | 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846052B2 (ja) * | 1977-10-20 | 1983-10-14 | 工業技術院長 | 半導体装置の製造方法 |
| JPS58147151A (ja) * | 1982-02-26 | 1983-09-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0715997B2 (ja) * | 1985-04-05 | 1995-02-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1985
- 1985-07-03 JP JP60144732A patent/JPH0831598B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS627165A (ja) | 1987-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0526043B1 (en) | Semiconductor device with low resistance contact and method of manufacturing the same | |
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| JP2605008B2 (ja) | 半導体装置の製造方法 | |
| JP2819240B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| US4575920A (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| EP0137645B1 (en) | Method of forming a shallow n-type region | |
| JPH0945907A (ja) | 半導体装置の製造方法 | |
| US4336550A (en) | CMOS Device with silicided sources and drains and method | |
| JPH0620079B2 (ja) | 高融点金属シリサイド層を形成する方法 | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JP2925008B2 (ja) | 半導体装置の製造方法 | |
| JP2956583B2 (ja) | 半導体装置とその製造方法 | |
| JP2891093B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0831598B2 (ja) | 半導体装置の製造方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| JPS61224459A (ja) | 半導体装置およびその製造方法 | |
| JPS6133253B2 (ja) | ||
| JP3612157B2 (ja) | 半導体装置の製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JPH0519979B2 (ja) | ||
| JP3394083B2 (ja) | 半導体装置及びその製造方法 | |
| JP3166911B2 (ja) | 半導体装置の製造方法 | |
| JP2515524B2 (ja) | 絶縁ゲ―ト電界効果トランジスタの製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |