JP3688727B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3688727B2 JP3688727B2 JP29078693A JP29078693A JP3688727B2 JP 3688727 B2 JP3688727 B2 JP 3688727B2 JP 29078693 A JP29078693 A JP 29078693A JP 29078693 A JP29078693 A JP 29078693A JP 3688727 B2 JP3688727 B2 JP 3688727B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- metal
- manufacturing
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 179
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 143
- 239000002184 metal Substances 0.000 claims description 143
- 238000000034 method Methods 0.000 claims description 65
- 229910052710 silicon Inorganic materials 0.000 claims description 62
- 238000010438 heat treatment Methods 0.000 claims description 58
- 239000010703 silicon Substances 0.000 claims description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 35
- 150000001875 compounds Chemical class 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000003870 refractory metal Substances 0.000 claims description 15
- 229910052715 tantalum Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 238000009751 slip forming Methods 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 316
- 229910021332 silicide Inorganic materials 0.000 description 84
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 79
- 239000010408 film Substances 0.000 description 51
- 230000015572 biosynthetic process Effects 0.000 description 40
- 239000007789 gas Substances 0.000 description 22
- 239000010936 titanium Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 229910000838 Al alloy Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 238000002156 mixing Methods 0.000 description 8
- -1 silicide compound Chemical class 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 229910004217 TaSi2 Inorganic materials 0.000 description 5
- 229910008479 TiSi2 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- 229910016344 CuSi Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000009684 ion beam mixing Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体装置の製造方法に係わり、より詳細には、超高密度集積回路（ＵＬＳＩ）に適合した半導体装置の製造方法に関する。
【０００２】
【関連技術】
現在、ＵＬＳＩの集積度は目ざましい勢いで増大し続けており、素子の寸法としては０．１μｍ、さらには、それをも凌駕する超微細寸法の素子の実現をも目指して盛んに研究開発が進められている。
【０００３】
素子の高集積化により、配線構造の複雑化・多層化が一段と進展している。それに伴い、配線同士の接続や金属配線と半導体との接続のためのコンタクト部の数は爆発的に増大している上に、その寸法に関してはより一層の超微細化が推し進められてきている。ＵＬＳＩ中に存在する各種のコンタクトの高信頼化・高性能化は、ＵＬＳＩの高信頼化・高性能化を実現するための鍵となる重要な開発項目の一つである。
【０００４】
金属と半導体とのコンタクト部の高信頼化・高性能化の達成のためには、低コンタクト抵抗化が必須であり、その実現のためには、超清浄なコンタクト界面の形成が必要不可欠である。その理由は、コンタクト界面における電気伝導の妨げとなるような絶縁物層（例えば酸化膜等）の存在は、コンタクト抵抗の増加及びコンタクト抵抗値のばらつきを招くからである。
【０００５】
しかしながら、金属配線同士を接続するためのコンタクトの場合にせよ、半導体素子のオーミック性接触の電極を形成するための金属と半導体とのコンタクトの場合にせよ、超清浄なコンタクト界面を得ることは非常に難しい。その理由は、コンタクトを形成するためには、金属表面あるいは半導体に不純物が高濃度に添加された表面等、非常に酸化されやすい材質の表面に対して電極材料を形成しなければならず、形成された界面には酸化膜が残りやすいからである。例えば、金属表面であれば、大気に数秒曝すだけで２〜５ｎｍの酸化膜が形成されるし，ｎ+−Ｓｉ表面であれば、通常の超純水で洗浄するだけで、０．５〜１ｎｍのＳｉＯ2が形成される。このことから、半導体素子のコンタクト構造形成において、酸化膜の存在しないコンタクト界面を安定して実現する事が、如何に困難な技術であるかが容易に理解できる。従って、ＵＬＳＩ製造技術において、超清浄な金属と半導体とのコンタクト界面の形成技術の確立が果たす役割は絶大なるものである。
【０００６】
従来、コンタクト形成において、先に述べた様な界面に存在する汚染、特に酸化膜の成長に対する解決策として、コンタクト電極材料形成後の熱処理が行われている。金属とシリコンとの接合形成においては、高融点金属のシリサイドを形成しコンタクト抵抗の低減を図るという技術が開発されている。高融点金属薄膜をシリコン上に形成した後に熱処理を行い、シリサイド化合物を形成し、シリサイドとシリコンとの界面をコンタクト形成直後の界面の位置よりも深い地点にもってくることにより、清浄なシリサイドとＳｉとの界面を得ることが可能となる。さらには、安定したシリサイド形成を行うため、あるいはシリサイド化温度の低温化という目的から、イオンビームミキシングを用いたシリサイド形成技術も開発されている。シリコン上に高融点金属を成膜後、その上からイオン注入を行い、その後熱処理を施すことによりシリサイドを形成する技術である。
【０００７】
しかしながら、これらのシリサイド形成による金属と半導体とのコンタクト形成方法には、解決すべきいくつかの問題点が存在する。
【０００８】
ここで、ｎ+-Ｓｉ上へＴａシリサイド電極を形成する場合を例にとり、先行技術に係わる問題点を図１０〜１２を用いて説明する。図１０は、ｎ+-Ｓｉ上へのＴａシリサイド電極の形成工程を示す断面図である。図１０（ａ）において、１００１はｐ型シリコンウェハであり、抵抗率は０．３〜１．０Ω・ｃｍである。ウェハの表面には絶縁膜としてＳｉＯ2 １００２が厚さ約５００ｎｍ程度形成されている。ウェハの表面には、一部にｎ型の不純物濃度が２×１０20ｃｍ-3であるｎ+ 高濃度層１００３が形成されており、その高濃度層１００３内の領域の一部が外部と電気的に導通がとれるようにＳｉＯ2 １００２に開口部１００４が少なくとも１ヶ所設けられている。その上には、Ｔａ層１００５が厚さ約１０ｎｍ程度形成されている。この構造を有するウェハに対して、熱処理を行いシリサイド層（ＴａＳｉ2 ）１００６を形成する（図１０（ｂ）参照）。熱処理の方法としては、電気炉を用い、Ａｒガス流量を２ｌ／ｍｉｎとし、９００℃、１時間のアニール処理を行った。その上に引き出し配線材料として、Ｔａ層１００７を厚さ５００ｎｍ程度形成した後に、パターニングを行った（図１０（ｃ）参照）。
【０００９】
図１１に、この製作工程により形成されたＴａＳｉ2 ／ｎ+-Ｓｉコンタクトのコンタクト抵抗の測定結果を示す。抵抗値及びその値のばらつきの幅ともに、高性能ＵＬＳＩの実現のために充分な値とはなっていない。ＭＯＳトランジスタのソースやバイポーラトランジスタのエミッタの金属半導体の接触抵抗は徹底的に低いことが要求される。ソースやエミッタの抵抗Ｒsが大きいと、トランジスタの流れる電流Ｉを大きくできず、ＬＳＩの高速動作が実現されなくなってしまうからである。ソースやエミッタに抵抗Ｒsが存在すると、真性トランジスタに加わる電圧Ｖgiは、Ｖgi＝Ｖg−ＲsＩ となり、外部から印加された制御電圧ＶgよりＲsＩだけ小さくなってしまう。トランジスタの変換コンダクタンスをｇmとすると、Ｉ＝ｇm（Ｖg−ＲsＩ）より、Ｉ＝ｇmＶg／（１＋ｇmＲs）となり、Ｒsが大きいと分母が大きくなって、電流Ｉは極端に小さくなってしまう。例えば、コンタクトホールの面積が０．１ｘ０．１μｍ2（＝１０-10ｃｍ2）のとき、従来の接触抵抗Ｒc＝１ｘ１０-7Ωｃｍ2では、１つのコンタクトだけで１ＫΩの接触抵抗となってしまう。通常、ＣＭＯＳ構造の場合、電源とアースの間には最低４個のコンタクトが入ることになるから、Ｒcは１ｘ１０-9Ωｃｍ2以下にすることが不可欠である。
【００１０】
図１２に、以上の製作工程により形成されたＴａＳｉ2 ／ｎ+-Ｓｉ接合の深さ方向の不純物濃度分布を２次イオン質量分析（ＳＩＭＳ）により測定した結果を示す。以上の技術では、シリサイドとＳｉの界面の清浄化はある程度実現できるものの、初期の界面に存在していた酸素がシリサイド層中に取り込まれてしまい、抵抗の増加をもたらす一因となることが分かった。また、熱処理を施す前に、金属表面に酸化膜が形成されていれば、その酸素が熱処理中にシリサイド層に混入することとなり、形成されたシリサイド層の抵抗が増加することが確認された。
【００１１】
さらに、先行技術によるシリサイド化を用いた電極形成工程における重大な問題として、シリコン基板へのシリサイド層の食い込みという問題がある。
【００１２】
高融点金属とシリコンとのシリサイド化反応においては、シリサイド層がシリコン層へと深く進入していくため、シリサイドとシリコンとの接合の極浅化を達成することは非常に困難である。
【００１３】
Ｔａとシリコンとの反応によるタンタルシリサイド（ＴａＳｉ2 ）の形成を例にとり、シリサイド層がどの程度シリコン基板に食い込むかを調べた結果を図１３に示す。厚さ１０ｎｍのＴａをシリコン基板上に成膜し熱処理を行いシリコン基板と反応させると、シリコン基板表面に厚さ約２４ｎｍのタンタルシリサイド層が形成される。初期のＴａとシリコン界面を基準にとると、深さ２２ｎｍの位置にまでシリサイド層が食い込んでいる。形成されたシリサイドは、膜厚の実に９割以上がシリコン基板中に沈み込んだ形となっていることが分かる。このため、Ｓｉとシリサイドの格子間隔の違いから大きな歪が局所的に発生し、欠陥、転移発生の原因となっている。従って、先行技術によるシリサイド化を用いた電極形成方法は、極薄・極浅接合を有する半導体素子の電極形成に用いるためには、素子構造上の制限を伴うことになる。
【００１４】
ＵＬＳＩの超微細化・超高集積化の進展とともに、半導体中の接合、例えば、ＭＯＳＦＥＴのソース・ドレインやバイポーラトランジスタのエミッタ等、ますます極浅化が進み、１０〜５０ｎｍ程度にまで達している。この様な極浅な接合深さを有する半導体層に対してオーミックコンタクト電極を形成する工程に金属薄膜とシリコンとのシリサイド化工程を用いる場合、先行技術による形成方法では、シリサイド層がソース・ドレインやエミッタ等の極薄層を突き抜けてしまう恐れがある。
【００１５】
これらのことから判断すると、従来のシリサイド形成技術では、コンタクト抵抗の徹底的な低減のための完璧な解決策とはいえず、さらに接合の極浅化に対する問題も生じ、ＵＬＳＩの高性能化、高信頼化の達成は非常に困難であると言わざるを得ない。
【００１６】
【発明が解決しようとする課題】
本発明は、高性能・高信頼性ＵＬＳＩのための半導体装置における電極・配線形成工程において必要不可欠である重要な２つの要求項目の実現を主目的とする。１つは、電極部と半導体層とのコンタクト抵抗の低減のために、酸化膜を主とした汚染層を無くし、金属層と半導体層界面近傍１ｎｍ程度の領域の半導体層中の不純物濃度即ち、電子、ホール密度を最大にした高品質の金属と半導体との接触構造を形成することであり、もう１つは、極浅・極薄層を有する半導体装置のための金属と半導体との接触構造を形成することである。
【００１７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板表面の少なくとも一部に、金属層と半導体層とを、大気に曝さずに連続して形成した後、熱処理して前記金属層と前記半導体層とを反応させ金属と半導体との化合物を形成する半導体装置の製造方法であり、
前記熱処理後において、未反応の半導体層上に、絶縁層の開口部を覆うように第２の金属層を形成した後熱処理して、前記未反応の半導体層と第２の金属層の金属との化合物を形成することを特徴とする半導体装置の製造方法である。
【００１８】
前記熱処理の前に、前記半導体基板に前記半導体層及び金属層を介して所定の不純物原子もしくは不純物分子をイオン注入することを特徴とする請求項１に記載の半導体装置の製造方法である。
【００１９】
前記イオンは、前記半導体基板を構成する元素または前記半導体基板中において電子あるいはホールを発生する原子あるいはその原子を含む分子であることを特徴とする請求項２に記載の半導体装置の製造方法である。
【００２０】
前記半導体基板と前記化合物との界面で前記半導体基板中の不純物濃度が最大となるように、不純物をイオン注入することを特徴とする請求項３に記載の半導体装置の製造方法である。
【００２１】
前記イオンの注入量は、１×１０１３〜４×１０１８ｃｍ−２であることを特徴とする請求項２〜４のいずれか１項に記載の半導体装置の製造方法である。
【００２２】
前記半導体基板の半導体は、シリコン（Ｓｉ）半導体であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法である。
【００２３】
前記金属層は、高融点金属、高融点金属を含む合金、または高融点金属の化合物であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法である。
【００２４】
前記金属層は、Ｔａ，Ｔｉ，Ｗ，Ｃｏ，Ｍｏ，Ｈｆ，Ｎｉ，Ｚｒ，Ｃｒ，Ｖ，Ｐｄ及びＰｔの内少なくとも１つ含むことを特徴とする請求項７に記載の半導体装置の製造方法である。
【００２５】
前記金属層の厚さは、１〜５０ｎｍであることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法である。
前記半導体層は、不純物濃度が１ｘ１０１８ｃｍ−３以下であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法である。
前記半導体層の厚さは、０．３ｎｍ以上であることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置の製造方法である。
前記半導体層の厚さを前記金属層の厚さ以上として、前記化合物と前記半導体との界面を浅くすることを特徴とする請求項１１に記載の半導体装置の製造方法である。
前記熱処理後に形成された前記化合物の厚さの半分以上が、前記半導体層側に位置していることを特徴とする請求項１１または１２に記載の半導体装置の製造方法である。
前記半導体層は、シリコン（Ｓｉ）半導体からなることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置の製造方法である。
【００２６】
【作用】
本発明では、金属配線同志あるいは電極材料と半導体の接合形成において、非常に酸化されやすい金属の超清浄な表面に対して、酸化膜の成長等の汚染を防ぐために半導体層を覆いかぶせ、熱処理を施し、金属と半導体との化合物を形成している。これにより、酸化膜の存在しない電極と半導体との接合、及び酸素等の不純物が非常に少なく低抵抗である電極層を形成することができる。また、それと同時に、金属層の上下を半導体で挟む形で金属と半導体とを反応させることにより、反応に必要な半導体を金属の上下両方から供給させることが可能となる。これにより、金属層全体を反応させた際の、金属と半導体との化合物層の半導体中への食い込み深さを浅くすることが可能となる。特に、半導体層の厚さを金属層の厚さ以上とすることで、この食い込みをより一層浅くすることができる。尚、本発明において、半導体層は半導体と同種の材料が好ましいが、異種材料であっても上記効果は得られる。
【００２７】
さらに、熱処理前に、金属層及び半導体層を透過させて金属層と半導体との界面近傍にイオン注入を行うことも、接触抵抗低減の特性改善のために効果的である。イオン注入により、金属と半導体とがミキシングされ化合物形成の為の熱処理温度や処理時間の低減が可能となる。注入イオン種としては、より一層のコンタクト抵抗の減少、半導体の再結晶化等の観点から、半導体のドーパント、半導体構成元素、金属層構成元素等が好適に用いられる。特に、半導体のドーパントとなるイオンを用いて、金属と半導体との化合物層と半導体との最終的な界面部で、ドーパント濃度が最大となるように製造工程条件を制御することにより、金属と半導体とのコンタクト抵抗の低減を図ることができる。イオン注入量及びイオンエネルギは、注入イオン種、熱処理条件、半導体層及び金属層の膜厚、構成元素等により適宜決定されるが、より一層のコンタクト抵抗の減少、半導体の再結晶化の観点から、それぞれ１ｘ１０13〜４ｘ１０18ｃｍ-2、１６〜２００ＫｅＶが好ましい。また、注入量は１ｘ１０15〜１ｘ１０17ｃｍ-2がより好ましい。
【００２８】
本発明の製造方法において、半導体及び半導体層としてはＳｉ，Ｇｅ等、金属層としてはＴａ，Ｔｉ，Ｗ，Ｃｏ，Ｍｏ，Ｈｆ，Ｎｉ，Ｚｒ，Ｃｒ，Ｖ，Ｐｄ，Ｐｔ等が好適に用いられる。特に、半導体の材料としてＳｉ、金属材料としてＴａ，Ｔｉ，Ｗ，Ｐｔ等の高融点金属を選択した場合に好適に適用され、ＬＳＩのより一層の高性能化を可能とする製造方法として非常に有望な製造方法となる。
【００２９】
半導体層及び金属層の膜厚は、イオン注入条件、熱処理条件、及びその使用目的によって、相互に関連して決定される。半導体層の好適な膜厚は０．３ｎｍ以上である。また金属層は、１〜５０ｎｍが好ましい。１ｎｍ以上とすることで、より一層均一な金属と半導体との化合物が形成され，５０ｎｍ以下とすることで化合物形成時の結晶欠陥の発生を抑えることができる。更に、本発明において、半導体層の不純物濃度は１ｘ１０18ｃｍ-3以下とするのが好ましく、この範囲で生成する化合物の抵抗は、一層小さいものとすることができる。半導体層の不純物濃度がこれ以上高くなると、大気に曝したときに表面が酸化され易くなるからである。
【００３０】
本発明の熱処理は、１００℃以上が好ましく、３００〜５００℃がより好ましい。この範囲で、低抵抗でコンタクト抵抗の小さな金属と半導体との化合物が形成される。
【００３１】
また、本発明においては、基体上に金属層、半導体層を大気に曝さずに連続して形成後、続いて熱処理して前記金属層と前記半導体層を反応させて金属と半導体との化合物を形成し、その後未反応の金属層をエッチングして取り除き、金属と半導体との化合物を所定の形状に形成することにより、従来微細パターンの形成が困難であった高融点金属またはその化合物（シリサイド）を精確に微細にパターニングすることが可能となる。
【００３２】
【実施例】
以下に、参考例及び実施例を挙げて本発明をより詳細に説明する。
【００３３】
（参考例１）
以下、本発明の第１の参考例を、第１図を用いて説明する。図１（ａ）〜（ｃ）は、ｎ+-Ｓｉ上へのＴａシリサイドによるオーミックコンタクト電極を形成する工程を示す断面図である。１０１は例えばｐ型シリコンウェハであり、抵抗率は例えば０．３〜１．０Ω・ｃｍである。ウェハは目的によってはｎ型を用いても構わない。ウェハの表面には絶縁膜として例えばＳｉＯ2 １０２が厚さ約５００ｎｍ程度形成されている。ウェハの表面には、一部にｎ型の不純物濃度が例えば１〜２×１０20ｃｍ-3であるｎ+ 高濃度層１０３が形成されており、その高濃度層１０３内の領域の一部が外部と電気的に導通がとれるようにＳｉＯ2 １０２に開口部１０４が設けられている。その上には、電極材料層１０５（例えばＴａ層）が厚さ約５〜５０ｎｍ程度形成されている。さらにＴａ層１０５の上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の不純物を極めて低濃度（１ｘ１０12〜１ｘ１０15ｃｍ-3）に含むＳｉ層１０６が厚さ約２〜３０ｎｍ程度形成されている。Ｔａ層とＳｉ層は高真空対応の薄膜形成装置を用いて、一切大気に曝すこと無く連続して形成されている。連続成膜が必要な理由は、金属は大気に曝されると瞬時に表面が２〜５ｎｍ酸化されるからである。Ｔａ上に特にノンドープのＳｉを成膜すると、大気に曝しても１時間程度は酸化されない。勿論、目的や条件に応じて、Ｔａ以外の金属を用いても良いし、層の厚さも自由に選ぶことが可能であることは言うまでもない。Ｓｉ層に関しても、目的や条件に応じて層の厚さも自由に選ぶことが可能である（ここまで、図１（ａ）参照）。Ｔａは、ｎ−Ｓｉ、ｐ−Ｓｉに対しショットキ・バリア・ハイトが０．５６ｅＶ、０．５８ｅＶと殆ど等しいため、ｎ+−Ｓｉ、ｐ+−Ｓｉにそれぞれ極めて低い接触抵抗が実現される。Ｔｉも同様な特性をもつ金属である。
【００３４】
この構造を有するウェハに対して、イオン注入を行った。注入するイオン種としてはウェハ上の高濃度層１０３と同型となる不純物、例えば、Ａｓイオンを注入する。これは、ＰでもよいしＳｂでも良いが、結晶構造の整合性を考慮すると高濃度層１０３中の不純物と同一元素であることが望ましい。注入ドーズ量としては、例えば２×１０15ｃｍ-2とし、イオンの加速エネルギーとしては例えば７５ｋｅＶとした。
【００３５】
本参考例では、シリサイドとＳｉ半導体界面で不純物濃度を最大としコンタクト抵抗を一層低下させるためにＡｓイオンを用いたが、単にイオンミキシングする事が目的の場合においては、他のイオン（例えばＴａ、Ｓｉ等）を用いても良い。
【００３６】
イオン注入後熱処理を行い、シリサイド層（ＴａＳｉ2 ）１０７の形成及びイオン注入層の再結晶化を行った。熱処理の方法としては、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流しながら、９００℃、１時間のアニール処理を行った。熱処理方法は、ランプ加熱でも良いし、その他の方法でも良い。温度も９００℃に限らず、４００〜５００℃で十分可能である。ガスに関しても、Ａｒに限らず、目的や条件に応じてＨ2、Ｎ2 、Ｈｅ、等のガス、あるいはこれらの混合ガスを用いても構わないし、流量に関してもここに記した条件以外でも、ガスの清浄性が保証されるならば問題とはならない。あるいはプロセスの整合性を考慮して真空中にて熱処理を行うことがより効果的な場合もある。温度や処理時間に関しても、目的、条件に応じて最適な条件を用いれば良いことは言うまでもない。その後、高純度不活性ガス雰囲気内、例えば、Ｎ2雰囲気において、最表面に残っている未反応のＳｉ層をエッチング液（例えばフッ酸と硝酸の混合水溶液）により除去し、シリサイド層を露出させた。Ｓｉ除去はＣｌ2ガス雰囲気下でＣｌラジカルを発生させても良い。これは、Ｓｉ層の残留の心配を完全に取り除くため為に行った処理であり、もし、Ｓｉ層がすべてシリサイド化されていれば、ここで述べた様なエッチング処理は行わなくともよい（ここまで図１（ｂ）参照）。
【００３７】
更に、表面に露出しているシリサイド層を超高純度のＮ2 雰囲気において搬送し、超高真空スパッタリング成膜装置を用いて電極材料を形成した。本実施例においては、例えばＴａ層１０８を厚さ５００ｎｍ程度形成した。Ｔａ層１０８及びシリサイド層１０７にパターニングを施し、引き出し電極を形成した。言うまでもなく、引き出し電極としてはＴａ以外の電極材料を用いても構わないし、膜厚もここに記す以外の厚さでも一向に構わない（図１（ｃ）参照）。
【００３８】
図２に、参考例の製作工程により形成されたＴａＳｉ2 ／ｎ+-Ｓｉコンタクトのコンタクト抵抗の測定結果を示す。従来例（図１１）に比べて、抵抗値及びそのばらつきの幅ともに低減されていることが分かる。図３には、本参考例の製作工程により形成されたＴａＳｉ2 ／ｎ+-Ｓｉ接合について、深さ方向の不純物濃度分布を２次イオン質量分析（ＳＩＭＳ）により測定した結果を示す。酸素に関しては、表面以外では測定限界値以下となっている。表面に酸素が確認されているのは、ＳＩＭＳ装置に搬入し測定を開始するまでの間に表面に形成された酸化膜によるものである。
【００３９】
この結果から、本参考例の方法により、電極と半導体の接合部形成において徹底的に酸素の混入を防ぐことが可能となり、この様な汚染物質の混入の低減が、半導体装置の電極形成工程において、抵抗値の低減に非常に効果的であることが容易に理解できる。
【００４０】
また、この図からシリサイド界面近傍においてＡｓの濃度が高い値となっていることも分かる。
【００４１】
本参考例では、ｎ型高濃度Ｓｉ層上への電極形成に関しての参考例を示したが、ｐ型高濃度Ｓｉ層上への電極形成に関しても同様である。但し、その場合には、高濃度層１０３は、ｐ型の高濃度不純物層が形成されている。また、注入するイオン種としてはウェハ上の高濃度層１０３と同型となる不純物（例えば、Ｂ+イオンやＢＦ2 +イオン）が注入される。例えば、Ｂイオンを用いる場合には、イオンのエネルギは１６〜２５ＫｅＶとなる。あるいは、その他のイオン（例えば、Ｓｉ、Ｔａ等）で良い場合もある。
【００４２】
この様に本参考例を用いれば、例えば、半導体装置における電極材料層と半導体とのコンタクト抵抗のさらなる低減が達成できる。その結果、ＵＬＳＩの高性能化を一段と押し進めることが可能となる。
【００４３】
（参考例２）
本発明の第２の参考例を図４を用いて説明する。本参考例では、金属層上に形成された半導体層を透過させてイオンを注入する事により、イオンミキシングのためのイオン注入と半導体高濃度層形成のためのイオン注入を同時に行った。図４（ａ）は、実施例１のウェハとは、高濃度層１０３が形成されていないことを除けば、同条件を満たしている。
【００４４】
図４（ａ）の構造を有するウェハに対して、イオン注入を行った。注入するイオン種として、ｎ型のドーパントとなるＡｓイオンを注入した。これは、ＰでもよいしＳｂでも良い。注入ドーズ量としては、例えば２×１０15ｃｍ-2とし、イオンの加速エネルギーとしては例えば７５ｋｅＶとした。
【００４５】
イオン注入後、熱処理を行いシリサイド層（ＴａＳｉ2 ）４０７の形成及びイオン注入層の再結晶化を行った。熱処理の方法では、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流して、５００℃、１時間のアニール処理を行った（図４（ｂ）参照）。熱処理方法・条件に関しては参考例１と同じ条件である。
【００４６】
その後、高純度不活性ガス雰囲気内、例えばＡｒ雰囲気において、最表面に残っている未反応のＳｉ層をフッ酸と硝酸の混合水溶液等のエッチング液により除去し、シリサイド層を露出させた。更に、大気に曝すこと無く、その上に電極材料として、例えばＴａ層４０８を厚さ５００ｎｍ程度形成した。Ｔａ層４０８及びシリサイド層４０７に対してパターニングを施し、引き出し電極を形成した（図４（ｃ）参照）。言うまでもなく、Ｔａ以外の電極材料を用いても構わないし、膜厚もここに記した以外の厚さでも良い。
【００４７】
図５に、以上の製作工程により形成されたＴａＳｉ2 を電極として有するｎ+Ｓｉ／ｐＳｉ構造を有するｐｎダイオードの電流−電圧特性の測定結果を示す。図５が示すように、良好なダイオード特性が得られていることが分かる。この結果は、参考例１でも述べているとおり、接合形成時に酸素などの汚染物質の混入が徹底的に低減されていることに起因しており、本発明による接合形成方法の効果によるものである。
【００４８】
本参考例では、ｎ型高濃度Ｓｉ層の形成と電極形成とに関する例を示したが、ｐ型高濃度Ｓｉ層の形成と電極形成に関しても同様である。但し、その場合には、注入するイオン種としては、ｐ型のドーパントとなるイオン（例えばＢイオン）を用いる。
【００４９】
（参考例３）
図６を用いて、非常に浅い接合を有するシリサイド・シリコン接合形成に関する本発明の第３の参考例を説明する。
【００５０】
６０１はウェハ表面のｐ型のシリコンである。Ｓｉ層６０１はウェハ上に形成されたシリコン層でも良いし、シリコンウェハそのものでも良い。また、Ｓｉ層６０１の表面は何箇所かが絶縁層や金属層で覆われていても良いし、Ｓｉ層６０１の何箇所かに不純物が添加されている拡散層が形成されていても良い。Ｓｉ層の抵抗率は例えば０．３〜１．０Ω・ｃｍである。Ｓｉ層６０１は、目的によりｎ型を用いても構わない。また、抵抗率は目的や条件によっては、ここに記す範囲に限らずとも良い。Ｓｉ層６０１上には、絶縁膜として例えばＳｉＯ2 ６０２が厚さ約５００ｎｍ程度形成されている。ＳｉＯ2 ６０２に開口部６０３が少なくとも１ヶ所設けられている。その上には、シリコンと反応しシリサイドを生成する金属、例えばＴａ層６０４が厚さ約１０ｎｍ程度形成されている。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいはシリサイド形成時の体積変化に伴う欠陥発生を極力防ぐことを考慮すると、１０ｎｍ程度の膜厚にすることが最適である。さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層６０５が厚さ約３０ｎｍ程度形成されている。Ｓｉ層６０５の厚さは、３０ｎｍに限らずとも良いが、Ｔａ層６０４の表面を完全にＳｉ層６０５で覆うことや、Ｔａ層６０４全体を完全にシリサイド化させることを考慮すると、２５ｎｍ程度以上であれば問題ない（図６（ａ）参照）。
【００５１】
熱処理を行い、シリサイド層（ＴａＳｉ2 ）６０６の形成を行った。熱処理の方法としては、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流し、７００℃、１時間のアニール処理を行った。熱処理方法は、ランプ加熱でも良いし、その他の方法でも良い。ガスに関しては、Ａｒに限らず、目的や条件に応じてＨ2、Ｎ2 、Ｈｅ、等といった他のガス、あるいは、これらの混合ガスを用いても構わないし、流量に関してもここに記す条件以外でも、ガスの清浄性が保証されるならば問題とはならない。また、あるいは真空中にて熱処理を行うことがより効果的な場合もある。温度や処理時間に関しても、目的、条件に応じて最適な条件を用いれば良いことは言うまでもない。
【００５２】
シリサイド形成後、シリサイド層の反応前の初期のシリコンの最表面に対する接合の深さｘj を測定したところ１２ｎｍであった（図６（ｂ）参照）。なお、Ｓｉ層６０５を形成せずに行う従来の方法で形成されたシリサイド層に関して同様の測定を行ったところ、接合の深さは２２ｎｍであった。
【００５３】
この結果から、本参考例のシリサイド形成方法を用いることにより従来方法と比較して、接合深さを約５０％の値にまで浅くすることに成功していることが分かる。高性能・高集積化半導体素子の製造のためには、接合の徹底的な極浅化が必要不可欠である。この要求に対して、本参考例によるシリサイド電極形成方法が非常に効果的であることは明らかである。
【００５４】
（実施例）
図７は、本発明の実施例である多層配線構造形成の為の製作工程を示す断面図である。
【００５５】
７０１はウェハ表面の半導体である。ここでは、例としてｐ型シリコン層を用いた。Ｓｉ層７０１はウェハ上に形成されたシリコン層でも良いし、シリコンウェハそのものでも良い。また、Ｓｉ層７０１の表面は何箇所かが絶縁層や金属層で覆われていても良いし、Ｓｉ層７０１の何箇所かに不純物が添加されている拡散層が形成されていても良い。Ｓｉ層の抵抗率は例えば０．３〜１．０Ω・ｃｍである。目的によってはｎ型を用いても構わない。また、抵抗率は目的や条件によっては、ここに記す範囲に限らずとも良い。Ｓｉ層７０１上には、絶縁膜層として例えばＳｉＯ2 層７０２が形成されており、ＳｉＯ2 層７０２の一部はＳｉ層７０１を露出するための開口部７０３が少なくとも１箇所以上形成されている。開口部７０３を覆うように金属層（ここでは例えばＴｉ層）７０４が１０ｎｍ程度の厚さ形成されている。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいは、シリサイド形成時に極力結晶欠陥の発生を防ぐことを考慮すると、１０ｎｍ程度の膜厚にすることが最適である。さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層７０５が厚さ約１８ｎｍ程度形成されている。Ｓｉ層７０５の厚さは、１８ｎｍに限らずとも良いが、Ｔｉ層７０４の表面を完全にＳｉ層７０５で覆うことや、熱処理後において、金属と未反応のＳｉ層を最低１原子層以上を残し、かつ未反応のＳｉ層の厚さが余り厚すぎないようにすることを考慮して決めれば良い。ここでは、Ｔｉ層７０４よりも厚い値として例えば１８ｎｍ程度とした。その後、Ｔｉ層７０４とＳｉ層７０５に対して、適当な形状にパターニングを施した（ここまで図７（ａ）を参照）。
【００５６】
その後、熱処理を施した。熱処理の方法としては、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流し、７００℃、１時間のアニール処理を行った。熱処理方法は、ランプ加熱でも良いし、その他の方法でも良い。ガスに関しては、Ａｒに限らず、目的や条件に応じてＨ2、Ｎ2 、Ｈｅ、等といった他のガス、あるいは、これらの混合ガスを用いても構わないし、流量に関してもここに記す条件以外でも問題とはならない。また、あるいは真空中にて熱処理を行うことがより効果的な場合もある。温度や処理時間に関しても、目的、条件に応じて最適な条件を用いれば良いことは言うまでもない。この熱処理によりＴｉとＳｉが反応しチタンシリサイド（ＴｉＳｉ2 ）７０６が２５ｎｍ程度の厚さで形成された。Ｓｉ層７０１に対するチタンシリサイド層の接合深さは約１２．５ｎｍ程度であり、接合の極浅化が図られている。また未反応のＳｉ層７０５の膜厚は約５．５ｎｍ程度であった（ここまで図７（ｂ）参照）。
【００５７】
次に、配線間の電気的絶縁を行うために層間絶縁層として例えばＳｉＯ2 層７０７を化学的気相成長法（ＣＶＤ）法を用いて、厚さ５００ｎｍ〜１μｍ程度形成した。層間絶縁層７０７の一部にはシリサイド層７０６上の未反応のＳｉ層７０５を露出するための開口部７０８がフォトリソ工程後の層間絶縁膜のリアクティブイオンエッチングにより少なくとも１箇所以上設けられている（ここまで図７（ｃ）参照）。
【００５８】
次に、オゾンを数ｐｐｍ含む超純水で開口部７０８を十分洗浄した後、０．５〜１％希フッ酸水溶液を用いてＳｉ層７０５表面上の酸化膜の除去を行った。続いて、開口部７０８を覆うように金属層７０９、例えばＴｉ層を厚さ５００ｎｍ程度形成した。金属層７０９は、シリコンと安定に反応しシリサイド化合物を形成する金属ならばＴａやＰｔ等の他の金属でも良い。また、その膜厚に関しても開口部７０８に露出しているＳｉ層７０５と完全に反応し、金属層７０９とシリサイド層７０６のコンタクト部が全体に亘りシリサイド化されるような膜厚とすれば良い。洗浄方法は、開口部７０８に対する洗浄効果が十分あり、且つ開口部７０８に露出しているＳｉ層が完全に消失してしまわないこと、及びＳｉ層表面に何らかの不動態膜を残すこと無しに開口部７０８に露出しているＳｉ表面を超清浄な状態に保てること、という条件を満たせば本実施例で用いた方法に限る必要はない。（図７（ｄ）参照）。
【００５９】
その後に、熱処理を施し、新たにシリサイド層７１０を形成した。熱処理の方法は、本実施例中において既に記した条件と同様である。最後に、Ｔｉ層７１１に対して、少なくとも１ヶ所以上任意の形状にパターニングを行い配線構造を作製した（図７（ｅ）参照）。
【００６０】
本実施例の多層配線構造形成方法により、金属配線同士のコンタクト部形成においても、金属表面をシリコンで覆い隠すことにより金属表面の酸化を防ぎ、金属層の界面における酸素の混入を徹底的に抑制する事に成功した。更に、コンタクト部への金属配線形成直前の開口部の洗浄において、金属表面をＳｉで覆うという方法を用いることで、金属表面が露出しているコンタクト開口部に対しては用いることができなかった酸性溶液を用いて洗浄することが可能となり、コンタクト界面の超清浄化の達成に成功し、金属配線同士のコンタクト部の信頼性の向上を可能とした。さらに、従来は金属表面上に直接接触する形で層間絶縁膜、主としてＳｉＯ2 を形成していたため、金属表面の酸化による電気抵抗やエレクトロマイグレーション耐性等の電気的特性が劣化する問題、あるいは金属と酸化膜との密着性の悪さの問題等があったが、本実施例の方法では、シリサイド層上にシリコン層を残した状態で絶縁膜を形成するため金属表面は酸化されず、また、シリサイド上にしっかりと残っているシリコン層上にＳｉＯ2 を形成しているため密着性も改善された。この例では、多層金属配線間のコンタクト抵抗を減少させることを目的としている。図７では、Ｓｉ層７０５上に形成する金属層７０９をＴｉで且つ全表面に形成する例を記述したが、表面平坦化を目的としてＷＦ6とＳｉＨ4ガスを用いたタングステン（Ｗ）の選択成膜を開口部７０８のＳｉ層上にだけ行い、Ｓｉ層７０５との反応でＷＳｉ2を形成すれば極めて有効である。
【００６１】
超高速のマイクロプロセッサ等においては、金属の多層配線が多用される。金属表面は大気に曝すと瞬時に表面が酸化され２〜５ｎｍ程度の酸化膜が形成される。このため、金属・金属の接触抵抗は必然的に大きくならざるを得ずマイクロプロセッサの高速特性を劣化させたり、論理振幅を小さくしてしまう。金属表面の酸化を防ぐには、図１４のような工程が有効である。ここで、コンタクトホールの選択的穴埋めにＷＦ6，ＳｉＨ4を用いたＷの選択成長を用いる例について説明する。
【００６２】
層間絶縁膜１４０１上に第１層目のＡｌ金属配線（０．５〜１μｍ程度）１４０２、ノンドープＳｉ層（５〜１０ｎｍ程度）１４０３を連続成膜する。層間絶縁膜１４０４は、クラスタツールにより連続成膜した方が望ましいが、ノンドープＳｉ１４０３が酸化されにくいことから表面を水素終端した後、大気中を搬送して成膜しても良い。その後フォトリソ工程により所定のパターンに従って、層間絶縁膜１４０４に穴開けを行う。この時に、現状では大気に曝されるが、ノンドープＳｉの存在によりＡｌ合金表面は酸化されない。
【００６３】
ノンドープＳｉにだけ、ＷＦ6＋ＳｉＨ4系選択ＣＶＤ（１８０℃程度）により、Ｗ１４０５を選択的にコンタクトホール部に形成し、４００〜４５０℃の熱処理によりノンドープＳｉ１４０３を全てＷと反応させＷＳｉ2に変える。このようにして、ＷとＡｌ合金の内にＷＳｉ2が介在する形で、いっさい酸化膜を介在させないＷとＡｌ合金の接触が実現される。
【００６４】
更に、Ｗ１４０５上のＡｌ合金１４０６との接触にも酸化膜が存在しないようにすることで、多層配線構造における全ての接触部分で、酸化膜が介在しない接触を実現できる。クラスタツール等を用いて大気に曝すことなくＡｌ合金薄膜１４０６形成を行える場合には、図１４に示したように、形成したＷ１４０５の表面に直接Ａｌ合金薄膜１４０６を形成することで、酸素の混入の少ない界面を形成できる。ここで、Ｗ，Ａｌ合金の代わりに、Ｔａ，Ｔｉ，Ｃｕ，Ａｌ，Ａｇ等の金属またはこれらの合金であってもかまわない。また、この手法は多層配線構造のどの層に用いても良い。
【００６５】
クラスタツールなどの装置を使わない場合でも、図１５のようにＷ１４０５上にノンドープＳｉ層１４０８を形成することで、界面に酸化膜の存在しない多層配線構造を実現できる。即ち、ノンドープＳｉ形成後大気中を搬送してＡｌ合金薄膜１４０６を形成することにより、ノンドープＳｉが酸化され難いことから、配線間に酸化膜のない界面を作製できる。また、更に耐酸化性を高めるため、ノンドープＳｉ形成後その表面を水素終端しても良い。
【００６６】
ノンドープＳｉ１４０８の形成は、例えばＷ１４０５形成用ＣＶＤ装置を用い連続して行うことが可能である。即ち、ＷＦ6とＳｉＨ4ガスを用いてＷ１４０５を形成し、続いてＷＦ6ガスを止めＳｉＨ4ガスだけを用いてノンドープＳｉ１４０８を形成すれば良い。Ａｌ合金薄膜１４０６を加工した後、絶縁膜１４０４上に残るノンドープＳｉは通常除去されるが、高抵抗なため除去する必要がない場合もある。一方、ノンドープＳｉ１４０８の形成をＷ１４０５上のみに選択的に行うことも可能であり、この場合は、Ａｌ合金薄膜１４０６を加工した後に図１６のような構造になり、絶縁膜１４０４上にはノンドープＳｉは形成されない。また、この場合も、上記したように、ノンドープＳｉ１４０８とＷ１４０５の形成を同じＣＶＤ装置内で連続して行うことができる。
【００６７】
２層目のＡｌ合金薄膜１４０６には、ノンドープＳｉ薄膜１４０７が連続成膜されている。このようにＡｌ合金薄膜上にノンドープＳｉを成膜しておけば、特にノンドープＳｉ表面を水素終端しておけば、ＷＦ6＋ＳｉＨ4によるＷ選択成長が完全に行え、表面平坦化に極めて有効である。ここで、Ａｌ合金が、純ＡｌやＣｕ，Ａｇでも良いことは言うまでもない。
【００６８】
（参考例４）
図８は、本発明の第４の実施例であるシリサイド形成による半導体と金属のオーミックコンタクト電極・配線構造の製作方法を示す断面図である。
【００６９】
８０１は半導体層である。ここでは、例としてｎ型シリコン層を用いた。目的によってはｐ型を用いても構わない。Ｓｉ層８０１はウェハ上に形成されたシリコン層でも良いし、シリコンウェハそのものでも良い。また、Ｓｉ層８０１の表面は何箇所かが絶縁層や金属層で覆われていても良いし、Ｓｉ層８０１の何箇所かに不純物が添加されている拡散層が形成されていても良い。Ｓｉ層の抵抗率は例えば０．３〜１．０Ω・ｃｍである。また、抵抗率は目的や条件によっては、ここに記す範囲に限らずとも良い。
【００７０】
Ｓｉ層８０１上には、絶縁膜層として例えばＳｉＯ2 層８０２が形成されており、ＳｉＯ2 層８０２の一部はＳｉ層８０１を露出するための開口部８０３が少なくとも１箇所以上形成されている。開口部８０３を覆うように金属層、ここでは例えばＴｉ層８０４が１０ｎｍ程度の厚さでほぼウェハ上全面に渡り形成されている。金属層８０４は、シリコンと安定に反応しシリサイド化合物を形成する金属ならばＴａ，ＣｏやＷ等の他の金属でも良い。
【００７１】
但し、その金属をエッチングする溶液が、その金属のシリサイドに対してはエッチング反応が進みにくいこと、つまり、シリサイドのエッチング反応に対する金属のエッチング反応の比を大きくとれるようなエッチング溶液であることが必要とされる。ドライエッチングの場合も同様である。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいは、シリサイド形成時に極力結晶欠陥の発生を防ぐことを考慮すると、５〜１０ｎｍ程度の膜厚にすることが最適である。
【００７２】
さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層８０５が厚さ約８〜１３ｎｍ程度形成されており、その一部は、少なくとも１ヶ所以上任意形状にパターニングが施されている。Ｓｉ層８０５の厚さは、８〜１３ｎｍに限らずとも良いが、本参考例においては、Ｔｉ層８０４の表面を完全にＳｉ層８０５で覆うことや、Ｓｉ層８０５全体をシリサイド化させることを考慮して、例えば８〜１３ｎｍ程度とした（ここまで図８（ａ）参照）。
【００７３】
図８（ａ）の構造を有するウェハに対して、イオン注入を行った。注入するイオン種としては、例えば、ｎ型のドーパントとなるＡｓイオンを注入した。これは、ＰでもよいしＳｂでも良い。本実施例においては、オーミックコンタクト電極・配線構造の製作のため、ｎ型のドーパントとなるイオンを注入したが、単にシリサイド化することが目的の場合には、他のイオン（例えばＳｉ、Ｔｉ）でも良い。注入ドーズ量としては、例えば２×１０15ｃｍ-2とし、イオンの加速エネルギーとしては例えば７５ｋｅＶとした。本実施例においては、シリサイド化反応の促進のためにイオン注入によるミキシングを用いたが、必ずしもイオン注入を行わなくとも良い。
【００７４】
イオン注入後、熱処理を行いシリサイド層（ＴｉＳｉ2 ）の形成及びイオン注入層の再結晶化を行った。熱処理の方法としては、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流し、４５０℃、３時間のアニール処理を行った。熱処理方法は、ランプ加熱でも良いし、その他の方法でも良い。ガスに関しては、Ａｒに限らず、目的や条件に応じてＨ2、Ｎ2 、Ｈｅ、等といった他のガス、あるいは、これらの混合ガスを用いても構わないし、流量に関してもここに記す条件以外でも問題とはならない。
【００７５】
また、あるいは真空中にて熱処理を行うことがより効果的な場合もある。温度や処理時間に関しても、目的、条件に応じて最適な条件を用いれば良いことは言うまでもない。この熱処理によりＳｉ層８０５で覆われていた部分近傍のＴｉのみがシリコンと反応し、チタンシリサイド（ＴｉＳｉ2 ）８０６が１２〜２５ｎｍ程度の厚さで形成された。Ｓｉ層８０５で覆われていない他の部分のＴｉは未反応の状態で残った。注入されたＡｓが熱処理によりドーパントとして活性化され、シリサイド層８０６の周囲にはｎ型の高濃度層８０７が形成された（ここまで図８（ｂ）参照）。
【００７６】
次に、このウェハをＮＨ4ＯＨとＨ2Ｏ2とＨ2Ｏを５：１：１の体積比で混合した水溶液（２５℃）に浸した。液の混合比は他の比率、例えば４：１：１：でも良い。液温に関しても、２５℃に限らずとも良いが、液温が高すぎるとＨ2Ｏ2の分解あるいは蒸発をもたらし、逆に、液温が低すぎると反応速度の低下をまねくため、２５℃程度とした。この水溶液に浸すことにより、未反応のＴｉ層はエッチングされて消失しＳｉＯ2 層８０２表面が露出された。一方、ＴｉＳｉ2 が形成されている部分はエッチングされずに残り、Ｓｉへのオーミックコンタクト用のチタンシリサイド（ＴｉＳｉ2 ）電極及びその引き出し配線構造が形成された（図８（ｃ）参照）。本実施例においては、ＴｉＳｉ2に関する方法を示したが、他の金属、例えばＣｏを用いる場合にはシリサイド形成後のエッチングには例えばＨＣｌとＨ2Ｏ2とＨ2Ｏとを混合させた水溶液を用いれば良い。
【００７７】
超微細構造の形成において、ドライエッチングプロセスによるパターニングが必須である。しかし、ＣｕＳｉのようにドライエッチングが行いにくい場合には、ウェットエッチング法も有効である。即ち、高融点金属上に所定の形状にパターニングされたシリコン層を形成する。ドライエッチングを用いて、シリコンに微細なパターニングを行うことは容易である。次に、熱処理を加え、あるいはイオンミキシングを先行させてもよいが、高融点金属層全体に渡りシリサイド層を形成する。シリコンと接触していた部分の高融点金属のみがシリサイドとなっているため、形成されたシリサイドの幅と予めパターニングされていたシリコン層の幅とはほぼ等しくなる。その後未反応の高融点金属のみを選択的にウェットエッチングすることによりシリサイドのみが残り、電極や配線などの微細構造を所定の形状に作製することが可能となる（図８（ｄ）参照）。
【００７８】
（参考例５）
図９は、本発明の第５の実施例を示す断面図である。本実施例は、極浅な接合深さを有する半導体層と、半導体と金属との化合物の電極構造とを有し、且つ電極・配線構造を任意の膜厚に形成できるものである。
【００７９】
９０１は半導体層である。ここでは、例としてシリコンウェハを用いた。Ｓｉ層９０１の表面は何箇所かが絶縁層や金属層で覆われていても良いし、Ｓｉ層９０１の何箇所かに不純物が添加されている拡散層が形成されていても良い。Ｓｉ層９０１上には、絶縁膜層として例えばＳｉＯ2 層９０２が形成されている。ウェハの表面には、一部にｎ型の不純物濃度が例えば１〜２×１０20ｃｍ-3であるｎ+ 高濃度層９０３が形成されており、その高濃度層９０３内の領域の一部が外部と電気的に導通がとれるようにＳｉＯ2 ９０２に開口部９０４が少なくとも１ヶ所設けられている。
【００８０】
絶縁膜層９０２上には、開口部９０４を覆うようにして、金属層、ここでは例えばＴａ層９０５−１が１０ｎｍ程度の厚さでほぼウェハ上全面に渡り形成されている。金属層９０５−１は、シリコンと安定に反応しシリサイド化合物を形成する金属ならばＴｉ，Ｗ，Ｐｔ等の他の金属でも良い。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいは、シリサイド形成時に極力結晶欠陥の発生を防ぐことを考慮すると、５〜１０ｎｍ程度の膜厚にすることが最適である。
【００８１】
さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層９０６−１が厚さ約２２ｎｍ程度形成されている。Ｓｉ層９０６−１の厚さは、２２ｎｍに限らずとも良いが、本参考例においては、Ｔａ層９０５−１の表面を完全にＳｉ層９０６−１で覆うことや、Ｓｉ層９０６−１全体をシリサイド化させることを考慮して、例えば２２ｎｍ程度とした。
【００８２】
続いてイオン注入を行った。注入するイオン種としては、例えば、ｎ型のドーパントとなるＡｓイオンを注入した。これは、ＰでもよいしＳｂでも良い。注入ドーズ量としては、例えば２×１０15ｃｍ-2程度とし、イオンの加速エネルギーとしては例えば７５ｋｅＶとした（ここまで図９（ａ）参照）。
【００８３】
Ｓｉ層９０６−１上には、金属層、ここでは例えばＴａ層９０５−２が１０ｎｍ程度の厚さでほぼウェハ上全面にわたり形成されている。金属層９０５−２は、他の金属でもよい場合もあるが、金属層９０５−１と同一材料であることが最適である。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいはシリサイド形成時に極力結晶欠陥の発生を防ぐことを考慮すると、５〜１０ｎｍ程度の膜厚にすることが最適である。さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層９０６−２が厚さ約２２ｎｍ程度形成されている。Ｓｉ層９０６−２の厚さは、２２ｎｍに限らずとも良いが、本参考例においては、Ｔａ層９０５−２の表面を完全にＳｉ層９０６−２で覆うことや、Ｓｉ層９０６−２全体をシリサイド化させることを考慮して、例えば２２ｎｍ程度とした（ここまで図９（ｂ）参照）。
【００８４】
以降、形成したいシリサイド層の厚みを考慮して、金属層の形成とその金属層上へのシリコン層の形成を任意回数繰り返せばよいが、本参考例においてはさらに２回繰り返し、最終的に金属層とシリコン層との対を例えば４層形成した。Ｔａ層は９０５−３及び９０５−４、Ｓｉ層は９０６−３及び９０６−４である（ここまで図９（ｃ）を参照）。
【００８５】
その後熱処理を施した。方法や条件に関しては、参考例１に記した熱処理に関するものと全く同様の条件である。熱処理により、タンタルシリサイド層９０７が厚さにして９６ｎｍ程度形成された。本例においては、金属層とシリコン層の対を４層形成し９６ｎｍとしたが、層の形成回数を制御することにより、比較的自由にシリサイド層の膜厚を制御することができる。また、本参考例においては熱処理を最終的な膜の形成後に１回行ったが、Ｓｉ層９０６−２形成後ならば、熱処理を任意の時点で少なくとも１回以上の任意の回数行ってもよい。また、Ｓｉ層９０６−２形成後ならば、イオン注入は、任意の時点で任意の回数行ってもよい。シリサイド層９０７形成後、任意形状にパターニングを行い電極・配線構造を作製した（ここまで第６図（ｄ）を参照）。
【００８６】
この方法により、非常に浅い接合を有するシリサイドとシリコンとのコンタクト電極が形成できた。参考例１においても記したように、コンタクト形成工程の高性能化の結果、その界面におけるドーパント濃度が最大となり、なおかつ、酸素などの汚染が徹底的に低減された結果、非常に低いコンタクト抵抗値を実現できた。
【００８７】
また、コンタクト部は、シリサイド形成時の熱ストレスに起因する応力歪み、あるいは格子定数の差により発生する結晶欠陥を抑えるために、金属の膜厚は極力薄いことが望ましい。しかしながら、配線抵抗あるいは断線の問題を考慮すると、シリサイド化によるコンタクト電極と引き出し配線を同時に形成するためには、金属の膜厚は極力厚い方が望ましい。本参考例に示した製造方法を用いれば、結晶欠陥の発生を徹底的に抑えつつ、ある程度の厚みを有するシリサイド層を用いて、コンタクト電極と引き出し配線構造を同時に作製でき、なおかつ、その電気特性も良好であり、その上、コンタクト部において、シリサイド形成により生じるシリコン層への侵入の深さも極浅化も実現できる。従って、本参考例による半導体装置製造方法が、高性能ＵＬＳＩの実現の為に非常に有益であるといえる。
【００８８】
【発明の効果】
本発明により、非常に低いコンタクト抵抗を有する金属電極の形成、及び、その接合深さの極浅化の達成が可能となり、超高密度・超高性能・高信頼性ＵＬＳＩの実現が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の参考例を示す概念図であり、シリサイド電極による高濃度シリコンへのオーミックコンタクト電極の製造方法を工程順に示した概念図である。
【図２】参考例１により製造された半導体装置の電極と半導体間のコンタクト抵抗を示すグラフである。
【図３】参考例１により製造された半導体装置の電極構造における深さ方向の不純物濃度分布を示すグラフである。
【図４】本発明の第２の参考例を示す概念図であり、ｐｎ接合ダイオード構造の製造方法を工程順に示した概念図である。
【図５】参考例２により製造されたダイオードの電流−電圧特性を示すグラフである。
【図６】本発明の第３の参考例を示す概念図であり、非常に浅い接合を有するシリサイドと半導体との接合構造の製造方法を工程順に示した概念図である。
【図７】本発明の実施例であり、高信頼性を有する多層配線構造の製造方法を工程順に示した概念図である。
【図８】本発明の第４の参考例を示す概念図であり、シリサイド形成による電極・配線形状の製造方法を工程順に示した概念図である。
【図９】本発明の第５の参考例を示す概念図であり、シリサイドとシリコンとの接合深さが極浅で、且つ高信頼性シリサイド電極・配線構造の製造方法を工程順に示した概念図である。
【図１０】先行技術の電極と半導体間のコンタクトを示す概念図である。
【図１１】先行技術の電極と半導体間のコンタクト抵抗を示すグラフである。
【図１２】先行技術の電極構造における深さ方向の不純物濃度分布を示すグラフである。
【図１３】先行技術において、シリサイド・シリコン接合面の深さを示す概念図である。
【図１４】本発明の多層配線構造の他の例を示す概念図である。
【図１５】本発明の多層配線構造の他の例を示す概念図である。
【図１６】本発明の多層配線構造の他の例を示す概念図である。
【符号の説明】
１０１ 半導体、
１０２ 絶縁層、
１０３ 高濃度半導体層、
１０４ 開口部、
１０５ 金属層、
１０６ 半導体層、
１０７ 半導体と金属との化合物層、
１０８ 金属層、
４０３ 高濃度半導体層、
４０７ 半導体と金属との化合物層、
４０８ 金属層、
６０１ 半導体、
６０２ 絶縁層、
６０３ 開口部、
６０４ 金属層、
６０５ 半導体層、
６０６ 半導体と金属との化合物層、
ｘj 接合深さ、
７０１ 半導体、
７０２ 絶縁層、
７０３ 開口部、
７０４ 金属層、
７０５ 半導体層、
７０６ 半導体と金属との化合物層、
７０７ 絶縁層、
７０８ 開口部、
７０９ 金属層、
７１０ 半導体と金属との化合物層、
７１１ 金属層、
８０１ 半導体、
８０２ 絶縁層、
８０３ 開口部、
８０４ 金属層、
８０５ 半導体層、
８０６ 半導体と金属との化合物層、
９０１ 半導体、
９０２ 絶縁層、
９０３ 高濃度半導体層、
９０４ 開口部、
９０５−１，−２，−３，−４ 金属層、
９０６−１，−２，−３，−４ 半導体層、
９０７ 半導体と金属との化合物層、
１００１ 半導体、
１００２ 絶縁層、
１００３ 高濃度半導体層、
１００４ 開口部、
１００５ 金属層、
１００６ 半導体と金属との化合物層、
１００７ 金属層、
１４０１，１４０４ 層間絶縁膜、
１４０２ 第１のＡｌ合金配線、
１４０３，１４０７，１４０８ ノンドープＳｉ層、
１４０５ 選択成長タングステン（Ｗ）、
１４０６ 第２のＡｌ合金配線。
【産業上の利用分野】
本発明は、半導体装置の製造方法に係わり、より詳細には、超高密度集積回路（ＵＬＳＩ）に適合した半導体装置の製造方法に関する。
【０００２】
【関連技術】
現在、ＵＬＳＩの集積度は目ざましい勢いで増大し続けており、素子の寸法としては０．１μｍ、さらには、それをも凌駕する超微細寸法の素子の実現をも目指して盛んに研究開発が進められている。
【０００３】
素子の高集積化により、配線構造の複雑化・多層化が一段と進展している。それに伴い、配線同士の接続や金属配線と半導体との接続のためのコンタクト部の数は爆発的に増大している上に、その寸法に関してはより一層の超微細化が推し進められてきている。ＵＬＳＩ中に存在する各種のコンタクトの高信頼化・高性能化は、ＵＬＳＩの高信頼化・高性能化を実現するための鍵となる重要な開発項目の一つである。
【０００４】
金属と半導体とのコンタクト部の高信頼化・高性能化の達成のためには、低コンタクト抵抗化が必須であり、その実現のためには、超清浄なコンタクト界面の形成が必要不可欠である。その理由は、コンタクト界面における電気伝導の妨げとなるような絶縁物層（例えば酸化膜等）の存在は、コンタクト抵抗の増加及びコンタクト抵抗値のばらつきを招くからである。
【０００５】
しかしながら、金属配線同士を接続するためのコンタクトの場合にせよ、半導体素子のオーミック性接触の電極を形成するための金属と半導体とのコンタクトの場合にせよ、超清浄なコンタクト界面を得ることは非常に難しい。その理由は、コンタクトを形成するためには、金属表面あるいは半導体に不純物が高濃度に添加された表面等、非常に酸化されやすい材質の表面に対して電極材料を形成しなければならず、形成された界面には酸化膜が残りやすいからである。例えば、金属表面であれば、大気に数秒曝すだけで２〜５ｎｍの酸化膜が形成されるし，ｎ+−Ｓｉ表面であれば、通常の超純水で洗浄するだけで、０．５〜１ｎｍのＳｉＯ2が形成される。このことから、半導体素子のコンタクト構造形成において、酸化膜の存在しないコンタクト界面を安定して実現する事が、如何に困難な技術であるかが容易に理解できる。従って、ＵＬＳＩ製造技術において、超清浄な金属と半導体とのコンタクト界面の形成技術の確立が果たす役割は絶大なるものである。
【０００６】
従来、コンタクト形成において、先に述べた様な界面に存在する汚染、特に酸化膜の成長に対する解決策として、コンタクト電極材料形成後の熱処理が行われている。金属とシリコンとの接合形成においては、高融点金属のシリサイドを形成しコンタクト抵抗の低減を図るという技術が開発されている。高融点金属薄膜をシリコン上に形成した後に熱処理を行い、シリサイド化合物を形成し、シリサイドとシリコンとの界面をコンタクト形成直後の界面の位置よりも深い地点にもってくることにより、清浄なシリサイドとＳｉとの界面を得ることが可能となる。さらには、安定したシリサイド形成を行うため、あるいはシリサイド化温度の低温化という目的から、イオンビームミキシングを用いたシリサイド形成技術も開発されている。シリコン上に高融点金属を成膜後、その上からイオン注入を行い、その後熱処理を施すことによりシリサイドを形成する技術である。
【０００７】
しかしながら、これらのシリサイド形成による金属と半導体とのコンタクト形成方法には、解決すべきいくつかの問題点が存在する。
【０００８】
ここで、ｎ+-Ｓｉ上へＴａシリサイド電極を形成する場合を例にとり、先行技術に係わる問題点を図１０〜１２を用いて説明する。図１０は、ｎ+-Ｓｉ上へのＴａシリサイド電極の形成工程を示す断面図である。図１０（ａ）において、１００１はｐ型シリコンウェハであり、抵抗率は０．３〜１．０Ω・ｃｍである。ウェハの表面には絶縁膜としてＳｉＯ2 １００２が厚さ約５００ｎｍ程度形成されている。ウェハの表面には、一部にｎ型の不純物濃度が２×１０20ｃｍ-3であるｎ+ 高濃度層１００３が形成されており、その高濃度層１００３内の領域の一部が外部と電気的に導通がとれるようにＳｉＯ2 １００２に開口部１００４が少なくとも１ヶ所設けられている。その上には、Ｔａ層１００５が厚さ約１０ｎｍ程度形成されている。この構造を有するウェハに対して、熱処理を行いシリサイド層（ＴａＳｉ2 ）１００６を形成する（図１０（ｂ）参照）。熱処理の方法としては、電気炉を用い、Ａｒガス流量を２ｌ／ｍｉｎとし、９００℃、１時間のアニール処理を行った。その上に引き出し配線材料として、Ｔａ層１００７を厚さ５００ｎｍ程度形成した後に、パターニングを行った（図１０（ｃ）参照）。
【０００９】
図１１に、この製作工程により形成されたＴａＳｉ2 ／ｎ+-Ｓｉコンタクトのコンタクト抵抗の測定結果を示す。抵抗値及びその値のばらつきの幅ともに、高性能ＵＬＳＩの実現のために充分な値とはなっていない。ＭＯＳトランジスタのソースやバイポーラトランジスタのエミッタの金属半導体の接触抵抗は徹底的に低いことが要求される。ソースやエミッタの抵抗Ｒsが大きいと、トランジスタの流れる電流Ｉを大きくできず、ＬＳＩの高速動作が実現されなくなってしまうからである。ソースやエミッタに抵抗Ｒsが存在すると、真性トランジスタに加わる電圧Ｖgiは、Ｖgi＝Ｖg−ＲsＩ となり、外部から印加された制御電圧ＶgよりＲsＩだけ小さくなってしまう。トランジスタの変換コンダクタンスをｇmとすると、Ｉ＝ｇm（Ｖg−ＲsＩ）より、Ｉ＝ｇmＶg／（１＋ｇmＲs）となり、Ｒsが大きいと分母が大きくなって、電流Ｉは極端に小さくなってしまう。例えば、コンタクトホールの面積が０．１ｘ０．１μｍ2（＝１０-10ｃｍ2）のとき、従来の接触抵抗Ｒc＝１ｘ１０-7Ωｃｍ2では、１つのコンタクトだけで１ＫΩの接触抵抗となってしまう。通常、ＣＭＯＳ構造の場合、電源とアースの間には最低４個のコンタクトが入ることになるから、Ｒcは１ｘ１０-9Ωｃｍ2以下にすることが不可欠である。
【００１０】
図１２に、以上の製作工程により形成されたＴａＳｉ2 ／ｎ+-Ｓｉ接合の深さ方向の不純物濃度分布を２次イオン質量分析（ＳＩＭＳ）により測定した結果を示す。以上の技術では、シリサイドとＳｉの界面の清浄化はある程度実現できるものの、初期の界面に存在していた酸素がシリサイド層中に取り込まれてしまい、抵抗の増加をもたらす一因となることが分かった。また、熱処理を施す前に、金属表面に酸化膜が形成されていれば、その酸素が熱処理中にシリサイド層に混入することとなり、形成されたシリサイド層の抵抗が増加することが確認された。
【００１１】
さらに、先行技術によるシリサイド化を用いた電極形成工程における重大な問題として、シリコン基板へのシリサイド層の食い込みという問題がある。
【００１２】
高融点金属とシリコンとのシリサイド化反応においては、シリサイド層がシリコン層へと深く進入していくため、シリサイドとシリコンとの接合の極浅化を達成することは非常に困難である。
【００１３】
Ｔａとシリコンとの反応によるタンタルシリサイド（ＴａＳｉ2 ）の形成を例にとり、シリサイド層がどの程度シリコン基板に食い込むかを調べた結果を図１３に示す。厚さ１０ｎｍのＴａをシリコン基板上に成膜し熱処理を行いシリコン基板と反応させると、シリコン基板表面に厚さ約２４ｎｍのタンタルシリサイド層が形成される。初期のＴａとシリコン界面を基準にとると、深さ２２ｎｍの位置にまでシリサイド層が食い込んでいる。形成されたシリサイドは、膜厚の実に９割以上がシリコン基板中に沈み込んだ形となっていることが分かる。このため、Ｓｉとシリサイドの格子間隔の違いから大きな歪が局所的に発生し、欠陥、転移発生の原因となっている。従って、先行技術によるシリサイド化を用いた電極形成方法は、極薄・極浅接合を有する半導体素子の電極形成に用いるためには、素子構造上の制限を伴うことになる。
【００１４】
ＵＬＳＩの超微細化・超高集積化の進展とともに、半導体中の接合、例えば、ＭＯＳＦＥＴのソース・ドレインやバイポーラトランジスタのエミッタ等、ますます極浅化が進み、１０〜５０ｎｍ程度にまで達している。この様な極浅な接合深さを有する半導体層に対してオーミックコンタクト電極を形成する工程に金属薄膜とシリコンとのシリサイド化工程を用いる場合、先行技術による形成方法では、シリサイド層がソース・ドレインやエミッタ等の極薄層を突き抜けてしまう恐れがある。
【００１５】
これらのことから判断すると、従来のシリサイド形成技術では、コンタクト抵抗の徹底的な低減のための完璧な解決策とはいえず、さらに接合の極浅化に対する問題も生じ、ＵＬＳＩの高性能化、高信頼化の達成は非常に困難であると言わざるを得ない。
【００１６】
【発明が解決しようとする課題】
本発明は、高性能・高信頼性ＵＬＳＩのための半導体装置における電極・配線形成工程において必要不可欠である重要な２つの要求項目の実現を主目的とする。１つは、電極部と半導体層とのコンタクト抵抗の低減のために、酸化膜を主とした汚染層を無くし、金属層と半導体層界面近傍１ｎｍ程度の領域の半導体層中の不純物濃度即ち、電子、ホール密度を最大にした高品質の金属と半導体との接触構造を形成することであり、もう１つは、極浅・極薄層を有する半導体装置のための金属と半導体との接触構造を形成することである。
【００１７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板表面の少なくとも一部に、金属層と半導体層とを、大気に曝さずに連続して形成した後、熱処理して前記金属層と前記半導体層とを反応させ金属と半導体との化合物を形成する半導体装置の製造方法であり、
前記熱処理後において、未反応の半導体層上に、絶縁層の開口部を覆うように第２の金属層を形成した後熱処理して、前記未反応の半導体層と第２の金属層の金属との化合物を形成することを特徴とする半導体装置の製造方法である。
【００１８】
前記熱処理の前に、前記半導体基板に前記半導体層及び金属層を介して所定の不純物原子もしくは不純物分子をイオン注入することを特徴とする請求項１に記載の半導体装置の製造方法である。
【００１９】
前記イオンは、前記半導体基板を構成する元素または前記半導体基板中において電子あるいはホールを発生する原子あるいはその原子を含む分子であることを特徴とする請求項２に記載の半導体装置の製造方法である。
【００２０】
前記半導体基板と前記化合物との界面で前記半導体基板中の不純物濃度が最大となるように、不純物をイオン注入することを特徴とする請求項３に記載の半導体装置の製造方法である。
【００２１】
前記イオンの注入量は、１×１０１３〜４×１０１８ｃｍ−２であることを特徴とする請求項２〜４のいずれか１項に記載の半導体装置の製造方法である。
【００２２】
前記半導体基板の半導体は、シリコン（Ｓｉ）半導体であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法である。
【００２３】
前記金属層は、高融点金属、高融点金属を含む合金、または高融点金属の化合物であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法である。
【００２４】
前記金属層は、Ｔａ，Ｔｉ，Ｗ，Ｃｏ，Ｍｏ，Ｈｆ，Ｎｉ，Ｚｒ，Ｃｒ，Ｖ，Ｐｄ及びＰｔの内少なくとも１つ含むことを特徴とする請求項７に記載の半導体装置の製造方法である。
【００２５】
前記金属層の厚さは、１〜５０ｎｍであることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法である。
前記半導体層は、不純物濃度が１ｘ１０１８ｃｍ−３以下であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法である。
前記半導体層の厚さは、０．３ｎｍ以上であることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置の製造方法である。
前記半導体層の厚さを前記金属層の厚さ以上として、前記化合物と前記半導体との界面を浅くすることを特徴とする請求項１１に記載の半導体装置の製造方法である。
前記熱処理後に形成された前記化合物の厚さの半分以上が、前記半導体層側に位置していることを特徴とする請求項１１または１２に記載の半導体装置の製造方法である。
前記半導体層は、シリコン（Ｓｉ）半導体からなることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置の製造方法である。
【００２６】
【作用】
本発明では、金属配線同志あるいは電極材料と半導体の接合形成において、非常に酸化されやすい金属の超清浄な表面に対して、酸化膜の成長等の汚染を防ぐために半導体層を覆いかぶせ、熱処理を施し、金属と半導体との化合物を形成している。これにより、酸化膜の存在しない電極と半導体との接合、及び酸素等の不純物が非常に少なく低抵抗である電極層を形成することができる。また、それと同時に、金属層の上下を半導体で挟む形で金属と半導体とを反応させることにより、反応に必要な半導体を金属の上下両方から供給させることが可能となる。これにより、金属層全体を反応させた際の、金属と半導体との化合物層の半導体中への食い込み深さを浅くすることが可能となる。特に、半導体層の厚さを金属層の厚さ以上とすることで、この食い込みをより一層浅くすることができる。尚、本発明において、半導体層は半導体と同種の材料が好ましいが、異種材料であっても上記効果は得られる。
【００２７】
さらに、熱処理前に、金属層及び半導体層を透過させて金属層と半導体との界面近傍にイオン注入を行うことも、接触抵抗低減の特性改善のために効果的である。イオン注入により、金属と半導体とがミキシングされ化合物形成の為の熱処理温度や処理時間の低減が可能となる。注入イオン種としては、より一層のコンタクト抵抗の減少、半導体の再結晶化等の観点から、半導体のドーパント、半導体構成元素、金属層構成元素等が好適に用いられる。特に、半導体のドーパントとなるイオンを用いて、金属と半導体との化合物層と半導体との最終的な界面部で、ドーパント濃度が最大となるように製造工程条件を制御することにより、金属と半導体とのコンタクト抵抗の低減を図ることができる。イオン注入量及びイオンエネルギは、注入イオン種、熱処理条件、半導体層及び金属層の膜厚、構成元素等により適宜決定されるが、より一層のコンタクト抵抗の減少、半導体の再結晶化の観点から、それぞれ１ｘ１０13〜４ｘ１０18ｃｍ-2、１６〜２００ＫｅＶが好ましい。また、注入量は１ｘ１０15〜１ｘ１０17ｃｍ-2がより好ましい。
【００２８】
本発明の製造方法において、半導体及び半導体層としてはＳｉ，Ｇｅ等、金属層としてはＴａ，Ｔｉ，Ｗ，Ｃｏ，Ｍｏ，Ｈｆ，Ｎｉ，Ｚｒ，Ｃｒ，Ｖ，Ｐｄ，Ｐｔ等が好適に用いられる。特に、半導体の材料としてＳｉ、金属材料としてＴａ，Ｔｉ，Ｗ，Ｐｔ等の高融点金属を選択した場合に好適に適用され、ＬＳＩのより一層の高性能化を可能とする製造方法として非常に有望な製造方法となる。
【００２９】
半導体層及び金属層の膜厚は、イオン注入条件、熱処理条件、及びその使用目的によって、相互に関連して決定される。半導体層の好適な膜厚は０．３ｎｍ以上である。また金属層は、１〜５０ｎｍが好ましい。１ｎｍ以上とすることで、より一層均一な金属と半導体との化合物が形成され，５０ｎｍ以下とすることで化合物形成時の結晶欠陥の発生を抑えることができる。更に、本発明において、半導体層の不純物濃度は１ｘ１０18ｃｍ-3以下とするのが好ましく、この範囲で生成する化合物の抵抗は、一層小さいものとすることができる。半導体層の不純物濃度がこれ以上高くなると、大気に曝したときに表面が酸化され易くなるからである。
【００３０】
本発明の熱処理は、１００℃以上が好ましく、３００〜５００℃がより好ましい。この範囲で、低抵抗でコンタクト抵抗の小さな金属と半導体との化合物が形成される。
【００３１】
また、本発明においては、基体上に金属層、半導体層を大気に曝さずに連続して形成後、続いて熱処理して前記金属層と前記半導体層を反応させて金属と半導体との化合物を形成し、その後未反応の金属層をエッチングして取り除き、金属と半導体との化合物を所定の形状に形成することにより、従来微細パターンの形成が困難であった高融点金属またはその化合物（シリサイド）を精確に微細にパターニングすることが可能となる。
【００３２】
【実施例】
以下に、参考例及び実施例を挙げて本発明をより詳細に説明する。
【００３３】
（参考例１）
以下、本発明の第１の参考例を、第１図を用いて説明する。図１（ａ）〜（ｃ）は、ｎ+-Ｓｉ上へのＴａシリサイドによるオーミックコンタクト電極を形成する工程を示す断面図である。１０１は例えばｐ型シリコンウェハであり、抵抗率は例えば０．３〜１．０Ω・ｃｍである。ウェハは目的によってはｎ型を用いても構わない。ウェハの表面には絶縁膜として例えばＳｉＯ2 １０２が厚さ約５００ｎｍ程度形成されている。ウェハの表面には、一部にｎ型の不純物濃度が例えば１〜２×１０20ｃｍ-3であるｎ+ 高濃度層１０３が形成されており、その高濃度層１０３内の領域の一部が外部と電気的に導通がとれるようにＳｉＯ2 １０２に開口部１０４が設けられている。その上には、電極材料層１０５（例えばＴａ層）が厚さ約５〜５０ｎｍ程度形成されている。さらにＴａ層１０５の上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の不純物を極めて低濃度（１ｘ１０12〜１ｘ１０15ｃｍ-3）に含むＳｉ層１０６が厚さ約２〜３０ｎｍ程度形成されている。Ｔａ層とＳｉ層は高真空対応の薄膜形成装置を用いて、一切大気に曝すこと無く連続して形成されている。連続成膜が必要な理由は、金属は大気に曝されると瞬時に表面が２〜５ｎｍ酸化されるからである。Ｔａ上に特にノンドープのＳｉを成膜すると、大気に曝しても１時間程度は酸化されない。勿論、目的や条件に応じて、Ｔａ以外の金属を用いても良いし、層の厚さも自由に選ぶことが可能であることは言うまでもない。Ｓｉ層に関しても、目的や条件に応じて層の厚さも自由に選ぶことが可能である（ここまで、図１（ａ）参照）。Ｔａは、ｎ−Ｓｉ、ｐ−Ｓｉに対しショットキ・バリア・ハイトが０．５６ｅＶ、０．５８ｅＶと殆ど等しいため、ｎ+−Ｓｉ、ｐ+−Ｓｉにそれぞれ極めて低い接触抵抗が実現される。Ｔｉも同様な特性をもつ金属である。
【００３４】
この構造を有するウェハに対して、イオン注入を行った。注入するイオン種としてはウェハ上の高濃度層１０３と同型となる不純物、例えば、Ａｓイオンを注入する。これは、ＰでもよいしＳｂでも良いが、結晶構造の整合性を考慮すると高濃度層１０３中の不純物と同一元素であることが望ましい。注入ドーズ量としては、例えば２×１０15ｃｍ-2とし、イオンの加速エネルギーとしては例えば７５ｋｅＶとした。
【００３５】
本参考例では、シリサイドとＳｉ半導体界面で不純物濃度を最大としコンタクト抵抗を一層低下させるためにＡｓイオンを用いたが、単にイオンミキシングする事が目的の場合においては、他のイオン（例えばＴａ、Ｓｉ等）を用いても良い。
【００３６】
イオン注入後熱処理を行い、シリサイド層（ＴａＳｉ2 ）１０７の形成及びイオン注入層の再結晶化を行った。熱処理の方法としては、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流しながら、９００℃、１時間のアニール処理を行った。熱処理方法は、ランプ加熱でも良いし、その他の方法でも良い。温度も９００℃に限らず、４００〜５００℃で十分可能である。ガスに関しても、Ａｒに限らず、目的や条件に応じてＨ2、Ｎ2 、Ｈｅ、等のガス、あるいはこれらの混合ガスを用いても構わないし、流量に関してもここに記した条件以外でも、ガスの清浄性が保証されるならば問題とはならない。あるいはプロセスの整合性を考慮して真空中にて熱処理を行うことがより効果的な場合もある。温度や処理時間に関しても、目的、条件に応じて最適な条件を用いれば良いことは言うまでもない。その後、高純度不活性ガス雰囲気内、例えば、Ｎ2雰囲気において、最表面に残っている未反応のＳｉ層をエッチング液（例えばフッ酸と硝酸の混合水溶液）により除去し、シリサイド層を露出させた。Ｓｉ除去はＣｌ2ガス雰囲気下でＣｌラジカルを発生させても良い。これは、Ｓｉ層の残留の心配を完全に取り除くため為に行った処理であり、もし、Ｓｉ層がすべてシリサイド化されていれば、ここで述べた様なエッチング処理は行わなくともよい（ここまで図１（ｂ）参照）。
【００３７】
更に、表面に露出しているシリサイド層を超高純度のＮ2 雰囲気において搬送し、超高真空スパッタリング成膜装置を用いて電極材料を形成した。本実施例においては、例えばＴａ層１０８を厚さ５００ｎｍ程度形成した。Ｔａ層１０８及びシリサイド層１０７にパターニングを施し、引き出し電極を形成した。言うまでもなく、引き出し電極としてはＴａ以外の電極材料を用いても構わないし、膜厚もここに記す以外の厚さでも一向に構わない（図１（ｃ）参照）。
【００３８】
図２に、参考例の製作工程により形成されたＴａＳｉ2 ／ｎ+-Ｓｉコンタクトのコンタクト抵抗の測定結果を示す。従来例（図１１）に比べて、抵抗値及びそのばらつきの幅ともに低減されていることが分かる。図３には、本参考例の製作工程により形成されたＴａＳｉ2 ／ｎ+-Ｓｉ接合について、深さ方向の不純物濃度分布を２次イオン質量分析（ＳＩＭＳ）により測定した結果を示す。酸素に関しては、表面以外では測定限界値以下となっている。表面に酸素が確認されているのは、ＳＩＭＳ装置に搬入し測定を開始するまでの間に表面に形成された酸化膜によるものである。
【００３９】
この結果から、本参考例の方法により、電極と半導体の接合部形成において徹底的に酸素の混入を防ぐことが可能となり、この様な汚染物質の混入の低減が、半導体装置の電極形成工程において、抵抗値の低減に非常に効果的であることが容易に理解できる。
【００４０】
また、この図からシリサイド界面近傍においてＡｓの濃度が高い値となっていることも分かる。
【００４１】
本参考例では、ｎ型高濃度Ｓｉ層上への電極形成に関しての参考例を示したが、ｐ型高濃度Ｓｉ層上への電極形成に関しても同様である。但し、その場合には、高濃度層１０３は、ｐ型の高濃度不純物層が形成されている。また、注入するイオン種としてはウェハ上の高濃度層１０３と同型となる不純物（例えば、Ｂ+イオンやＢＦ2 +イオン）が注入される。例えば、Ｂイオンを用いる場合には、イオンのエネルギは１６〜２５ＫｅＶとなる。あるいは、その他のイオン（例えば、Ｓｉ、Ｔａ等）で良い場合もある。
【００４２】
この様に本参考例を用いれば、例えば、半導体装置における電極材料層と半導体とのコンタクト抵抗のさらなる低減が達成できる。その結果、ＵＬＳＩの高性能化を一段と押し進めることが可能となる。
【００４３】
（参考例２）
本発明の第２の参考例を図４を用いて説明する。本参考例では、金属層上に形成された半導体層を透過させてイオンを注入する事により、イオンミキシングのためのイオン注入と半導体高濃度層形成のためのイオン注入を同時に行った。図４（ａ）は、実施例１のウェハとは、高濃度層１０３が形成されていないことを除けば、同条件を満たしている。
【００４４】
図４（ａ）の構造を有するウェハに対して、イオン注入を行った。注入するイオン種として、ｎ型のドーパントとなるＡｓイオンを注入した。これは、ＰでもよいしＳｂでも良い。注入ドーズ量としては、例えば２×１０15ｃｍ-2とし、イオンの加速エネルギーとしては例えば７５ｋｅＶとした。
【００４５】
イオン注入後、熱処理を行いシリサイド層（ＴａＳｉ2 ）４０７の形成及びイオン注入層の再結晶化を行った。熱処理の方法では、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流して、５００℃、１時間のアニール処理を行った（図４（ｂ）参照）。熱処理方法・条件に関しては参考例１と同じ条件である。
【００４６】
その後、高純度不活性ガス雰囲気内、例えばＡｒ雰囲気において、最表面に残っている未反応のＳｉ層をフッ酸と硝酸の混合水溶液等のエッチング液により除去し、シリサイド層を露出させた。更に、大気に曝すこと無く、その上に電極材料として、例えばＴａ層４０８を厚さ５００ｎｍ程度形成した。Ｔａ層４０８及びシリサイド層４０７に対してパターニングを施し、引き出し電極を形成した（図４（ｃ）参照）。言うまでもなく、Ｔａ以外の電極材料を用いても構わないし、膜厚もここに記した以外の厚さでも良い。
【００４７】
図５に、以上の製作工程により形成されたＴａＳｉ2 を電極として有するｎ+Ｓｉ／ｐＳｉ構造を有するｐｎダイオードの電流−電圧特性の測定結果を示す。図５が示すように、良好なダイオード特性が得られていることが分かる。この結果は、参考例１でも述べているとおり、接合形成時に酸素などの汚染物質の混入が徹底的に低減されていることに起因しており、本発明による接合形成方法の効果によるものである。
【００４８】
本参考例では、ｎ型高濃度Ｓｉ層の形成と電極形成とに関する例を示したが、ｐ型高濃度Ｓｉ層の形成と電極形成に関しても同様である。但し、その場合には、注入するイオン種としては、ｐ型のドーパントとなるイオン（例えばＢイオン）を用いる。
【００４９】
（参考例３）
図６を用いて、非常に浅い接合を有するシリサイド・シリコン接合形成に関する本発明の第３の参考例を説明する。
【００５０】
６０１はウェハ表面のｐ型のシリコンである。Ｓｉ層６０１はウェハ上に形成されたシリコン層でも良いし、シリコンウェハそのものでも良い。また、Ｓｉ層６０１の表面は何箇所かが絶縁層や金属層で覆われていても良いし、Ｓｉ層６０１の何箇所かに不純物が添加されている拡散層が形成されていても良い。Ｓｉ層の抵抗率は例えば０．３〜１．０Ω・ｃｍである。Ｓｉ層６０１は、目的によりｎ型を用いても構わない。また、抵抗率は目的や条件によっては、ここに記す範囲に限らずとも良い。Ｓｉ層６０１上には、絶縁膜として例えばＳｉＯ2 ６０２が厚さ約５００ｎｍ程度形成されている。ＳｉＯ2 ６０２に開口部６０３が少なくとも１ヶ所設けられている。その上には、シリコンと反応しシリサイドを生成する金属、例えばＴａ層６０４が厚さ約１０ｎｍ程度形成されている。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいはシリサイド形成時の体積変化に伴う欠陥発生を極力防ぐことを考慮すると、１０ｎｍ程度の膜厚にすることが最適である。さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層６０５が厚さ約３０ｎｍ程度形成されている。Ｓｉ層６０５の厚さは、３０ｎｍに限らずとも良いが、Ｔａ層６０４の表面を完全にＳｉ層６０５で覆うことや、Ｔａ層６０４全体を完全にシリサイド化させることを考慮すると、２５ｎｍ程度以上であれば問題ない（図６（ａ）参照）。
【００５１】
熱処理を行い、シリサイド層（ＴａＳｉ2 ）６０６の形成を行った。熱処理の方法としては、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流し、７００℃、１時間のアニール処理を行った。熱処理方法は、ランプ加熱でも良いし、その他の方法でも良い。ガスに関しては、Ａｒに限らず、目的や条件に応じてＨ2、Ｎ2 、Ｈｅ、等といった他のガス、あるいは、これらの混合ガスを用いても構わないし、流量に関してもここに記す条件以外でも、ガスの清浄性が保証されるならば問題とはならない。また、あるいは真空中にて熱処理を行うことがより効果的な場合もある。温度や処理時間に関しても、目的、条件に応じて最適な条件を用いれば良いことは言うまでもない。
【００５２】
シリサイド形成後、シリサイド層の反応前の初期のシリコンの最表面に対する接合の深さｘj を測定したところ１２ｎｍであった（図６（ｂ）参照）。なお、Ｓｉ層６０５を形成せずに行う従来の方法で形成されたシリサイド層に関して同様の測定を行ったところ、接合の深さは２２ｎｍであった。
【００５３】
この結果から、本参考例のシリサイド形成方法を用いることにより従来方法と比較して、接合深さを約５０％の値にまで浅くすることに成功していることが分かる。高性能・高集積化半導体素子の製造のためには、接合の徹底的な極浅化が必要不可欠である。この要求に対して、本参考例によるシリサイド電極形成方法が非常に効果的であることは明らかである。
【００５４】
（実施例）
図７は、本発明の実施例である多層配線構造形成の為の製作工程を示す断面図である。
【００５５】
７０１はウェハ表面の半導体である。ここでは、例としてｐ型シリコン層を用いた。Ｓｉ層７０１はウェハ上に形成されたシリコン層でも良いし、シリコンウェハそのものでも良い。また、Ｓｉ層７０１の表面は何箇所かが絶縁層や金属層で覆われていても良いし、Ｓｉ層７０１の何箇所かに不純物が添加されている拡散層が形成されていても良い。Ｓｉ層の抵抗率は例えば０．３〜１．０Ω・ｃｍである。目的によってはｎ型を用いても構わない。また、抵抗率は目的や条件によっては、ここに記す範囲に限らずとも良い。Ｓｉ層７０１上には、絶縁膜層として例えばＳｉＯ2 層７０２が形成されており、ＳｉＯ2 層７０２の一部はＳｉ層７０１を露出するための開口部７０３が少なくとも１箇所以上形成されている。開口部７０３を覆うように金属層（ここでは例えばＴｉ層）７０４が１０ｎｍ程度の厚さ形成されている。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいは、シリサイド形成時に極力結晶欠陥の発生を防ぐことを考慮すると、１０ｎｍ程度の膜厚にすることが最適である。さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層７０５が厚さ約１８ｎｍ程度形成されている。Ｓｉ層７０５の厚さは、１８ｎｍに限らずとも良いが、Ｔｉ層７０４の表面を完全にＳｉ層７０５で覆うことや、熱処理後において、金属と未反応のＳｉ層を最低１原子層以上を残し、かつ未反応のＳｉ層の厚さが余り厚すぎないようにすることを考慮して決めれば良い。ここでは、Ｔｉ層７０４よりも厚い値として例えば１８ｎｍ程度とした。その後、Ｔｉ層７０４とＳｉ層７０５に対して、適当な形状にパターニングを施した（ここまで図７（ａ）を参照）。
【００５６】
その後、熱処理を施した。熱処理の方法としては、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流し、７００℃、１時間のアニール処理を行った。熱処理方法は、ランプ加熱でも良いし、その他の方法でも良い。ガスに関しては、Ａｒに限らず、目的や条件に応じてＨ2、Ｎ2 、Ｈｅ、等といった他のガス、あるいは、これらの混合ガスを用いても構わないし、流量に関してもここに記す条件以外でも問題とはならない。また、あるいは真空中にて熱処理を行うことがより効果的な場合もある。温度や処理時間に関しても、目的、条件に応じて最適な条件を用いれば良いことは言うまでもない。この熱処理によりＴｉとＳｉが反応しチタンシリサイド（ＴｉＳｉ2 ）７０６が２５ｎｍ程度の厚さで形成された。Ｓｉ層７０１に対するチタンシリサイド層の接合深さは約１２．５ｎｍ程度であり、接合の極浅化が図られている。また未反応のＳｉ層７０５の膜厚は約５．５ｎｍ程度であった（ここまで図７（ｂ）参照）。
【００５７】
次に、配線間の電気的絶縁を行うために層間絶縁層として例えばＳｉＯ2 層７０７を化学的気相成長法（ＣＶＤ）法を用いて、厚さ５００ｎｍ〜１μｍ程度形成した。層間絶縁層７０７の一部にはシリサイド層７０６上の未反応のＳｉ層７０５を露出するための開口部７０８がフォトリソ工程後の層間絶縁膜のリアクティブイオンエッチングにより少なくとも１箇所以上設けられている（ここまで図７（ｃ）参照）。
【００５８】
次に、オゾンを数ｐｐｍ含む超純水で開口部７０８を十分洗浄した後、０．５〜１％希フッ酸水溶液を用いてＳｉ層７０５表面上の酸化膜の除去を行った。続いて、開口部７０８を覆うように金属層７０９、例えばＴｉ層を厚さ５００ｎｍ程度形成した。金属層７０９は、シリコンと安定に反応しシリサイド化合物を形成する金属ならばＴａやＰｔ等の他の金属でも良い。また、その膜厚に関しても開口部７０８に露出しているＳｉ層７０５と完全に反応し、金属層７０９とシリサイド層７０６のコンタクト部が全体に亘りシリサイド化されるような膜厚とすれば良い。洗浄方法は、開口部７０８に対する洗浄効果が十分あり、且つ開口部７０８に露出しているＳｉ層が完全に消失してしまわないこと、及びＳｉ層表面に何らかの不動態膜を残すこと無しに開口部７０８に露出しているＳｉ表面を超清浄な状態に保てること、という条件を満たせば本実施例で用いた方法に限る必要はない。（図７（ｄ）参照）。
【００５９】
その後に、熱処理を施し、新たにシリサイド層７１０を形成した。熱処理の方法は、本実施例中において既に記した条件と同様である。最後に、Ｔｉ層７１１に対して、少なくとも１ヶ所以上任意の形状にパターニングを行い配線構造を作製した（図７（ｅ）参照）。
【００６０】
本実施例の多層配線構造形成方法により、金属配線同士のコンタクト部形成においても、金属表面をシリコンで覆い隠すことにより金属表面の酸化を防ぎ、金属層の界面における酸素の混入を徹底的に抑制する事に成功した。更に、コンタクト部への金属配線形成直前の開口部の洗浄において、金属表面をＳｉで覆うという方法を用いることで、金属表面が露出しているコンタクト開口部に対しては用いることができなかった酸性溶液を用いて洗浄することが可能となり、コンタクト界面の超清浄化の達成に成功し、金属配線同士のコンタクト部の信頼性の向上を可能とした。さらに、従来は金属表面上に直接接触する形で層間絶縁膜、主としてＳｉＯ2 を形成していたため、金属表面の酸化による電気抵抗やエレクトロマイグレーション耐性等の電気的特性が劣化する問題、あるいは金属と酸化膜との密着性の悪さの問題等があったが、本実施例の方法では、シリサイド層上にシリコン層を残した状態で絶縁膜を形成するため金属表面は酸化されず、また、シリサイド上にしっかりと残っているシリコン層上にＳｉＯ2 を形成しているため密着性も改善された。この例では、多層金属配線間のコンタクト抵抗を減少させることを目的としている。図７では、Ｓｉ層７０５上に形成する金属層７０９をＴｉで且つ全表面に形成する例を記述したが、表面平坦化を目的としてＷＦ6とＳｉＨ4ガスを用いたタングステン（Ｗ）の選択成膜を開口部７０８のＳｉ層上にだけ行い、Ｓｉ層７０５との反応でＷＳｉ2を形成すれば極めて有効である。
【００６１】
超高速のマイクロプロセッサ等においては、金属の多層配線が多用される。金属表面は大気に曝すと瞬時に表面が酸化され２〜５ｎｍ程度の酸化膜が形成される。このため、金属・金属の接触抵抗は必然的に大きくならざるを得ずマイクロプロセッサの高速特性を劣化させたり、論理振幅を小さくしてしまう。金属表面の酸化を防ぐには、図１４のような工程が有効である。ここで、コンタクトホールの選択的穴埋めにＷＦ6，ＳｉＨ4を用いたＷの選択成長を用いる例について説明する。
【００６２】
層間絶縁膜１４０１上に第１層目のＡｌ金属配線（０．５〜１μｍ程度）１４０２、ノンドープＳｉ層（５〜１０ｎｍ程度）１４０３を連続成膜する。層間絶縁膜１４０４は、クラスタツールにより連続成膜した方が望ましいが、ノンドープＳｉ１４０３が酸化されにくいことから表面を水素終端した後、大気中を搬送して成膜しても良い。その後フォトリソ工程により所定のパターンに従って、層間絶縁膜１４０４に穴開けを行う。この時に、現状では大気に曝されるが、ノンドープＳｉの存在によりＡｌ合金表面は酸化されない。
【００６３】
ノンドープＳｉにだけ、ＷＦ6＋ＳｉＨ4系選択ＣＶＤ（１８０℃程度）により、Ｗ１４０５を選択的にコンタクトホール部に形成し、４００〜４５０℃の熱処理によりノンドープＳｉ１４０３を全てＷと反応させＷＳｉ2に変える。このようにして、ＷとＡｌ合金の内にＷＳｉ2が介在する形で、いっさい酸化膜を介在させないＷとＡｌ合金の接触が実現される。
【００６４】
更に、Ｗ１４０５上のＡｌ合金１４０６との接触にも酸化膜が存在しないようにすることで、多層配線構造における全ての接触部分で、酸化膜が介在しない接触を実現できる。クラスタツール等を用いて大気に曝すことなくＡｌ合金薄膜１４０６形成を行える場合には、図１４に示したように、形成したＷ１４０５の表面に直接Ａｌ合金薄膜１４０６を形成することで、酸素の混入の少ない界面を形成できる。ここで、Ｗ，Ａｌ合金の代わりに、Ｔａ，Ｔｉ，Ｃｕ，Ａｌ，Ａｇ等の金属またはこれらの合金であってもかまわない。また、この手法は多層配線構造のどの層に用いても良い。
【００６５】
クラスタツールなどの装置を使わない場合でも、図１５のようにＷ１４０５上にノンドープＳｉ層１４０８を形成することで、界面に酸化膜の存在しない多層配線構造を実現できる。即ち、ノンドープＳｉ形成後大気中を搬送してＡｌ合金薄膜１４０６を形成することにより、ノンドープＳｉが酸化され難いことから、配線間に酸化膜のない界面を作製できる。また、更に耐酸化性を高めるため、ノンドープＳｉ形成後その表面を水素終端しても良い。
【００６６】
ノンドープＳｉ１４０８の形成は、例えばＷ１４０５形成用ＣＶＤ装置を用い連続して行うことが可能である。即ち、ＷＦ6とＳｉＨ4ガスを用いてＷ１４０５を形成し、続いてＷＦ6ガスを止めＳｉＨ4ガスだけを用いてノンドープＳｉ１４０８を形成すれば良い。Ａｌ合金薄膜１４０６を加工した後、絶縁膜１４０４上に残るノンドープＳｉは通常除去されるが、高抵抗なため除去する必要がない場合もある。一方、ノンドープＳｉ１４０８の形成をＷ１４０５上のみに選択的に行うことも可能であり、この場合は、Ａｌ合金薄膜１４０６を加工した後に図１６のような構造になり、絶縁膜１４０４上にはノンドープＳｉは形成されない。また、この場合も、上記したように、ノンドープＳｉ１４０８とＷ１４０５の形成を同じＣＶＤ装置内で連続して行うことができる。
【００６７】
２層目のＡｌ合金薄膜１４０６には、ノンドープＳｉ薄膜１４０７が連続成膜されている。このようにＡｌ合金薄膜上にノンドープＳｉを成膜しておけば、特にノンドープＳｉ表面を水素終端しておけば、ＷＦ6＋ＳｉＨ4によるＷ選択成長が完全に行え、表面平坦化に極めて有効である。ここで、Ａｌ合金が、純ＡｌやＣｕ，Ａｇでも良いことは言うまでもない。
【００６８】
（参考例４）
図８は、本発明の第４の実施例であるシリサイド形成による半導体と金属のオーミックコンタクト電極・配線構造の製作方法を示す断面図である。
【００６９】
８０１は半導体層である。ここでは、例としてｎ型シリコン層を用いた。目的によってはｐ型を用いても構わない。Ｓｉ層８０１はウェハ上に形成されたシリコン層でも良いし、シリコンウェハそのものでも良い。また、Ｓｉ層８０１の表面は何箇所かが絶縁層や金属層で覆われていても良いし、Ｓｉ層８０１の何箇所かに不純物が添加されている拡散層が形成されていても良い。Ｓｉ層の抵抗率は例えば０．３〜１．０Ω・ｃｍである。また、抵抗率は目的や条件によっては、ここに記す範囲に限らずとも良い。
【００７０】
Ｓｉ層８０１上には、絶縁膜層として例えばＳｉＯ2 層８０２が形成されており、ＳｉＯ2 層８０２の一部はＳｉ層８０１を露出するための開口部８０３が少なくとも１箇所以上形成されている。開口部８０３を覆うように金属層、ここでは例えばＴｉ層８０４が１０ｎｍ程度の厚さでほぼウェハ上全面に渡り形成されている。金属層８０４は、シリコンと安定に反応しシリサイド化合物を形成する金属ならばＴａ，ＣｏやＷ等の他の金属でも良い。
【００７１】
但し、その金属をエッチングする溶液が、その金属のシリサイドに対してはエッチング反応が進みにくいこと、つまり、シリサイドのエッチング反応に対する金属のエッチング反応の比を大きくとれるようなエッチング溶液であることが必要とされる。ドライエッチングの場合も同様である。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいは、シリサイド形成時に極力結晶欠陥の発生を防ぐことを考慮すると、５〜１０ｎｍ程度の膜厚にすることが最適である。
【００７２】
さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層８０５が厚さ約８〜１３ｎｍ程度形成されており、その一部は、少なくとも１ヶ所以上任意形状にパターニングが施されている。Ｓｉ層８０５の厚さは、８〜１３ｎｍに限らずとも良いが、本参考例においては、Ｔｉ層８０４の表面を完全にＳｉ層８０５で覆うことや、Ｓｉ層８０５全体をシリサイド化させることを考慮して、例えば８〜１３ｎｍ程度とした（ここまで図８（ａ）参照）。
【００７３】
図８（ａ）の構造を有するウェハに対して、イオン注入を行った。注入するイオン種としては、例えば、ｎ型のドーパントとなるＡｓイオンを注入した。これは、ＰでもよいしＳｂでも良い。本実施例においては、オーミックコンタクト電極・配線構造の製作のため、ｎ型のドーパントとなるイオンを注入したが、単にシリサイド化することが目的の場合には、他のイオン（例えばＳｉ、Ｔｉ）でも良い。注入ドーズ量としては、例えば２×１０15ｃｍ-2とし、イオンの加速エネルギーとしては例えば７５ｋｅＶとした。本実施例においては、シリサイド化反応の促進のためにイオン注入によるミキシングを用いたが、必ずしもイオン注入を行わなくとも良い。
【００７４】
イオン注入後、熱処理を行いシリサイド層（ＴｉＳｉ2 ）の形成及びイオン注入層の再結晶化を行った。熱処理の方法としては、電気炉を用い、Ａｒガスを２ｌ／ｍｉｎ流し、４５０℃、３時間のアニール処理を行った。熱処理方法は、ランプ加熱でも良いし、その他の方法でも良い。ガスに関しては、Ａｒに限らず、目的や条件に応じてＨ2、Ｎ2 、Ｈｅ、等といった他のガス、あるいは、これらの混合ガスを用いても構わないし、流量に関してもここに記す条件以外でも問題とはならない。
【００７５】
また、あるいは真空中にて熱処理を行うことがより効果的な場合もある。温度や処理時間に関しても、目的、条件に応じて最適な条件を用いれば良いことは言うまでもない。この熱処理によりＳｉ層８０５で覆われていた部分近傍のＴｉのみがシリコンと反応し、チタンシリサイド（ＴｉＳｉ2 ）８０６が１２〜２５ｎｍ程度の厚さで形成された。Ｓｉ層８０５で覆われていない他の部分のＴｉは未反応の状態で残った。注入されたＡｓが熱処理によりドーパントとして活性化され、シリサイド層８０６の周囲にはｎ型の高濃度層８０７が形成された（ここまで図８（ｂ）参照）。
【００７６】
次に、このウェハをＮＨ4ＯＨとＨ2Ｏ2とＨ2Ｏを５：１：１の体積比で混合した水溶液（２５℃）に浸した。液の混合比は他の比率、例えば４：１：１：でも良い。液温に関しても、２５℃に限らずとも良いが、液温が高すぎるとＨ2Ｏ2の分解あるいは蒸発をもたらし、逆に、液温が低すぎると反応速度の低下をまねくため、２５℃程度とした。この水溶液に浸すことにより、未反応のＴｉ層はエッチングされて消失しＳｉＯ2 層８０２表面が露出された。一方、ＴｉＳｉ2 が形成されている部分はエッチングされずに残り、Ｓｉへのオーミックコンタクト用のチタンシリサイド（ＴｉＳｉ2 ）電極及びその引き出し配線構造が形成された（図８（ｃ）参照）。本実施例においては、ＴｉＳｉ2に関する方法を示したが、他の金属、例えばＣｏを用いる場合にはシリサイド形成後のエッチングには例えばＨＣｌとＨ2Ｏ2とＨ2Ｏとを混合させた水溶液を用いれば良い。
【００７７】
超微細構造の形成において、ドライエッチングプロセスによるパターニングが必須である。しかし、ＣｕＳｉのようにドライエッチングが行いにくい場合には、ウェットエッチング法も有効である。即ち、高融点金属上に所定の形状にパターニングされたシリコン層を形成する。ドライエッチングを用いて、シリコンに微細なパターニングを行うことは容易である。次に、熱処理を加え、あるいはイオンミキシングを先行させてもよいが、高融点金属層全体に渡りシリサイド層を形成する。シリコンと接触していた部分の高融点金属のみがシリサイドとなっているため、形成されたシリサイドの幅と予めパターニングされていたシリコン層の幅とはほぼ等しくなる。その後未反応の高融点金属のみを選択的にウェットエッチングすることによりシリサイドのみが残り、電極や配線などの微細構造を所定の形状に作製することが可能となる（図８（ｄ）参照）。
【００７８】
（参考例５）
図９は、本発明の第５の実施例を示す断面図である。本実施例は、極浅な接合深さを有する半導体層と、半導体と金属との化合物の電極構造とを有し、且つ電極・配線構造を任意の膜厚に形成できるものである。
【００７９】
９０１は半導体層である。ここでは、例としてシリコンウェハを用いた。Ｓｉ層９０１の表面は何箇所かが絶縁層や金属層で覆われていても良いし、Ｓｉ層９０１の何箇所かに不純物が添加されている拡散層が形成されていても良い。Ｓｉ層９０１上には、絶縁膜層として例えばＳｉＯ2 層９０２が形成されている。ウェハの表面には、一部にｎ型の不純物濃度が例えば１〜２×１０20ｃｍ-3であるｎ+ 高濃度層９０３が形成されており、その高濃度層９０３内の領域の一部が外部と電気的に導通がとれるようにＳｉＯ2 ９０２に開口部９０４が少なくとも１ヶ所設けられている。
【００８０】
絶縁膜層９０２上には、開口部９０４を覆うようにして、金属層、ここでは例えばＴａ層９０５−１が１０ｎｍ程度の厚さでほぼウェハ上全面に渡り形成されている。金属層９０５−１は、シリコンと安定に反応しシリサイド化合物を形成する金属ならばＴｉ，Ｗ，Ｐｔ等の他の金属でも良い。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいは、シリサイド形成時に極力結晶欠陥の発生を防ぐことを考慮すると、５〜１０ｎｍ程度の膜厚にすることが最適である。
【００８１】
さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層９０６−１が厚さ約２２ｎｍ程度形成されている。Ｓｉ層９０６−１の厚さは、２２ｎｍに限らずとも良いが、本参考例においては、Ｔａ層９０５−１の表面を完全にＳｉ層９０６−１で覆うことや、Ｓｉ層９０６−１全体をシリサイド化させることを考慮して、例えば２２ｎｍ程度とした。
【００８２】
続いてイオン注入を行った。注入するイオン種としては、例えば、ｎ型のドーパントとなるＡｓイオンを注入した。これは、ＰでもよいしＳｂでも良い。注入ドーズ量としては、例えば２×１０15ｃｍ-2程度とし、イオンの加速エネルギーとしては例えば７５ｋｅＶとした（ここまで図９（ａ）参照）。
【００８３】
Ｓｉ層９０６−１上には、金属層、ここでは例えばＴａ層９０５−２が１０ｎｍ程度の厚さでほぼウェハ上全面にわたり形成されている。金属層９０５−２は、他の金属でもよい場合もあるが、金属層９０５−１と同一材料であることが最適である。厚さに関しては、この値より薄くても厚くても構わないが、シリサイド層を均一に形成すること、あるいはシリサイド形成時に極力結晶欠陥の発生を防ぐことを考慮すると、５〜１０ｎｍ程度の膜厚にすることが最適である。さらにその上には、抵抗率が例えば０．０１〜１０ｋΩ・ｃｍ程度の極めて低濃度な不純物を含むＳｉ層９０６−２が厚さ約２２ｎｍ程度形成されている。Ｓｉ層９０６−２の厚さは、２２ｎｍに限らずとも良いが、本参考例においては、Ｔａ層９０５−２の表面を完全にＳｉ層９０６−２で覆うことや、Ｓｉ層９０６−２全体をシリサイド化させることを考慮して、例えば２２ｎｍ程度とした（ここまで図９（ｂ）参照）。
【００８４】
以降、形成したいシリサイド層の厚みを考慮して、金属層の形成とその金属層上へのシリコン層の形成を任意回数繰り返せばよいが、本参考例においてはさらに２回繰り返し、最終的に金属層とシリコン層との対を例えば４層形成した。Ｔａ層は９０５−３及び９０５−４、Ｓｉ層は９０６−３及び９０６−４である（ここまで図９（ｃ）を参照）。
【００８５】
その後熱処理を施した。方法や条件に関しては、参考例１に記した熱処理に関するものと全く同様の条件である。熱処理により、タンタルシリサイド層９０７が厚さにして９６ｎｍ程度形成された。本例においては、金属層とシリコン層の対を４層形成し９６ｎｍとしたが、層の形成回数を制御することにより、比較的自由にシリサイド層の膜厚を制御することができる。また、本参考例においては熱処理を最終的な膜の形成後に１回行ったが、Ｓｉ層９０６−２形成後ならば、熱処理を任意の時点で少なくとも１回以上の任意の回数行ってもよい。また、Ｓｉ層９０６−２形成後ならば、イオン注入は、任意の時点で任意の回数行ってもよい。シリサイド層９０７形成後、任意形状にパターニングを行い電極・配線構造を作製した（ここまで第６図（ｄ）を参照）。
【００８６】
この方法により、非常に浅い接合を有するシリサイドとシリコンとのコンタクト電極が形成できた。参考例１においても記したように、コンタクト形成工程の高性能化の結果、その界面におけるドーパント濃度が最大となり、なおかつ、酸素などの汚染が徹底的に低減された結果、非常に低いコンタクト抵抗値を実現できた。
【００８７】
また、コンタクト部は、シリサイド形成時の熱ストレスに起因する応力歪み、あるいは格子定数の差により発生する結晶欠陥を抑えるために、金属の膜厚は極力薄いことが望ましい。しかしながら、配線抵抗あるいは断線の問題を考慮すると、シリサイド化によるコンタクト電極と引き出し配線を同時に形成するためには、金属の膜厚は極力厚い方が望ましい。本参考例に示した製造方法を用いれば、結晶欠陥の発生を徹底的に抑えつつ、ある程度の厚みを有するシリサイド層を用いて、コンタクト電極と引き出し配線構造を同時に作製でき、なおかつ、その電気特性も良好であり、その上、コンタクト部において、シリサイド形成により生じるシリコン層への侵入の深さも極浅化も実現できる。従って、本参考例による半導体装置製造方法が、高性能ＵＬＳＩの実現の為に非常に有益であるといえる。
【００８８】
【発明の効果】
本発明により、非常に低いコンタクト抵抗を有する金属電極の形成、及び、その接合深さの極浅化の達成が可能となり、超高密度・超高性能・高信頼性ＵＬＳＩの実現が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の参考例を示す概念図であり、シリサイド電極による高濃度シリコンへのオーミックコンタクト電極の製造方法を工程順に示した概念図である。
【図２】参考例１により製造された半導体装置の電極と半導体間のコンタクト抵抗を示すグラフである。
【図３】参考例１により製造された半導体装置の電極構造における深さ方向の不純物濃度分布を示すグラフである。
【図４】本発明の第２の参考例を示す概念図であり、ｐｎ接合ダイオード構造の製造方法を工程順に示した概念図である。
【図５】参考例２により製造されたダイオードの電流−電圧特性を示すグラフである。
【図６】本発明の第３の参考例を示す概念図であり、非常に浅い接合を有するシリサイドと半導体との接合構造の製造方法を工程順に示した概念図である。
【図７】本発明の実施例であり、高信頼性を有する多層配線構造の製造方法を工程順に示した概念図である。
【図８】本発明の第４の参考例を示す概念図であり、シリサイド形成による電極・配線形状の製造方法を工程順に示した概念図である。
【図９】本発明の第５の参考例を示す概念図であり、シリサイドとシリコンとの接合深さが極浅で、且つ高信頼性シリサイド電極・配線構造の製造方法を工程順に示した概念図である。
【図１０】先行技術の電極と半導体間のコンタクトを示す概念図である。
【図１１】先行技術の電極と半導体間のコンタクト抵抗を示すグラフである。
【図１２】先行技術の電極構造における深さ方向の不純物濃度分布を示すグラフである。
【図１３】先行技術において、シリサイド・シリコン接合面の深さを示す概念図である。
【図１４】本発明の多層配線構造の他の例を示す概念図である。
【図１５】本発明の多層配線構造の他の例を示す概念図である。
【図１６】本発明の多層配線構造の他の例を示す概念図である。
【符号の説明】
１０１ 半導体、
１０２ 絶縁層、
１０３ 高濃度半導体層、
１０４ 開口部、
１０５ 金属層、
１０６ 半導体層、
１０７ 半導体と金属との化合物層、
１０８ 金属層、
４０３ 高濃度半導体層、
４０７ 半導体と金属との化合物層、
４０８ 金属層、
６０１ 半導体、
６０２ 絶縁層、
６０３ 開口部、
６０４ 金属層、
６０５ 半導体層、
６０６ 半導体と金属との化合物層、
ｘj 接合深さ、
７０１ 半導体、
７０２ 絶縁層、
７０３ 開口部、
７０４ 金属層、
７０５ 半導体層、
７０６ 半導体と金属との化合物層、
７０７ 絶縁層、
７０８ 開口部、
７０９ 金属層、
７１０ 半導体と金属との化合物層、
７１１ 金属層、
８０１ 半導体、
８０２ 絶縁層、
８０３ 開口部、
８０４ 金属層、
８０５ 半導体層、
８０６ 半導体と金属との化合物層、
９０１ 半導体、
９０２ 絶縁層、
９０３ 高濃度半導体層、
９０４ 開口部、
９０５−１，−２，−３，−４ 金属層、
９０６−１，−２，−３，−４ 半導体層、
９０７ 半導体と金属との化合物層、
１００１ 半導体、
１００２ 絶縁層、
１００３ 高濃度半導体層、
１００４ 開口部、
１００５ 金属層、
１００６ 半導体と金属との化合物層、
１００７ 金属層、
１４０１，１４０４ 層間絶縁膜、
１４０２ 第１のＡｌ合金配線、
１４０３，１４０７，１４０８ ノンドープＳｉ層、
１４０５ 選択成長タングステン（Ｗ）、
１４０６ 第２のＡｌ合金配線。
Claims (14)
- 半導体基板表面の少なくとも一部に、金属層と半導体層とを、大気に曝さずに連続して形成した後、熱処理して前記金属層と前記半導体層とを反応させ金属と半導体との化合物を形成する半導体装置の製造方法であり、
前記熱処理後において、未反応の半導体層上に、絶縁層の開口部を覆うように第２の金属層を形成した後熱処理して、前記未反応の半導体層と第２の金属層の金属との化合物を形成することを特徴とする半導体装置の製造方法。 - 前記熱処理の前に、前記半導体基板に前記半導体層及び金属層を介して所定の不純物原子もしくは不純物分子をイオン注入することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記イオンは、前記半導体基板を構成する元素または前記半導体基板中において電子あるいはホールを発生する原子あるいはその原子を含む分子であることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記半導体基板と前記化合物との界面で前記半導体基板中の不純物濃度が最大となるように、不純物をイオン注入することを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記イオンの注入量は、１×１０１３〜４×１０１８ｃｍ−２であることを特徴とする請求項２〜４のいずれか１項に記載の半導体装置の製造方法。
- 前記半導体基板の半導体は、シリコン（Ｓｉ）半導体であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
- 前記金属層は、高融点金属、高融点金属を含む合金、または高融点金属の化合物であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
- 前記金属層は、Ｔａ，Ｔｉ，Ｗ，Ｃｏ，Ｍｏ，Ｈｆ，Ｎｉ，Ｚｒ，Ｃｒ，Ｖ，Ｐｄ及びＰｔの内少なくとも１つ含むことを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記金属層の厚さは、１〜５０ｎｍであることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
- 前記半導体層は、不純物濃度が１ｘ１０１８ｃｍ−３以下であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
- 前記半導体層の厚さは、０．３ｎｍ以上であることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
- 前記半導体層の厚さを前記金属層の厚さ以上として、前記化合物と前記半導体との界面を浅くすることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記熱処理後に形成された前記化合物の厚さの半分以上が、前記半導体層側に位置していることを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
- 前記半導体層は、シリコン（Ｓｉ）半導体からなることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29078693A JP3688727B2 (ja) | 1993-08-20 | 1993-11-19 | 半導体装置の製造方法 |
| PCT/JP1994/001373 WO1995006329A1 (en) | 1993-08-20 | 1994-08-19 | Semiconductor device and its manufacture |
| EP94924391A EP0715343A4 (en) | 1993-08-20 | 1994-08-19 | SEMICONDUCTOR ARRANGEMENT AND PRODUCTION METHOD |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20674193 | 1993-08-20 | ||
| JP5-218889 | 1993-09-02 | ||
| JP5-206741 | 1993-09-02 | ||
| JP21888993 | 1993-09-02 | ||
| JP29078693A JP3688727B2 (ja) | 1993-08-20 | 1993-11-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122519A JPH07122519A (ja) | 1995-05-12 |
| JP3688727B2 true JP3688727B2 (ja) | 2005-08-31 |
Family
ID=27328669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29078693A Expired - Fee Related JP3688727B2 (ja) | 1993-08-20 | 1993-11-19 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0715343A4 (ja) |
| JP (1) | JP3688727B2 (ja) |
| WO (1) | WO1995006329A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6449482B1 (en) * | 1995-05-24 | 2002-09-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Creation of overlapping cells when using multi casting |
| US6090707A (en) * | 1999-09-02 | 2000-07-18 | Micron Technology, Inc. | Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| GB2526950B (en) | 2011-11-23 | 2016-04-20 | Acorn Tech Inc | Improving metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4316209A (en) * | 1979-08-31 | 1982-02-16 | International Business Machines Corporation | Metal/silicon contact and methods of fabrication thereof |
| JPH0831598B2 (ja) * | 1985-07-03 | 1996-03-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPH025521A (ja) * | 1988-06-24 | 1990-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0499855A3 (en) * | 1991-02-21 | 1992-10-28 | Texas Instruments Incorporated | Method and structure for microelectronic device incorporating low-resistivity straps between conductive regions |
-
1993
- 1993-11-19 JP JP29078693A patent/JP3688727B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-19 EP EP94924391A patent/EP0715343A4/en not_active Withdrawn
- 1994-08-19 WO PCT/JP1994/001373 patent/WO1995006329A1/ja not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0715343A1 (en) | 1996-06-05 |
| WO1995006329A1 (en) | 1995-03-02 |
| JPH07122519A (ja) | 1995-05-12 |
| EP0715343A4 (en) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| TWI415174B (zh) | 用以形成自我對準金屬矽化物接點的方法 | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US7396767B2 (en) | Semiconductor structure including silicide regions and method of making same | |
| JP2861869B2 (ja) | 半導体装置の製造方法 | |
| US6080648A (en) | Method of fabricating semiconductor device | |
| US7371646B2 (en) | Manufacture of insulated gate type field effect transistor | |
| US6602754B1 (en) | Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer | |
| JP3828511B2 (ja) | 半導体装置の製造方法 | |
| JP3688727B2 (ja) | 半導体装置の製造方法 | |
| US8168522B2 (en) | Method for fabricating semiconductor device | |
| JPH056866A (ja) | 半導体装置の製造方法 | |
| JPH11186545A (ja) | シリサイド及びｌｄｄ構造を有する半導体デバイスの製造方法 | |
| WO2008118840A2 (en) | Method of manufacturing metal silicide contacts | |
| JP3794915B2 (ja) | 半導体装置の製造方法 | |
| JPH07263682A (ja) | サリサイド構造を有するｍｏｓｆｅｔの製造方法 | |
| JP2758444B2 (ja) | 半導体装置の製造方法 | |
| KR0172263B1 (ko) | 반도체 소자의 제조방법 | |
| EP0292042B1 (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
| JP3480031B2 (ja) | 配線接続構造を有する半導体装置 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0564469B2 (ja) | ||
| JPH04299825A (ja) | 半導体装置の製造方法 | |
| JP2001319893A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |