JPH04299825A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、浅い不純物層を有する半導体装置の製造
に関する。

【０００３】

【従来の技術】近年、半導体装置の高集積化に伴い、回
路の微細化は進む一方であり、電界効果トランジスタ（
ＦＥＴ）等の基本素子においても微細化が必要となって
くる。例えばＦＥＴではゲートを短くするのに伴い、ソ
ースドレイン領域も浅く形成することが要求されている
。このようにソースドレイン領域を浅く形成するために
、低加速イオン注入法が広く用いられるようになってい
る。

【０００４】この方法を用いることによって０．１μｍ
　程度の浅いソースドレイン領域を形成することができ
、微細で高性能のＦＥＴが実現される。ところが、この
ようなイオン注入法だけで形成する不純物層は抵抗が高
く単位面積あたり１００Ω以上のシート抵抗をもつ。Ｆ
ＥＴの高速化のためにはこの不純物層のシート抵抗を小
さくし、ドレイン電流を流れやすくする必要がある。不
純物層のシート抵抗を小さくするために不純物層の一部
を金属化する方法が提案されており、その１つにサリサ
イド（Ｓｅｌｆ　Ａｌｉｇｎｅｄ　Ｓｉｌｉｃｉｄｅ）
と呼ばれる方法がある。

【０００５】この方法を図１５乃至図１７を参照しつつ
説明する。

【０００６】まず、ｎ型シリコン基板１にフィールド酸
化膜２を形成し、分離された素子領域内に、酸化シリコ
ン膜からなるゲート絶縁膜３を介して、多結晶シリコン
層からなるゲート電極４を形成し、さらにこれをフォト
リソグラフィ法を用いてパターニングしたのち、このゲ
ートの側壁に側壁残し法により側壁絶縁膜５としての酸
化シリコン膜を形成する。この側壁絶縁膜の膜厚は１５
０ｎｍとする。そして基板表面の高温処理により自然酸
化膜を除去し、この後、真空蒸着法によりコバルト膜６
を堆積する（図１５）。

【０００７】次いで、不活性ガス雰囲気中で８００℃３
０秒のランプアニ−ルを行い、シリコン基板１との界面
にＣｏＳｉ２　層７を形成する（図１６）。

【０００８】この後、図１７に示すごとく未反応のＣｏ
膜６を過酸化水素水で除去したのち、イオン注入により
ＣｏＳｉ２　層７中に不純物元素としてのボロンを打ち
込み熱処理を施すことによってゲート電極４に対して自
己整合的に浅いｐ＋　不純物拡散層８を形成し、さらに
層間絶縁膜９を形成しこれに拡散層８表面を露呈せしめ
るコンタクト孔を形成した後、配線層１０を形成する。

【０００９】この方法によれば膜厚１５０ｎｍ程度のシ
リサイドを形成することができ、しかもシート抵抗は単
位面積あたり１〜３Ωに低減することができる。

【００１０】しかしながら最近の研究により、この方法
も次のような問題点があることがわかった。

【００１１】例えば、ゲート長が０．３μｍ　以下のデ
バイスを形成するためには拡散層の厚さを０．１μｍ　
以下にする必要がある。しかしながらｐ＋　拡散層の形
成に用いられるボロンはｎ＋　拡散層の形成に用いられ
るヒ素に比べて拡散係数が大きいため、上述の条件を満
足させることは特にｐ＋　拡散層の形成について重要で
ある。

【００１２】このようにボロンを用いて浅い拡散層を形
成するためには、８５０℃前後の低い温度で熱処理を行
う必要があるが、この結果シリコン基板中でのボロンの
固溶度が低下するため、シリサイドとシリコンとの界面
のキャリア濃度は５×１０１９ｃｍ−３以下の低い値と
なる。 この結果ｐ＋　拡散層に対するコンタクト抵抗率は１×
１０−４Ωｃｍ−２以上の極めて大きい値となり、基板
拡散層と上層の金属配線層との間で良好な電気的接続を
行うことができないという問題があった。

【００１３】そこでｐ＋　シリコン層に対するコンタク
ト抵抗を低減させるにはｐ−　シリコンに対するショッ
トキー障壁高さの低い材料を選択するのが有効である。 例えば、前述した例で用いたコバルトの変わりにニッケ
ルを用いて同様の構造を形成し電気的特性を評価した結
果ｐ＋　拡散層に対するコンタクト抵抗率を１×１０−
６Ωｃｍ−２に低下できることがあきらかになった。し
かしながら、ニッケルを用いて形成した１００ｎｍ以下
の薄いシリサイド膜は８５０℃以上の温度で凝集現象を
起こし安くなり、また、シリサイド／シリコン界面にフ
ァセット形成による凹凸が発生しやすくデバイスの信頼
性低下の原因となることが新たな問題となっている。

【００１４】

【発明が解決しようとする課題】このように従来の半導
体装置では、０．１μｍ　以下の浅い不純物層を形成し
た場合、金属化合物と半導体基板との界面の不純物濃度
が低いためにコンタクト抵抗が高くなり基板拡散層と上
層の金属配線層との間の良好な電気的接続を行うことが
困難であった。

【００１５】また、コンタクト抵抗を下げるためにショ
ットキー障壁高さの低い材料を用いると、凝集現象など
により界面の平坦性が悪くなり、このためデバイスの信
頼性が低下するという問題があった。

【００１６】本発明は、前記実情に鑑みてなされたもの
で、浅い拡散層を有し信頼性の高い半導体装置を形成す
る方法を提供することを目的とする。

【００１７】［発明の構成］

【００１８】

【課題を解決するための手段】そこで、本発明の第１は
、半導体基板に形成される導電型領域に対してコンタク
トを形成する工程を含む半導体装置の製造方法において
、前記基板表面のコンタクト領域上に、基板構成元素に
対する金属元素の組成比が１以上である第１の金属化合
物層を形成する工程と、この後基板構成元素に対する金
属元素の組成比が１より小さい第２の金属化合物の核を
発生させる工程と、この後熱処理により前記第１の金属
化合物層を第２の金属化合物層に変化させる工程とを含
むようにしている。

【００１９】また本発明の第２では、基板表面のコンタ
クト領域上に基板構成元素に対する金属元素の組成比が
１以上である第１の金属化合物層を形成し、この後前記
第１の金属化合物層上に、半導体基板の構成元素を含む
アモルファス膜を形成し、その後熱処理を用いて前記第
１の金属化合物層を半導体基板の構成元素に対する金属
元素の組成比が１より小さい第２の金属化合物の層に変
化させる熱処理を行うようにしている。

【００２０】

【作用】このように本発明の方法によれば、導電型領域
の形成前または後に、第１の金属化合物層の表面近傍に
高密度に第２の金属化合物の核を発生せしめることが可
能となるため、核発生の不均一さにより第１の金属化合
物と半導体基板の界面に凹凸を発生させることは無くな
り、基板と金属化合物層との界面を平坦に維持し、該表
面にオーミック接触性を良好に保ち、かつ浅い導電型領
域の形成が可能となる。

【００２１】望ましくは、第１の金属化合物の膜厚の１
／２以下の深さまでイオン注入を行うようにしている。

【００２２】イオン注入により第１の金属化合物層表面
をわずかにミキシングすることにより結晶粒界の影響を
小さくし、この結果第２の金属化合物層の成長を第１の
金属化合物層中に均一に進行させることが可能となり、
従来技術では不可避であった不均一反応に起因する界面
の凹凸の発生を抑制することができる。このときイオン
の注入深さが大きすぎるとイオン注入ダメージが発生し
接合特性を劣化させることが明らかとなった。そこで種
々検討した結果イオンの注入深さが第１の金属化合物層
の約１／２以下となるように加速電圧を選ぶようにした
とき最も良好な結果を得ることができる。

【００２３】また望ましくはシリコンの気相成長により
、第２の金属化合物の核を発生させるようにしている。 シリコンの気相成長を行うことにより第１の金属化合物
（シリサイド）膜表面が一様なシリコンリッチな第２の
金属化合物膜に変化し、これが均一な核となって第２の
金属化合物膜が一様に成長するものと考えられる本発明
の第２では、第１の金属化合物層表面に、半導体基板の
構成元素を含むアモルファス膜を形成し、その後熱処理
を用いて前記第１の金属化合物層を半導体基板の構成元
素に対する金属元素の組成比が１より小さい第２の金属
化合物の層に変化させる熱処理を行うようにしているた
め、結晶粒界の影響を小さくし均一な成長を行う事が可
能となる。

【００２４】

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。

【００２５】図１乃至図５は本発明の第１の実施例の半
導体装置の製造工程を示す断面図である。

【００２６】まず、図１に示すように、（１００）を主
面とするｎ型シリコン基板１１に膜厚８００ｎｍのフィ
ールド酸化膜１２を形成し、分離された素子領域内に、
ゲート絶縁膜となる膜厚１０ｎｍの酸化シリコン膜１３
を介して、膜厚１５０ｎｍの高濃度にドープした多結晶
シリコン層１４ａと膜厚１５０ｎｍのタングステンシリ
サイド層１４ｂを順次形成する。さらに、この上層にＣ
ＶＤ法で酸化シリコン膜１４ｃを形成し、これをフォト
リソグラフィ法により形成したレジストパターンをマス
クとしてパターニングする。これによりゲート絶縁膜１
３と、多結晶シリコン膜１４ａとタングステンシリサイ
ド層１４ｂとからなるゲート電極が形成される。次にこ
のゲートの側壁に、側壁絶縁膜としての酸化シリコン膜
１５を形成する。ここでは、ＣＶＤ法により酸化シリコ
ン膜を膜厚１５０ｎｍで全面に堆積したのち、異方性エ
ッチングにより側壁に絶縁膜を残す。

【００２７】ついで、Ｇａイオンを加速電圧２００ｋｅ
Ｖ、注入ドーズ量１×１０１５ｃｍ−２の条件で基板中
にイオン注入を行いシリコン基板１１表面をプリアモル
ファス化し、さらに加速電圧２５ｋｅＶ、注入ドーズ量
５×１０１５ｃｍ−２の条件でＢＦ２　を注入し、１０
５０℃２０秒の熱処理を行うことにより、深さ０．１μ
ｍ　の浅いｐ＋拡散層１８を形成する。この後、基板を
ＨＦ蒸気中に導入し、ｐ＋　拡散層表面に成長している
自然酸化膜を除去しこの後ただちに真空装置内に設置し
、真空装置内を１０−８Ｔｏｒｒ以下の超高真空に減圧
したのち、基板を２５０℃で１０分加熱する。この加熱
処理によりｐ＋　拡散層１８表面に残っていた炭素不純
物が除去され清浄なシリコン表面が形成される。そして
基板温度を室温に戻したのち、スパッタ法あるいは電子
ビーム蒸着法を用いてニッケル層２０を約３０ｎｍの厚
さとなるように形成する（図２）。

【００２８】引き続き図３に示すように基板を真空中に
保持したまま、約５００℃、１５分間のアニール処理を
行うことにより、ｐ＋　拡散層１８の露出した部分にの
みＮｉＳｉ結晶膜（第１の金属化合物層）２１を結晶成
長させる。このときフィールド酸化膜１２上、ゲート側
壁の側壁絶縁膜１５上および酸化シリコン膜１４ｃ上の
ニッケル層２０は依然としてそのまま残っている。

【００２９】この後基板を室温に戻してから大気中に取
り出し、引き続きＨＣｌ：Ｈ２　Ｏ２　＝１：１の溶液
中でエッチングを行うことにより図４に示すように未反
応のまま残っていたニッケル層２０を除去する。この結
果、ｐ＋　拡散層１８上のみに結晶化したＮｉＳｉ結晶
膜２１が自己整合的に形成される。

【００３０】この後シリコンイオンを加速電圧２０ｋｅ
Ｖ、注入ドーズ量１×１０１５ｃｍ−２の条件で基板中
にイオン注入を行う。このときシリコンイオンの注入深
さは前記ＮｉＳｉ層２１の約１／２程度であり、ＮｉＳ
ｉとシリコン基板との界面には到達していなかった。こ
の後基板に対しアルゴン中で５００℃３０分のアニール
処理をおこなった結果、ＮｉＳｉ膜２１は完全にＮｉＳ
ｉ２　膜（第２の金属化合物層）２２に変化する。

【００３１】さらに、ＣＶＤ法により層間絶縁膜として
膜厚０．７μｍ　の酸化シリコン膜１９を堆積し、さら
にソース、ドレイン表面が露出するように酸化シリコン
膜１９にコンタクト孔を形成する。そしてバリアメタル
層としてのチタンナイトライド層２４とアルミニウムシ
リコン合金層２５とをこの順に積層しこの積層膜をパタ
ーニングして図５に示すように電極配線を形成し電界効
果トランジスタが完成する。このときＮｉＳｉ２　結晶
膜２２は（１００）シリコン基板に対して完全なエピタ
キシャル配向をしており、さらにＮｉＳｉ２　結晶膜２
２とシリコン基板１１との界面は原子レベルで急峻かつ
平坦であることが確認された。また界面における基板の
浸蝕量は１ｎｍ以下であると見積もられた。　　この様
にして得られた電界効果トランジスタのＮｉＳｉ２　結
晶膜２２とｐ＋　拡散層１８とのコンタクト抵抗を測定
したところ、接触面が１辺１μｍ　の正方形であるとき
２３Ωであった。また接合リークはシリサイドを形成し
ないリファレンスと同程度であった。

【００３２】この方法で良好なシリサイド膜が自己整合
的に形成できるメカニズムは次のように考えられる。

【００３３】まずＮｉＳｉ２　の成長過程を詳細に研究
した結果次のような現象が明らかとなった。ＮｉＳｉ膜
を熱処理することによりまずＮｉＳｉ２　の微小核がＮ
ｉＳｉ中に発生する。さらに熱処理を加えるとＮｉＳｉ
２　核はＮｉＳｉの結晶粒界に沿って網目状の早い成長
を行い、その後ＮｉＳｉ全体が全てＮｉＳｉ２　となる
、またＮｉＳｉ中に発生するＮｉＳｉ２　核の発生密度
は１００μｍ　２　あたり１〜２個前後の極めて粗な値
であることも明らかとなった。さらに研究を続けた結果
、ＮｉＳｉ中でのＮｉＳｉ２　の不均一な成長はＮｉＳ
ｉ２　／Ｓｉ界面に大きな凹凸を発生させる原因となる
事が明らかとなった。このような界面の凹凸が接合リー
クの原因になることはいうまでもない。

【００３４】この問題を解決するため、本発明ではまず
ＮｉＳｉ膜を自己整合的に形成した後、表面近傍にＳｉ
のイオン注入を行う。そしてイオン注入の結果ＮｉＳｉ
膜の表面近傍に高密度のＮｉＳｉ２　核を形成すること
ができる。

【００３５】さらにイオン注入によりＮｉＳｉをわずか
にミキシングすることにより結晶粒界の影響を小さくし
、この結果ＮｉＳｉ２　の成長をＮｉＳｉ膜中に均一に
進行させることが可能となり、従来技術では不可避であ
った不均一反応に起因する界面の凹凸の発生を抑制する
ことができた。このときＳｉイオンの注入深さが大きす
ぎるとＮｉＳｉ下部の拡散層内にイオン注入ダメージが
発生し接合特性を劣化させることが明らかとなった。そ
こで種々検討した結果イオンの注入深さがＮｉＳｉ膜の
約１／２以下となるように加速電圧を選ぶようにしたと
き最も良好な結果を得ることができることが明らかとな
った。

【００３６】また、従来技術によればＮｉＳｉ２　の形
成には約８００℃以上の高温熱処理が必要であったが、
本発明によればＮｉＳｉ膜中にイオン注入を用いて積極
的にＮｉＳｉ２　核を発生させるため、約５００℃程度
の低温で良好なＮｉＳｉ２　エピタキシャル成長膜を形
成することができる。この結果拡散層内の浅い不純物分
布は良好に保たれる。

【００３７】このように本発明の方法によれば、基板浸
蝕がなく原子レベルで急峻かつ平坦な界面をもつサリサ
イドを容易に低温下で形成することができる。

【００３８】次に本発明の第２の実施例について説明す
る。

【００３９】この例では、イオン注入に代えてＳｉＨ４
　アニールを行うことによりＮｉＳｉ膜表面に一様なＮ
ｉＳｉ２　核を形成する。

【００４０】まず、ｎ型シリコン基板表面に、ゲート絶
縁膜，　ゲート電極、ゲート側壁絶縁膜等の形成を行っ
た後、ｐ＋　拡散層１８を形成しこのｐ＋　拡散層１８
上のみに結晶化したＮｉＳｉ結晶膜２１を自己整合的に
形成したのち、未反応のＮｉ膜を除去する（図６）。こ
こまでの工程は実施例１とまったく同様である。

【００４１】次に、基板を２％のＨＦ溶液で洗浄した後
スピン乾燥し、ただちに減圧気相成長装置に導入する。 次に、Ｎ２　とＳｉＨ４　の混合ガスを導入し、０．１
Ｔｏｒｒ以下の圧力下で５５０℃，６０分のアニールを
行った。 この膜をＲＢＳを用いて分析した結果、ＮｉＳｉ膜の表
面はシリコンリッチに変化していることがわかった（図
７）。

【００４２】此の後、Ｎ２　とＳｉＨ４　の混合ガスの
導入を止め、代わりにＮ２　ガスを導入し大気圧下で５
００℃、３０分のアニールを行った結果、ＮｉＳｉ結晶
膜２１は完全にＮｉＳｉ２　２２に変化した。そして実
施例１と同様にして、ＣＶＤ法により層間絶縁膜として
膜厚０．７μｍ　の酸化シリコン膜１９を堆積し、さら
にソースドレイン表面が露出するように酸化シリコン膜
１９にコンタクト孔を形成する。そしてバリアメタル層
としてのチタンナイトライド層２４とアルミニウムシリ
コン合金層２５とをこの順に積層しこの積層膜をパター
ニングして図５に示すように電極配線を形成し電界効果
トランジスタが完成する。　　この様にして得られた電
界効果トランジスタのＮｉＳｉ２　結晶膜２２とｐ＋　
拡散層１８とのコンタクト抵抗を測定したところ、実施
例１と同様良好な結果を得ることができた。また接合リ
ークはシリサイドを形成しないリファレンスと同程度で
あった。

【００４３】この例ではＮｉＳｉ膜を形成した後、イオ
ン注入に代えてＳｉＨ４　アニールを行うことによりＮ
ｉＳｉ膜表面が一様なＮｉＳｉ２　膜に変化し、これが
均一な核となってＮｉＳｉ２　膜の一様成長が起こるも
のと考えられる。

【００４４】次に本発明の第３の実施例について説明す
る。

【００４５】まず、実施例１と同様にして、（１００）
を主面とするｎ型シリコン基板１１に膜厚８００ｎｍの
フィールド酸化膜１２を形成し、分離された素子領域内
に、ゲート絶縁膜となる膜厚１０ｎｍの酸化シリコン膜
１３を介して、膜厚１５０ｎｍの高濃度にドープした多
結晶シリコン層１４ａと膜厚１５０ｎｍのタングステン
シリサイド層１４ｂを順次形成する。この後、さらに、
この上層にＣＶＤ法で酸化シリコン膜１４ｃを形成し、
これをフォトリソグラフィ法により形成したレジストパ
ターンをマスクとしてパターニングする。これによりゲ
ート絶縁膜１３と、多結晶シリコン膜１４ａとタングス
テンシリサイド層１４ｂとからなるゲート電極が形成さ
れる。 次にこのゲートの側壁に、側壁絶縁膜としての酸化シリ
コン膜１５を形成する。ここでは、ＣＶＤ法により酸化
シリコン膜を膜厚１５０ｎｍで全面に堆積したのち、異
方性エッチングにより側壁に絶縁膜を残す。そして、ニ
ッケル層２０を約３０ｎｍの厚さとなるように蒸着形成
した後、約５００℃１５分間のアニール処理を行うこと
により、基板の露出した部分にのみＮｉＳｉ結晶膜２１
を結晶成長させる。このときフィールド酸化膜１２上、
ゲート側壁の側壁絶縁膜１５上および酸化シリコン膜１
４ｃ上のニッケル層２０は依然としてそのまま残ってい
る。

【００４６】この後基板を室温に戻してから大気中に取
り出し、引き続きＨＣｌ：Ｈ２　Ｏ２　＝１：１の溶液
中でエッチングを行うことにより図９に示すように未反
応のまま残っていたニッケル層２０を除去する。この結
果、結晶化したＮｉＳｉ結晶膜２１が自己整合的に形成
される。

【００４７】この後、ＢＦ２　を加速電圧４０ｋｅＶ、
注入ドーズ量１×１０１６ｃｍ−２の条件で基板中にイ
オン注入を行う。このときシリコンイオンの注入深さは
前記ＮｉＳｉ層とシリコン基板との界面近傍にくるよう
にする。 この後基板に対し窒素雰囲気中で５００℃、２０時間の
アニール処理をおこなった結果、ＮｉＳｉ膜２１の下部
に深さ０．０８μｍ　の浅いｐ＋　拡散層１８が形成さ
れた。このときＮｉＳｉ膜２１の比抵抗はアニールを行
う前とほぼ同一であり、ＮｉＳｉ２　膜は形成されてい
ない（図１０）。

【００４８】次に、基板を減圧気相成長装置に導入し、
０．１Ｔｏｒｒ以下の圧力下でＦ２　プラズマを導入し
基板表面をクリーニングした後、ＣＯガス雰囲気中で４
００℃，１０分のアニールを行い基板表面のＦ原子を除
去する。こののち、ＨｅとＳｉＨ４　の混合ガス雰囲気
中で、アモルファスシリコン２０を約３００ｎｍ堆積し
た。このときの基板温度は４００〜５００℃とする（図
１１）。

【００４９】次に窒素雰囲気中で７５０℃１５分のアニ
ールを行った結果、ＮｉＳｉ膜２１は完全にＮｉＳｉ２
　膜２２に変化した（図１２）。

【００５０】また、形成されたＮｉＳｉ２　膜２２を詳
細に調べた結果、ＮｉＳｉ２　／Ｓｉ界面の位置は最初
に形成したＮｉＳｉ／Ｓｉ界面の位置に一致しており、
ＮｉＳｉは主にアモルファスシリコンと反応してＮｉＳ
ｉ２　を形成したことがあきらかとなった。これは単結
晶シリコンよりアモルファスシリコンの方がニッケルの
拡散が容易であることに起因する。

【００５１】この後、図１３に示すように、ＣＦ４　と
酸素Ｏ２　の混合ガスプラズマを導入し未反応のアモル
ファスシリコンを除去した。このとき、形成されたＮｉ
Ｓｉ２　膜２２はまったくエッチングされず、ＮｉＳｉ
２　が完全に自己整合的に形成された。また基板を減圧
気相成長装置に導入してから後の工程はすべて連続的に
行うことができた。

【００５２】この後、第１および第２の実施例と同様に
、層間絶縁膜として膜厚０．７μｍの酸化シリコン膜１
９を堆積し、さらにソース、ドレイン表面が露出するよ
うに酸化シリコン膜１９にコンタクト孔を形成する。 さらにバリアメタル層としてのチタンナイトライド層２
４とアルミニウムシリコン合金層２５とをこの順に積層
しこの積層膜をパターニングして電極配線を形成し電界
効果トランジスタが完成する（図１４）。

【００５３】この方法では、ＮｉＳｉ膜は主に上層に堆
積したアモルファスシリコンと反応してＮｉＳｉ２　を
形成するため拡散層の浸蝕量を抑制することが可能であ
り、０．１μｍ　以下の浅い接合に対しても高い信頼性
を確保する事が可能である。

【００５４】このようにして形成されたＮｉＳｉ２　膜
もシリコン基板に対して良好にエピタキシャル成長して
いることが確認され、ＮｉＳｉ２　／シリコン界面は平
坦であった。

【００５５】また、未反応のアモルファスシリコンを除
去する工程として酸化雰囲気中でアニールし、未反応の
アモルファスシリコンをすべて酸化シリコン膜に変化さ
せた後、ＮＨ４　溶液等を用いて酸化シリコン部分をエ
ッチング除去する工程を用いるようにしてもよい。

【００５６】なお、本発明は前述した実施例に限定され
るものではない。例えば上記実施例では、拡散層全面に
サリサイドを形成する場合について述べたが、これ以外
にもコバルトシリサイドやロジウムシリサイドなど核発
生過程を経て成長するシリサイドについても同様に実施
することができる。

【００５７】また、ニッケルシリサイドを形成する場合
、第１の金属化合物層としてＮｉＳｉ膜を形成したが、
Ｎｉ２　ＳｉやＮｉ３　Ｓｉ膜を形成するようにしても
よい。

【００５８】さらにまた、ロジウムシリサイドを形成す
る場合、第２の金属化合物層としてＲｈ４　Ｓｉ５　，
Ｒｈ３　Ｓｉ４　膜を形成しても良い。

【００５９】その他、前記実施例では、金属化合物層の
形成に蒸着法を用いたが、蒸着法に限定されることなく
、イオンビームデポジション法、スパッタリング法等を
用いるようにしてもよい。

【００６０】

【発明の効果】以上説明してきたように、本発明によれ
ば、基板と金属化合物層との界面を平坦に維持し、該界
面におけるオーミック接触性を良好に保ち、かつ浅い導
電型領域の形成が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置の製造工程
図。

【図２】本発明の第１の実施例の半導体装置の製造工程
図。

【図３】本発明の第１の実施例の半導体装置の製造工程
図。

【図４】本発明の第１の実施例の半導体装置の製造工程
図。

【図５】本発明の第１の実施例の半導体装置の製造工程
図。

【図６】本発明の第２の実施例の半導体装置の製造工程
図。

【図７】本発明の第２の実施例の半導体装置の製造工程
図。

【図８】本発明の第２の実施例の半導体装置の製造工程
図。

【図９】本発明の第３の実施例の半導体装置の製造工程
図。

【図１０】本発明の第３の実施例の半導体装置の製造工
程図。

【図１１】本発明の第３の実施例の半導体装置の製造工
程図。

【図１２】本発明の第３の実施例の半導体装置の製造工
程図。

【図１３】本発明の第３の実施例の半導体装置の製造工
程図。

【図１４】本発明の第３の実施例の半導体装置の製造工
程図。

【図１５】従来例の半導体装置の製造工程図。

【図１６】従来例の半導体装置の製造工程図。

【図１７】従来例の半導体装置の製造工程図。

【符号の説明】

１　　シリコン基板 ２　　フィールド酸化膜 ３　　ゲート絶縁膜 ４　　ゲート電極 ５　　側壁絶縁膜 ８　　ｐ＋　拡散層 ９　　酸化シリコン層 １１　　シリコン基板 １２　　フィールド酸化膜 １３　　ゲート絶縁膜 １４ａ　　多結晶シリコン層 １４ｂ　　タングステンシリサイド層 １４ｃ　　酸化シリコン膜 １５　　側壁絶縁膜 １８　　ｐ＋　拡散層 １９　　酸化シリコン層 ２０　　ニッケル層 ２１　　ＮｉＳｉ結晶膜（第１の化合物層）２２　　Ｎ
ｉＳｉ２　結晶膜（第２の化合物層）２４　　チタンナ
イトライド層 ２５　　アルミニウムシリコン合金層

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　半導体基板に形成される導電型領域に
   対してコンタクトを形成する工程を含む半導体装置の製
   造方法において、前記基板表面のコンタクト領域上に基
   板構成元素に対する金属元素の組成比が１以上である第
   １の金属化合物層を形成する金属化合物層形成工程と、
   この後前記第１の金属化合物層表面に、半導体基板の構
   成元素に対する金属元素の組成比が１より小さい第２の
   金属化合物の核を発生させる核発生工程と、その後熱処
   理を用いて前記第１の金属化合物層を第２の金属化合物
   層に変化させる熱処理工程とを含むことを特徴とする半
   導体装置の製造方法。
2. 【請求項２】　　前記核発生工程は、前記第１の金属化
   合物層の膜厚の１／２以下の深さまでイオン注入を行う
   イオン注入工程によるものであることを特徴とする請求
   項１記載の半導体装置の製造方法。
3. 【請求項３】　　前記核発生工程は、シリコンの気相成
   長によるものであることを特徴とする請求項１記載の半
   導体装置の製造方法。
4. 【請求項４】　　半導体基板に形成される導電型領域に
   対してコンタクトを形成する工程を含む半導体装置の製
   造方法において、前記基板表面のコンタクト領域上に基
   板構成元素に対する金属元素の組成比が１以上である第
   １の金属化合物層を形成する金属化合物層形成工程と、
   この後前記第１の金属化合物層上に、半導体基板の構成
   元素を含むアモルファス膜を形成し、その後熱処理を用
   いて前記第１の金属化合物層を半導体基板の構成元素に
   対する金属元素の組成比が１より小さい第２の金属化合
   物の層に変化させる熱処理工程とを含むことを特徴とす
   る半導体装置の製造方法。