JPH0715997B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0715997B2 JPH0715997B2 JP60072885A JP7288585A JPH0715997B2 JP H0715997 B2 JPH0715997 B2 JP H0715997B2 JP 60072885 A JP60072885 A JP 60072885A JP 7288585 A JP7288585 A JP 7288585A JP H0715997 B2 JPH0715997 B2 JP H0715997B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- diffusion layer
- silicide
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置製造における、シリコン中への不
純物拡散層及びシリサイド層から成る浅い接合の形成方
法に関する。
純物拡散層及びシリサイド層から成る浅い接合の形成方
法に関する。
従来の半導体装置製造方法によるシリコン中への不純物
拡散層の形成及び該不純物拡散層上へのシリサイド薄膜
の形成は、IEEE TRANSACTIONS ON ELECTRON DEVICES,Vo
l.ED−30,No.11 NOVEMBER,1983,P.1480の様に、不純物
イオンを注入し拡散層を形成後、選択的に高融点金属層
を該拡散層上に形成後、熱処理により該高融点金属層を
シリサイド化することによりなされていた。
拡散層の形成及び該不純物拡散層上へのシリサイド薄膜
の形成は、IEEE TRANSACTIONS ON ELECTRON DEVICES,Vo
l.ED−30,No.11 NOVEMBER,1983,P.1480の様に、不純物
イオンを注入し拡散層を形成後、選択的に高融点金属層
を該拡散層上に形成後、熱処理により該高融点金属層を
シリサイド化することによりなされていた。
しかし、前述の従来技術では、次の問題点を有する。拡
散層上の高融点金属がシリサイド化する時、拡散層中の
Si原子や不純物イオンが該高融点金属に吸い込まれ、高
融点金属原子が深さ方向と横方向に拡がる。このため、
VLSI製造において必要となる浅い接合の形成において、
従来のシリサイド層と不純物拡散層の形成方法は、空乏
層領域に欠陥や歪を生じ、良好な電気特性を持つ接合が
得られない。また、横方向に拡がるシリサイドは、拡散
層をMOSFETのソース・ドレインに用いる場合、MOSFETの
短チャネル化を招き、MOSFETの微細化を困難にする。
散層上の高融点金属がシリサイド化する時、拡散層中の
Si原子や不純物イオンが該高融点金属に吸い込まれ、高
融点金属原子が深さ方向と横方向に拡がる。このため、
VLSI製造において必要となる浅い接合の形成において、
従来のシリサイド層と不純物拡散層の形成方法は、空乏
層領域に欠陥や歪を生じ、良好な電気特性を持つ接合が
得られない。また、横方向に拡がるシリサイドは、拡散
層をMOSFETのソース・ドレインに用いる場合、MOSFETの
短チャネル化を招き、MOSFETの微細化を困難にする。
そこで、本発明は、このような問題点を解決するもの
で、その目的とするところは、良好な電気特性を持ち、
横に拡がらない、シリサイド層と不純物拡散層から成る
浅い接合形成方法を提供することにある。特に、MOSFET
のソース・ドレイン形成においては、横拡がりのない、
シート抵抗の小さい良好な浅い接合は、MOSFETの微細化
を可能にし、トランジスタのスイッチングスピードを上
げるため、VLSIの高集積化、高速化において有効であ
る。
で、その目的とするところは、良好な電気特性を持ち、
横に拡がらない、シリサイド層と不純物拡散層から成る
浅い接合形成方法を提供することにある。特に、MOSFET
のソース・ドレイン形成においては、横拡がりのない、
シート抵抗の小さい良好な浅い接合は、MOSFETの微細化
を可能にし、トランジスタのスイッチングスピードを上
げるため、VLSIの高集積化、高速化において有効であ
る。
本発明の半導体装置の製造方法は、シリサイド層と不純
物拡散層から成る浅い接合の形成において、高融点金属
層またはシリサイド層形成後、多結晶シリコンを蓄積
後、不純物イオン打込を用いて注入後、熱処理にて、熱
的に安定したシリサイドを形成すると同時に、該シリサ
イド下の拡散層領域に不純物イオンを拡散させることを
特徴としている。
物拡散層から成る浅い接合の形成において、高融点金属
層またはシリサイド層形成後、多結晶シリコンを蓄積
後、不純物イオン打込を用いて注入後、熱処理にて、熱
的に安定したシリサイドを形成すると同時に、該シリサ
イド下の拡散層領域に不純物イオンを拡散させることを
特徴としている。
本発明の作用を述べれば、高融点金属層の上に蓄積され
た多結晶シリコンは、熱処理する時、該高融点金属と反
応しシリサイド層を形成するため、拡散層が形成されて
いる単結晶基板または多結晶基板からのSi原子の吸い込
みを抑制し、高融点金属原子の単結晶基板または多結晶
基板中への横拡がりを制御する。また注入された不純物
イオンは、シリサイド化の熱処理時に高融点金属中を通
過し、基板の拡散層中に拡散することになり、拡散層中
にもともと存在し不純物イオンが該高融点金属に吸い込
まれることを防ぐ。従って、本発明で用いる多結晶シリ
コン層と不純物注入イオンは、基板内に形成された拡散
層中の原子の動きを抑制し、横拡がりのない、良好な電
気特性を持つ浅い接合の作成に寄与する。
た多結晶シリコンは、熱処理する時、該高融点金属と反
応しシリサイド層を形成するため、拡散層が形成されて
いる単結晶基板または多結晶基板からのSi原子の吸い込
みを抑制し、高融点金属原子の単結晶基板または多結晶
基板中への横拡がりを制御する。また注入された不純物
イオンは、シリサイド化の熱処理時に高融点金属中を通
過し、基板の拡散層中に拡散することになり、拡散層中
にもともと存在し不純物イオンが該高融点金属に吸い込
まれることを防ぐ。従って、本発明で用いる多結晶シリ
コン層と不純物注入イオンは、基板内に形成された拡散
層中の原子の動きを抑制し、横拡がりのない、良好な電
気特性を持つ浅い接合の作成に寄与する。
第１図〜第２図は、本発明の実施例における、シリサイ
ド層と不純物拡散層から成る浅い接合の形成方法に関す
る断面図である。第１図においてシリコン基板１上に
は、熱拡散またはイオン注入によりＰ型（またはＮ型）
の不純物拡散層２を形成後、Ti,W,またはMoなどの高融
点金属層３を形成後、さらに、多結晶シリコン層４を形
成後、該不純物拡散層２と同型のイオン５を、イオン打
込みにより注入する。この後600℃以上の熱処理を電気
炉またはハロゲン・ランプにより行ない、第２図に示す
ごとく、不純物拡散層２の上には、高融点金属シリサイ
ド層６を形成すると同時に、該不純物拡散層２には、該
多結晶シリコン４及び該高融点金属３中に打込まれた該
不純物イオン５が拡散する。シリサイド中の不純物イオ
ンは、シリサイド化または熱的に安定なシリサイドに成
長する間、非常に速く拡散する。このため、シリコン基
板１中の不純物拡散層２の不純物イオンの再分布が無視
できる低温または短時間（１〜102秒）熱処理を行なえ
ば、シリサイド層６が裏打ちされた浅い拡散層が形成で
きる。
ド層と不純物拡散層から成る浅い接合の形成方法に関す
る断面図である。第１図においてシリコン基板１上に
は、熱拡散またはイオン注入によりＰ型（またはＮ型）
の不純物拡散層２を形成後、Ti,W,またはMoなどの高融
点金属層３を形成後、さらに、多結晶シリコン層４を形
成後、該不純物拡散層２と同型のイオン５を、イオン打
込みにより注入する。この後600℃以上の熱処理を電気
炉またはハロゲン・ランプにより行ない、第２図に示す
ごとく、不純物拡散層２の上には、高融点金属シリサイ
ド層６を形成すると同時に、該不純物拡散層２には、該
多結晶シリコン４及び該高融点金属３中に打込まれた該
不純物イオン５が拡散する。シリサイド中の不純物イオ
ンは、シリサイド化または熱的に安定なシリサイドに成
長する間、非常に速く拡散する。このため、シリコン基
板１中の不純物拡散層２の不純物イオンの再分布が無視
できる低温または短時間（１〜102秒）熱処理を行なえ
ば、シリサイド層６が裏打ちされた浅い拡散層が形成で
きる。
第３図〜第４図は、本発明の半導体装置の製造方法によ
り、MOSFETのソース・ドレインを形成する工程の断面図
である。第３図では、シリコン基板11には素子分離領域
12形成後、ゲート膜及び多結晶シリコンゲート電極15を
形成し低濃度イオン注入により浅い拡散層14を形成後、
ゲート電極側壁絶縁膜13を形成後、選択的にソース・ド
レインシリコン基板表面及びゲート電極多結晶シリコン
上に高融点金属16を500Å程度蓄積後、多結晶シリコン
層17を形成している。さらにソース・ドレイン拡散層14
と同型の不純物イオン18を、イオン打込みにより高濃度
注入する。この後、熱処理を行なうことにより、第４図
に示すごとく、該タングテン16と該多結晶シリコンが反
応し、タングテンシリサイド層19が、MOSFETのゲート電
極上及びソース・ドレイン上に形成され、シリサイド化
時に、高濃度注入イオン18は、ソース・ドレイン拡散層
14に拡がり、高濃度拡散層14′を形成する。シリサイド
化は、高融点金属16上のみで行なわれるように、短時間
熱処理を行なえば、シリサイド化しない該多結晶16の部
分は選択的に除去される。従って、MOSFETのソース・ド
レイン及びゲート電極が、シリサイド19で裏打ちされた
不純物拡散した多結晶シリコン15または単結晶シリコン
14により形成される。
り、MOSFETのソース・ドレインを形成する工程の断面図
である。第３図では、シリコン基板11には素子分離領域
12形成後、ゲート膜及び多結晶シリコンゲート電極15を
形成し低濃度イオン注入により浅い拡散層14を形成後、
ゲート電極側壁絶縁膜13を形成後、選択的にソース・ド
レインシリコン基板表面及びゲート電極多結晶シリコン
上に高融点金属16を500Å程度蓄積後、多結晶シリコン
層17を形成している。さらにソース・ドレイン拡散層14
と同型の不純物イオン18を、イオン打込みにより高濃度
注入する。この後、熱処理を行なうことにより、第４図
に示すごとく、該タングテン16と該多結晶シリコンが反
応し、タングテンシリサイド層19が、MOSFETのゲート電
極上及びソース・ドレイン上に形成され、シリサイド化
時に、高濃度注入イオン18は、ソース・ドレイン拡散層
14に拡がり、高濃度拡散層14′を形成する。シリサイド
化は、高融点金属16上のみで行なわれるように、短時間
熱処理を行なえば、シリサイド化しない該多結晶16の部
分は選択的に除去される。従って、MOSFETのソース・ド
レイン及びゲート電極が、シリサイド19で裏打ちされた
不純物拡散した多結晶シリコン15または単結晶シリコン
14により形成される。
本発明によれば、高融点金属16は、単結晶基板の拡散層
領域14よりは、上層の多結晶シリコンと反応して、熱的
に安定なシリサイド19を形成するため、MOSFETのソース
・ドレイン領域のSi原子が高融点金属に吸い込まれるこ
ともない。また、高融点金属原子が横方向に拡がること
もない。さらに、高融点金属16及び多結晶シリコン中に
は高濃度の不純物イオンが存在するため、ソース・ドレ
イン領域14からシリサイド中への不純物拡散より、シリ
サイド中からソース・ドレイン領域への不純物拡散がま
さり、シリサイド層19は、不純物拡散層14′で完全に囲
まれる。このため、ソース・ドレイン不純物拡散層の空
乏領域には、歪の原因となる高融点金属原子がなく、良
好な接合電気特性を示す。また、ソース・ドレイン拡散
層14及び14′の横拡がりは、ハロゲン・ランプを用いた
短時間熱処理を行なうことにより抑制できる。
領域14よりは、上層の多結晶シリコンと反応して、熱的
に安定なシリサイド19を形成するため、MOSFETのソース
・ドレイン領域のSi原子が高融点金属に吸い込まれるこ
ともない。また、高融点金属原子が横方向に拡がること
もない。さらに、高融点金属16及び多結晶シリコン中に
は高濃度の不純物イオンが存在するため、ソース・ドレ
イン領域14からシリサイド中への不純物拡散より、シリ
サイド中からソース・ドレイン領域への不純物拡散がま
さり、シリサイド層19は、不純物拡散層14′で完全に囲
まれる。このため、ソース・ドレイン不純物拡散層の空
乏領域には、歪の原因となる高融点金属原子がなく、良
好な接合電気特性を示す。また、ソース・ドレイン拡散
層14及び14′の横拡がりは、ハロゲン・ランプを用いた
短時間熱処理を行なうことにより抑制できる。
また、高融点金属層にイオン注入を用いて不純物を導入
しているので、不純物の濃度分布は均一になり、接続す
るシリコン基体に均一な不純物拡散層を形成することが
可能になり、更に、たとえ高融点金属表面に自然酸化膜
が形成されたとしてもこの自然酸化膜をイオン注入時に
破壊もしくは劣化させるので良好なシリサイド化が行え
ます。
しているので、不純物の濃度分布は均一になり、接続す
るシリコン基体に均一な不純物拡散層を形成することが
可能になり、更に、たとえ高融点金属表面に自然酸化膜
が形成されたとしてもこの自然酸化膜をイオン注入時に
破壊もしくは劣化させるので良好なシリサイド化が行え
ます。
従って、本願発明によれば、良好な電気的特性を持ち、
横に広がらない、シリサイド層と不純物拡散層からなる
浅い接合の製造が可能になり、MOSFETの不純物拡散層及
びゲート電極形成に適用すれば、シリサイド層が裏打ち
して有るため低抵抗のゲート電極及び不純物拡散層を提
供し、しかも浅い接合は、MOSFETの微細化を可能にす
る。
横に広がらない、シリサイド層と不純物拡散層からなる
浅い接合の製造が可能になり、MOSFETの不純物拡散層及
びゲート電極形成に適用すれば、シリサイド層が裏打ち
して有るため低抵抗のゲート電極及び不純物拡散層を提
供し、しかも浅い接合は、MOSFETの微細化を可能にす
る。
第１図，第２図……本発明によるシリサイド層で裏打ち
された不純物拡散層形成の工程断面図 第３図，第４図……本発明によるMOSFETのゲート電極及
びソース・ドレイン形成の工程断面図。 1,11……シリコン基板 2,14、14′……不純物拡散層 3,16……高融点金属 4,17……多結晶シリコン 5,18……不純物注入イオン 6,19……高融点金属シリサイド 12……素子分離絶縁領域 13……ゲート側壁絶縁膜 15……多結晶シリコンゲート電極
された不純物拡散層形成の工程断面図 第３図，第４図……本発明によるMOSFETのゲート電極及
びソース・ドレイン形成の工程断面図。 1,11……シリコン基板 2,14、14′……不純物拡散層 3,16……高融点金属 4,17……多結晶シリコン 5,18……不純物注入イオン 6,19……高融点金属シリサイド 12……素子分離絶縁領域 13……ゲート側壁絶縁膜 15……多結晶シリコンゲート電極
Claims (1)
- 【請求項１】シリコン基体上に高融点金属層を形成する
工程、前記高融点金属層上に多結晶シリコン層を形成す
る工程、前記多結晶シリコン層上方よりイオン打ち込み
により、前記多結晶シリコン層及び前記高融点金属層に
不純物イオンを注入する工程、前記シリコン基体を高温
短時間熱処理して、前記高融点金属層と前記多結晶シリ
コン層をシリサイド化させ、高融点金属シリサイド層を
形成するとともに、前記シリサイド化で生成された前記
高融点金属シリサイド層下の前記シリコン基体に不純物
イオンを拡散させ、不純物拡散領域を形成する工程を有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072885A JPH0715997B2 (ja) | 1985-04-05 | 1985-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072885A JPH0715997B2 (ja) | 1985-04-05 | 1985-04-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230373A JPS61230373A (ja) | 1986-10-14 |
| JPH0715997B2 true JPH0715997B2 (ja) | 1995-02-22 |
Family
ID=13502235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60072885A Expired - Lifetime JPH0715997B2 (ja) | 1985-04-05 | 1985-04-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715997B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831598B2 (ja) * | 1985-07-03 | 1996-03-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2525186B2 (ja) * | 1987-06-09 | 1996-08-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH07120638B2 (ja) * | 1989-07-25 | 1995-12-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3221924B2 (ja) * | 1992-08-07 | 2001-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2002203810A (ja) * | 2000-12-28 | 2002-07-19 | Tokyo Electron Ltd | 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846052B2 (ja) * | 1977-10-20 | 1983-10-14 | 工業技術院長 | 半導体装置の製造方法 |
| JPS59108354A (ja) * | 1982-12-14 | 1984-06-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-04-05 JP JP60072885A patent/JPH0715997B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61230373A (ja) | 1986-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW400551B (en) | Fabrication method of semiconductor device using ion implantation | |
| JP2839018B2 (ja) | 半導体装置の製造方法 | |
| JP2848439B2 (ja) | 半導体装置の製造方法 | |
| KR19980070332A (ko) | 실리콘 장치 내에 매우 얕은 접합부를 형성하기 위한 방법 | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| JPH0715997B2 (ja) | 半導体装置の製造方法 | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| US5851909A (en) | Method of producing semiconductor device using an adsorption layer | |
| JP2570487B2 (ja) | 半導体装置の製造方法 | |
| JPH0366165A (ja) | 半導体基板への不純物拡散方法 | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JPH0321015A (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JP2850813B2 (ja) | 半導体装置の製造方法 | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| JP2525169B2 (ja) | 半導体装置の製造方法 | |
| JP2681281B2 (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH0526343B2 (ja) | ||
| JP2582337B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| JP3287621B2 (ja) | 半導体装置の製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JP3523627B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |