JP2570487B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2570487B2 JP2570487B2 JP2267015A JP26701590A JP2570487B2 JP 2570487 B2 JP2570487 B2 JP 2570487B2 JP 2267015 A JP2267015 A JP 2267015A JP 26701590 A JP26701590 A JP 26701590A JP 2570487 B2 JP2570487 B2 JP 2570487B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- field oxide
- semiconductor substrate
- impurity layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法、とくに、接合形
成方法に関するものである。
成方法に関するものである。
DRAM等において高集積化は、必須的要求であり、その
ためには、そのDRAM等を構成するセルの縮小化が必要で
あり、実際の技術トレンドとしてもそのような方向に進
んでいる。DRAMを例にとれば、その構成トランジスター
としては、一般にMOS型トランジスタが適用されてお
り、このMOS型トランジスタが縮小化されると、その拡
散抵抗およびコンタクト抵抗が増大し、トランジスタの
特性に悪影響を及ぼしてくる。そのために高融点金属、
例えば、Ti,Co,Ni等と基板であるシリコンとを反応させ
る事により、高融点金属とシリコンとの化合物（高融点
金属シリサイド、以下シリサイドと略す。）を形成する
ことにより、拡散抵抗の低抵抗化を図ってきた。
ためには、そのDRAM等を構成するセルの縮小化が必要で
あり、実際の技術トレンドとしてもそのような方向に進
んでいる。DRAMを例にとれば、その構成トランジスター
としては、一般にMOS型トランジスタが適用されてお
り、このMOS型トランジスタが縮小化されると、その拡
散抵抗およびコンタクト抵抗が増大し、トランジスタの
特性に悪影響を及ぼしてくる。そのために高融点金属、
例えば、Ti,Co,Ni等と基板であるシリコンとを反応させ
る事により、高融点金属とシリコンとの化合物（高融点
金属シリサイド、以下シリサイドと略す。）を形成する
ことにより、拡散抵抗の低抵抗化を図ってきた。
以下、例としてＰ型の基板にＮ型のチャンネルを形成
する際、Ｎ型の拡散層上にシリサイドを形成する時のプ
ロセスフローの工程断面図を第３図に示す。
する際、Ｎ型の拡散層上にシリサイドを形成する時のプ
ロセスフローの工程断面図を第３図に示す。
まず、Ｐ型シリコン基板（１）（以下Si基板と略す）
上に順次下敷酸化膜（２）、窒化膜（３）を形成（第３
図（ａ）参照）し、次いでレジスト（４）を塗布して、
フィールド酸化膜形成領域の窒化膜（３）を写真製版工
程、エッチングにより除去（第３図（ｂ），（ｃ）参
照）し、分離のための不純物注入としてボロンB+をイオ
ン注入法により、下敷酸化膜（２）越しに注入して、分
離用不純物層（５）を形成する（第３図（ｄ）参照）。
注入量としては〜1013/cm2程度である。次に、その状態
で熱酸化を行い約5000Å程度のフィールド酸化膜（６）
を形成する。その後、窒化膜（３）を熱H3Po4水溶液に
より除去し、下敷酸化膜（２）をHF水溶液により除去し
て、清浄なSi表面を露出させる（第３図（ｆ）参照）。
上に順次下敷酸化膜（２）、窒化膜（３）を形成（第３
図（ａ）参照）し、次いでレジスト（４）を塗布して、
フィールド酸化膜形成領域の窒化膜（３）を写真製版工
程、エッチングにより除去（第３図（ｂ），（ｃ）参
照）し、分離のための不純物注入としてボロンB+をイオ
ン注入法により、下敷酸化膜（２）越しに注入して、分
離用不純物層（５）を形成する（第３図（ｄ）参照）。
注入量としては〜1013/cm2程度である。次に、その状態
で熱酸化を行い約5000Å程度のフィールド酸化膜（６）
を形成する。その後、窒化膜（３）を熱H3Po4水溶液に
より除去し、下敷酸化膜（２）をHF水溶液により除去し
て、清浄なSi表面を露出させる（第３図（ｆ）参照）。
次にSi基板（１）全面に垂直にAs+イオンの注入を行
う。注入条件は、その目的により異なるが、本例のよう
にソース・ドレインを考えた場合、数十KeV〜1015/cm2
程度である。その後、熱拡散炉（FA）において、拡散を
行ないN+拡散層（７）を形成することにより、Ｐ−Ｎ接
合を形成する（第３図（ｇ）参照）。
う。注入条件は、その目的により異なるが、本例のよう
にソース・ドレインを考えた場合、数十KeV〜1015/cm2
程度である。その後、熱拡散炉（FA）において、拡散を
行ないN+拡散層（７）を形成することにより、Ｐ−Ｎ接
合を形成する（第３図（ｇ）参照）。
次にこの接合のシリサイド化について示す。ここでは
２ステップランプアニール法（2 Step RTA）を用いた。
２ステップランプアニール法（2 Step RTA）を用いた。
まず、Si基板（１）全体に高融点金属、例えばTi薄膜
（８）をスパッタ法により堆積させる（第３図（ｈ）参
照）。
（８）をスパッタ法により堆積させる（第３図（ｈ）参
照）。
次にランプアニーラを用いて第１段階として≦700℃
程度の低温、N2雰囲気中で30秒程度の熱処理を行う、こ
の処理により、フィールド酸化膜（６）上のTiは窒化さ
れてTiN薄膜（９）となり、一部未反応のTiも残る。Si
基板（１）上のTiは、その上部はフィールド酸化膜
（６）上と同様に窒化されてTiNとなるが、Si基板
（１）との接触面においては、シリコンと反応してメタ
ルリッチなシリサイド層（混晶TiSix層）（10）が形成
される（第３図（ｉ）参照）。
程度の低温、N2雰囲気中で30秒程度の熱処理を行う、こ
の処理により、フィールド酸化膜（６）上のTiは窒化さ
れてTiN薄膜（９）となり、一部未反応のTiも残る。Si
基板（１）上のTiは、その上部はフィールド酸化膜
（６）上と同様に窒化されてTiNとなるが、Si基板
（１）との接触面においては、シリコンと反応してメタ
ルリッチなシリサイド層（混晶TiSix層）（10）が形成
される（第３図（ｉ）参照）。
次にH2SO4/H2O2水溶液中で処理を行うと、フィールド
酸化膜（６）およびシリサイド層（10）上のTiN薄膜
（９）は除去され自己整合的にSi基板（１）上だけにシ
リサイド層（10）が形成される。
酸化膜（６）およびシリサイド層（10）上のTiN薄膜
（９）は除去され自己整合的にSi基板（１）上だけにシ
リサイド層（10）が形成される。
次に第２段階として≧800℃以上の高温、N2雰囲気で
熱処理を行う事により、結晶学的に安定なTiSi2層（1
1）が形成され、低抵抗化が達成される（第３図（ｊ）
参照）。
熱処理を行う事により、結晶学的に安定なTiSi2層（1
1）が形成され、低抵抗化が達成される（第３図（ｊ）
参照）。
従来は、前記のような工程で、シリサイド化を行なう
ことにより、拡散抵抗の低抵抗化を行って来たが、シリ
サイド化を行うための金属が、一部微量であるが、TiSi
2層（11）以外の場所にまで混入し、逆バイアス時にお
ける接合リーク電流の増大の原因になるという問題点が
あった。以下詳細に従来例につきフィールド酸化膜
（６）のエッジ部（第３図（ｊ）の部）の拡大部であ
る第４図を用いて説明する。
ことにより、拡散抵抗の低抵抗化を行って来たが、シリ
サイド化を行うための金属が、一部微量であるが、TiSi
2層（11）以外の場所にまで混入し、逆バイアス時にお
ける接合リーク電流の増大の原因になるという問題点が
あった。以下詳細に従来例につきフィールド酸化膜
（６）のエッジ部（第３図（ｊ）の部）の拡大部であ
る第４図を用いて説明する。
前記の従来の方法でシリサイド化した場合には、TiSi
2層（11）とN+拡散層（７）の界面（12）（以下シリサ
イド界面と呼ぶ）とN+拡散層（７）とSi基板（１）の界
面（13）（以下接合界面と呼ぶ）とが、フィールド酸化
膜（６）のエッジ付近で近接する（ｌ寸法が短かくな
る）。
2層（11）とN+拡散層（７）の界面（12）（以下シリサ
イド界面と呼ぶ）とN+拡散層（７）とSi基板（１）の界
面（13）（以下接合界面と呼ぶ）とが、フィールド酸化
膜（６）のエッジ付近で近接する（ｌ寸法が短かくな
る）。
TiSi2層（11）からの金属の混入は、フィールド酸化
膜（６）から離れた接合界面（13）よりもシリサイド界
面（12）と接合界面（13）の近接しているフィールド酸
化膜（６）のエッジ付近で、多いことは明らかである。
膜（６）から離れた接合界面（13）よりもシリサイド界
面（12）と接合界面（13）の近接しているフィールド酸
化膜（６）のエッジ付近で、多いことは明らかである。
また、フィールド酸化膜（６）のエッジ部の接合界面
（13）は、フィールド酸化膜（６）下の分離用不純物層
（５）と、高濃度のN+拡散層（７）が接するために、接
合界面（13）に高電界が生じることとなる。
（13）は、フィールド酸化膜（６）下の分離用不純物層
（５）と、高濃度のN+拡散層（７）が接するために、接
合界面（13）に高電界が生じることとなる。
以上の理由から、Ｐ−Ｎ接合部の上部をシリサイド化
した場合には、シリサイド化しない場合に比べて、逆バ
イアス時における接合リーク電流の増大をきたしがちで
あったものである。
した場合には、シリサイド化しない場合に比べて、逆バ
イアス時における接合リーク電流の増大をきたしがちで
あったものである。
また逆に、直接注入によってシリサイド界面と接合界
面との距離を十分に取ろうとすると（ｌ寸法が長くな
る）、素子領域におけるN+拡散層（７）全体の深さが深
くなり、分離特性が劣化するなどの問題が生じる。
面との距離を十分に取ろうとすると（ｌ寸法が長くな
る）、素子領域におけるN+拡散層（７）全体の深さが深
くなり、分離特性が劣化するなどの問題が生じる。
この発明は上記のような問題点を解消するためになさ
れたもので、Ｐ−Ｎ接合部の上部をシリサイド化して
も、分離特性が劣化せず、逆バイアス時のリーク電流増
大をきたさないように製造できる半導体装置の製造方法
を得ることを目的とする。
れたもので、Ｐ−Ｎ接合部の上部をシリサイド化して
も、分離特性が劣化せず、逆バイアス時のリーク電流増
大をきたさないように製造できる半導体装置の製造方法
を得ることを目的とする。
この発明に係る半導体装置の製造方法は、フィールド
酸化膜は、半導体基板の分離領域となる部分の表面を酸
化して形成し、高融点金属と半導体基板との化合物層を
隣接する、半導体基板と逆導電型の不純物層は、回転斜
めイオン注入により形成するようにしたものである。
酸化膜は、半導体基板の分離領域となる部分の表面を酸
化して形成し、高融点金属と半導体基板との化合物層を
隣接する、半導体基板と逆導電型の不純物層は、回転斜
めイオン注入により形成するようにしたものである。
この発明における半導体製造方法は、半導体基板の分
離領域となる部分の表面を酸化してフィールド酸化膜を
形成し、高融点金属と半導体基板との化合物層を隣接す
る、半導体基板と逆導電型の不純物層は、回転斜めイオ
ン注入により形成する。そのため、不純物層の深さを深
くせずに不純物層と半導体基板の界面が、不純物層とシ
リサイド層の界面と近接して形成されるのを防ぐことが
できる。
離領域となる部分の表面を酸化してフィールド酸化膜を
形成し、高融点金属と半導体基板との化合物層を隣接す
る、半導体基板と逆導電型の不純物層は、回転斜めイオ
ン注入により形成する。そのため、不純物層の深さを深
くせずに不純物層と半導体基板の界面が、不純物層とシ
リサイド層の界面と近接して形成されるのを防ぐことが
できる。
以下、この発明の一実施例を第１図について説明す
る。この図は、従来例と同様、Ｐ型の基板にＮ型のチャ
ンネルを形成する際、Ｎ型の拡散層上にシリサイドを形
成する時のプロセスフローを示す工程断面図である。
る。この図は、従来例と同様、Ｐ型の基板にＮ型のチャ
ンネルを形成する際、Ｎ型の拡散層上にシリサイドを形
成する時のプロセスフローを示す工程断面図である。
なお、従来例における第３図（ａ）〜（ｆ）までの工
程は、本実施例においても同様であるので、説明は省略
する。
程は、本実施例においても同様であるので、説明は省略
する。
その後、Ｐ−Ｎ接合形成のためのAs+のイオン注入を
回転斜め注入法を用いて行なう。従来例の場合は、イオ
ン注入は、基板に垂直に行っていたが、本発明の場合
は、注入角度を30〜60度程度にして、斜め方向から回転
させながら行う。注入エネルギーは、数十KeV〜100KeV
程度であり、注入量は、実効的注入量〜1015/cm2であ
る。
回転斜め注入法を用いて行なう。従来例の場合は、イオ
ン注入は、基板に垂直に行っていたが、本発明の場合
は、注入角度を30〜60度程度にして、斜め方向から回転
させながら行う。注入エネルギーは、数十KeV〜100KeV
程度であり、注入量は、実効的注入量〜1015/cm2であ
る。
そうして、熱拡散炉（FA）において拡散を行いN+拡散
層（７）を形成することにより、Ｐ−Ｎ接合を形成する
（第１図（ａ）参照）。
層（７）を形成することにより、Ｐ−Ｎ接合を形成する
（第１図（ａ）参照）。
その後は、従来例で示したシリサイドプロセス（２ス
テップランプアニール法）を適用する（第３図（ｈ）〜
（ｊ）参照）ことにより、目的とするシリサイド化され
たN+拡散層（７）が得られる。
テップランプアニール法）を適用する（第３図（ｈ）〜
（ｊ）参照）ことにより、目的とするシリサイド化され
たN+拡散層（７）が得られる。
すなわち、この発明の半導体装置の製造方法において
は、As+イオンをSi基板（１）にイオン注入してN+拡散
層（７）を形成するにあたり、回転斜めイオン注入法を
適用した点が特徴である。これにより、分離用不純物層
（５）における接合界面（13）の深さは深く形成される
ので、フィールド酸化膜（６）のエッジ部との間の距離
が長くなり、従来装置における欠点が改善される。
は、As+イオンをSi基板（１）にイオン注入してN+拡散
層（７）を形成するにあたり、回転斜めイオン注入法を
適用した点が特徴である。これにより、分離用不純物層
（５）における接合界面（13）の深さは深く形成される
ので、フィールド酸化膜（６）のエッジ部との間の距離
が長くなり、従来装置における欠点が改善される。
なお、前記のプロセスフロー中の工程を以下のように
一部入れ替えてもかまわない。
一部入れ替えてもかまわない。
第２図は、他の実施例として、前記実施例と同じくＰ
型の基板にＮ型のシリサイド化された拡散層を形成する
プロセスフローを示す工程断面図である。
型の基板にＮ型のシリサイド化された拡散層を形成する
プロセスフローを示す工程断面図である。
なお、従来例における第３図（ａ）〜（ｆ）までの工
程は、本他の実施例においても同様であるので、説明は
省略する。
程は、本他の実施例においても同様であるので、説明は
省略する。
その後、前記実施例においては、Ｐ−Ｎ接合形成のた
めのAs+イオン注入を行ってから、シリサイド化した
が、本他の実施例においては、シリサイド層形成を行っ
てから、このシリサイド層越しに回転斜め注入を行うも
のである。
めのAs+イオン注入を行ってから、シリサイド化した
が、本他の実施例においては、シリサイド層形成を行っ
てから、このシリサイド層越しに回転斜め注入を行うも
のである。
すなわち、フィールド酸化膜（６）を形成し清浄なSi
表面を露出させた後、Si基板（１）全体にTi薄膜（８）
をスパッタ法により堆積させる（第２図（ａ）参照）。
表面を露出させた後、Si基板（１）全体にTi薄膜（８）
をスパッタ法により堆積させる（第２図（ａ）参照）。
次いで、ランプアニーラを用いて、従来例における場
合と同様の第１段階の熱処理を行なってTiN薄膜（９）
およびシリサイド層（10）を形成する（第２図（ｂ）参
照）。
合と同様の第１段階の熱処理を行なってTiN薄膜（９）
およびシリサイド層（10）を形成する（第２図（ｂ）参
照）。
次いで、従来例における場合と同様の処理によりTiN
薄膜（９）を除去し、更に第２段階の熱処理を行なっ
て、TiSi2層（11）を形成する（第２図（ｃ）参照）。
薄膜（９）を除去し、更に第２段階の熱処理を行なっ
て、TiSi2層（11）を形成する（第２図（ｃ）参照）。
そうして、その後Ｐ−Ｎ接合形成のためのAs+イオン
を回転斜めイオン注入法を用いて注入し、N+拡散層
（７）を形成する（第２図（ｄ）参照）。
を回転斜めイオン注入法を用いて注入し、N+拡散層
（７）を形成する（第２図（ｄ）参照）。
なお、前記実施例の場合と違って、本他の実施例の場
合は、イオン注入をシリサイド層（11）越しに行うた
め、注入エネルギー等、いく分違ってくるが、注入エネ
ルギーは、数十KeV〜100KeV程度、実効的注入量〜1015/
cm2と、そのレンジは変わらない。
合は、イオン注入をシリサイド層（11）越しに行うた
め、注入エネルギー等、いく分違ってくるが、注入エネ
ルギーは、数十KeV〜100KeV程度、実効的注入量〜1015/
cm2と、そのレンジは変わらない。
以上のように、この発明によれば、半導体基板の分離
領域となる部分の表面を酸化してフィールド酸化膜を形
成し、回転斜めイオン注入により、高融点金属と半導体
基板との化合物層と隣接する、半導体基板と逆導電型の
不純物層を形成するので、不純物層の深さは保ったまま
で、フィールド酸化膜エッジ付近での不純物層と半導体
基板との接合界面のカーブがなだらかになり、シリサイ
ド層と不純物層の界面から接合界面までの距離を長く形
成することができる。
領域となる部分の表面を酸化してフィールド酸化膜を形
成し、回転斜めイオン注入により、高融点金属と半導体
基板との化合物層と隣接する、半導体基板と逆導電型の
不純物層を形成するので、不純物層の深さは保ったまま
で、フィールド酸化膜エッジ付近での不純物層と半導体
基板との接合界面のカーブがなだらかになり、シリサイ
ド層と不純物層の界面から接合界面までの距離を長く形
成することができる。
これにより、分離特性の劣化を起こすことなく、シリ
サイド化に伴なって発生する微量な金属の混入に起因す
るリーク電流が減少し、拡散抵抗が少なく、かつ、逆バ
イアス時のリーク電流が少ない半導体装置の製造方法を
得ることが出来るという効果がある。
サイド化に伴なって発生する微量な金属の混入に起因す
るリーク電流が減少し、拡散抵抗が少なく、かつ、逆バ
イアス時のリーク電流が少ない半導体装置の製造方法を
得ることが出来るという効果がある。
第１図は、この発明の一実施例のプロセスを示す工程断
面図、第２図（ａ）〜（ｄ）は、この発明の他の実施例
のプロセスを示す工程断面図、第３図（ａ）〜（ｊ）は
従来例のプロセスを示す工程断面図、第４図は、第３図
（ｊ）の部の拡大図である。 図において、（１）はＰ型シリコン基板、（５）は分離
用不純物層、（６）はフィールド酸化膜、（７）はN+拡
散層、（11）はTiSi2層、（12）はシリサイド界面、（1
3）は接合界面である。 なお、各図中同一符合は同一又は相当部分を示す。
面図、第２図（ａ）〜（ｄ）は、この発明の他の実施例
のプロセスを示す工程断面図、第３図（ａ）〜（ｊ）は
従来例のプロセスを示す工程断面図、第４図は、第３図
（ｊ）の部の拡大図である。 図において、（１）はＰ型シリコン基板、（５）は分離
用不純物層、（６）はフィールド酸化膜、（７）はN+拡
散層、（11）はTiSi2層、（12）はシリサイド界面、（1
3）は接合界面である。 なお、各図中同一符合は同一又は相当部分を示す。
Claims (1)
- 【請求項１】第１導電型の半導体基板の主表面の分離領
域にフィールド酸化膜および第１導電型の分離用不純物
層を前記フィールド酸化膜の底部と前記分離用不純物層
が隣接するように形成する工程と、前記半導体基板の主
表面の活性領域に高融点金属と半導体基板との化合物層
および第２導電型の不純物層を前記第２導電型の不純物
層が前記化合物層よりも深くなるように形成する工程と
を備えた半導体装置の製造方法において、フィールド酸
化膜は前記半導体基板の分離領域となる部分の表面を酸
化して形成し、前記第２導電型の不純物層は回転斜めイ
オン注入により形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267015A JP2570487B2 (ja) | 1990-10-03 | 1990-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267015A JP2570487B2 (ja) | 1990-10-03 | 1990-10-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04142732A JPH04142732A (ja) | 1992-05-15 |
| JP2570487B2 true JP2570487B2 (ja) | 1997-01-08 |
Family
ID=17438876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2267015A Expired - Fee Related JP2570487B2 (ja) | 1990-10-03 | 1990-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570487B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2891093B2 (ja) * | 1994-02-17 | 1999-05-17 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| US5605849A (en) * | 1994-10-07 | 1997-02-25 | National Semiconductor Corporation | Use of oblique implantation in forming base of bipolar transistor |
| US5700728A (en) * | 1994-11-07 | 1997-12-23 | United Microelectronics Corporation | Method of forming an MNOS/MONOS by employing large tilt angle ion implantation underneath the field oxide |
| US5998294A (en) * | 1998-04-29 | 1999-12-07 | The United States Of America As Represented By The Secretary Of The Navy | Method for forming improved electrical contacts on non-planar structures |
| JP5569357B2 (ja) | 2010-11-19 | 2014-08-13 | 富士通株式会社 | 画像処理装置、画像処理方法及び画像処理プログラム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258475A (ja) * | 1985-05-11 | 1986-11-15 | Ricoh Co Ltd | Ｌｄｄ構造をもつ半導体装置の製造方法 |
| JPH0665213B2 (ja) * | 1985-10-31 | 1994-08-22 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
-
1990
- 1990-10-03 JP JP2267015A patent/JP2570487B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04142732A (ja) | 1992-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819240B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| JP3238551B2 (ja) | 電界効果型トランジスタの製造方法 | |
| US6365472B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6451679B1 (en) | Ion mixing between two-step titanium deposition process for titanium salicide CMOS technology | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| US20050104135A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2570487B2 (ja) | 半導体装置の製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JPH0321015A (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JP2850813B2 (ja) | 半導体装置の製造方法 | |
| JPS61230373A (ja) | 半導体装置の製造方法 | |
| JP2886174B2 (ja) | 半導体装置の製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| KR20000010018A (ko) | 반도체 장치의 제조방법 | |
| KR100903279B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100401500B1 (ko) | 반도체장치의 제조방법 | |
| KR100204014B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| JP3325822B2 (ja) | 半導体装置及びその製造方法 | |
| JP3959447B2 (ja) | 半導体装置の製造方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JPH0547698A (ja) | Ｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |