KR100204014B1 - 모스트랜지스터 및 그 제조방법 - Google Patents
모스트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100204014B1 KR100204014B1 KR1019960023654A KR19960023654A KR100204014B1 KR 100204014 B1 KR100204014 B1 KR 100204014B1 KR 1019960023654 A KR1019960023654 A KR 1019960023654A KR 19960023654 A KR19960023654 A KR 19960023654A KR 100204014 B1 KR100204014 B1 KR 100204014B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- mos transistor
- insulating film
- gate
- gate electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910008479 TiSi2 Inorganic materials 0.000 claims description 4
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 4
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 239000005388 borosilicate glass Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Abstract
본 발명은 PMOS 트랜지스터에서의 숏채널 효과를 방지하기 위한 것으로, 제1도전형 기판상에 게이트절연막을 개재하여 형성된 게이트전극과, 상기 게이트전극 양측면에 절연막측벽을 개재하여 형성된 제2도전형 불순물이 함유된 물질로 이루어진 측벽, 상기 제2도전형 불순물이 함유된 물질로 이루어진 측벽 하부의 기판부위에 형성된 저농도의 제2도전형 영역, 및 상기 측벽 양단의 기판영역에 상기 저농도 제2도전형 영역에 인접하여 형성된 고농도의 제2도전형 소오스 및 드레인 영역을 포함하여 이루어지는 모스트랜지스터를 제공한다.
Description
제1도 종래의 LDD 구조를 갖는 PMOS 트랜지스터 단면구조도이고,
제2도는 종래의 고상확산에 의해 형성된 LDD영역을 갖는 PMOS트랜지스터의 단면구조도이고,
제3도는 본 발명에 의한 PMOS 트랜지스터 단면구조도 이고,
제4도는 본 발명에 의한 PMOS트랜지스터의 제조방법을 도시한 공정 순서도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : n형 기판 2 : 게이트산화막
3 : 게이트전극 4 : 게이트 상부절연막
5 : 절연막측벽 6 : BSG측벽
7 : Ti 8 : TiSi₂
9 : p+ 소오스 및 드레인 영역 10 : LDD영역
본 발명은 모스트랜지스터 및 그 제조방법에 관한 것으로, 특히 숏채널효과(short channal effect)를 방지할 수 있는 PMOSFET 구조 및 이의 제조방법에 관한 것이다.
최근 0.1㎛ 수준의 채널길이(channel length)를 가진 PMOS 트랜지스터의 제조에 많은 노력을 기울이고 있다. 그러나 NMOS 트랜지스터에 비해 PMOS 트랜지스터는 도판트(dopant)인 보론의 확산속도(diffusion rate) 가 크기 때문에 얕은 접합(shallow junction)의 소오스 및 드레인을 형성하기가 매우 힘들다. 또한, 널리 알려진 LDD(lightly doped drain) 구조로 PMOS를 형성할 경우가 있어서도 높은 불순물 농도로 매우 얕은 소오스 및 드레인 접합을 얻는다는 것은 매우 어려운 일이다. 이러한 LDD 구조를 갖는 PMOS는 접합 깊이가 깊고 채널길이가 짧기 때문에 숏채널효과가 취약하고, LDD 영역의 면저항(sheet resistance)이 높으며, 낮은 불순물 농도에 의해 소오스와 드레인간의 직렬저항(series resistance)이 증대되는 문제점이 있다. 제1도에 상기한 종래의 LDD구조의 PMOS를 단면도에 나타내었다. 종래의 LDD 구조를 갖는 PMOS는 n형 기판(n-웰)(11)상에 게이트절연막(12)을 개재하여 게이트전극(13)을 형성하고, 이 게이트전극을 마스크로 하여 불순물을 저농도로 이온주입하여 LDD 영역인 p-영역(16)을 형성한 후, 게이트전극(13) 양측면에 절연막측벽(14)을 형성하고, 다시 불순물을 고농도로 이온주입하여 p+ 소오스 및 드레인영역(17)을 형성함으로서 이루어진다.
상기와 같은 종래의 문제점을 해결하기 위해 BSG(borosilicate glass)로부터의 고상 확산(solid phase diffusion)을 이용하여 얕은 접합의 소오스 및 드레인을 형성하는 PMOS 구조가 제안되었는 바, 이를 제2도에 단면도로 나타내었다. 이 경우에는 게이트전극 측벽(14)을 BSG로 형성하고 열처리에 의해 BSG 측벽(14)으로부터 보론을 그 하부의 기판부위로 확산시켜 LDD영역(16)을 형성한다. 여기서, 참조부호 15는 소오스 및 드레인 형성을 위한 실리사이드(TiSi₂)를 나타낸다. 즉, 이와 같이 이온주입에 의하지 않고 BSG로부터의 고상확산에 의해 LDD영역을 형성하므로 보다 얕은 접합의 형성이 가능하게 된다. 따라서 이 경우의 채널길이(L2)가 상기한 LDD구조의 채널길이(L1)보다 크게 된다. 그러나 이러한 구조도0.1㎛ 수준의 채널길이가 요구되는 고집적소자에는 적합하지 못하며 보다 큰 채널길이가 요구된다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 채널길이를 확보하여 숏채널효과를 방지할 수 있는 모스트랜지스터 구조 및 이의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 모스트랜지스터는 제1도전형기판상에 게이트절연막을 개재하여 형성된 게이트전극과, 상기 게이트전극 양측면에 절연막측벽을 개재하여 형성된 제2도전형 불순물이 함유된 물질로 이루어진 측벽, 상기 제2도전형 불순물이 함유된 물질로 이루어진 측벽 하부의 기판부위에 형성된 저농도의 제2도전형 영역, 및 상기 측벽 양단의 기판영역에 상기 저농도 제2도전형 영역에 인접하여 형성된 고농도의 제2도전형 소오스 및 드레인 영역을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 모스트랜지스터 제조방법은 제1도전형 기판상에 게이트산화막과 게이트전극 및 게이트 상부절연막을 차례로 형성하는 단계와, 상기 게이트전극 양측면에 절연막 측벽을 형성하는 단계, 상기 절연막 측벽의 양측면에 제2 도전형의 불순물을 함유한 물질로 측벽을 형성하는 단계, 제2도전형의 불순물을 고농도로 이온주입하는 단계, 및 열처리를 행하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제3도에 본 발명에 의한 PMOS트랜지스터 단면구조를 도시하였다. 본 발명에 의한 PMOS 트랜지스터는 n형 기판(1)상에 게이트절연막(2)을 개재하여 그 상부에 절연막(4)이 형성된 게이트전극(3)이 형성되고, 이 게이트전극(3) 양측면에 절연막측벽(4)이 형성되고, 이 절연막측벽(4)의 양측면에 p형 불순물이 함유된 물질로 이루어진 측벽(6)이 형성되고, 상기 측벽(6)하부의 기판 표면부위에 LDD영역인 p-영역(10)이 형성되고, 이 LDD영역(10)에 인접하여 그 상부에 실리사이드층(8)이 형성된 p+ 소오스 및 드레인영역(9)이 형성된 구조로 되어 있다.
이 때, 상기 p형 불순물을 함유한 측벽(6) BSG로 형성하는 것이 바람직하다.
이와 같은 구조로 된 본 발명의 PMOS트랜지스터에 있어서는 상기 p형 불순물을 함유한 물질로 된 측벽(6)으로부터 p형 불순물이 확산되어 상기 LDD영역(10)이 형성되므로 LDD 영역을 보다 얕은 접합으로 형성할 수 있으며, 상기 측벽(6)과 게이트전극(3) 사이에 절연막측벽(5)이 형성되어 있으므로 유효채널길이(L3)를 상기 절연막측벽(5)을 형성하지 않는 종래의 경우보다 길게할 수 있다.
제4도를 참조하여 본 발명에 의한 PMOS트랜지스터 제조방법을 설명하면 다음과 같다.
먼저, 제4A도에 도시된 바와 같이 n형 실리콘기판(1)상에 게이트산화막(2)과 게이트전극 형성용 도전층(3) 및 절연층인 질화막(4)을 차례로 형성한 후, 이를 소정의 게이트패턴으로 패터닝하여 상부에 질화막(4)이 형성된 게이트전극(3)을 형성한다. 이때, 상기 게이트 상부질화막(4)은 200-500Å 두께로 형성한다. 이어서 기판 전면에 절연막으로서, 예컨대 산화막을 형성한 후, 이를 에치백하여 상기 게이트전극(3) 양측면에 측벽 산화막(5)을 200-1000Å 정도의 두께로 형성한다.
다음에 제4B도에 도시된 바와 같이 기판 전면에 p형 불순물이 함유된 절연막으로서, 예컨대 BSG를 증착한 후, 이를 에치백하여 상기 측벽산화막(5)의 양측면에 BSG측벽(6)을 1000-3000Å 두께로 형성한다.
이어서 제4C도에 도시된 바와 같이 기판 전면에 고융점금속(refractory metal)으로서, 예컨대 Ti(7)를 스퍼터링에 의해 100-300Å의 두께로 증착한 후, 소오스 및 드레인 영역을 형성을 위한 p형 불순물을 고농도로 이온주입한 다음 RTP(rapid thermal process)에 의해 열처리를 행함으로써 제4D도에 도시된 바와 같이 p+소오스 및 드레인(9)을 형성한다. 이 때, 상기 열처리에 의해 BSG측벽(6)으로부터 보론이 그 하부의 기판부위로 확산되어 p-영역(10)이 형성되게 된다. 이어서 실리사이드(silicidation) 공정을 행하여 실리콘기판상에 형성된 상기 Ti(7) 부분과 실리콘 기판이 반응되도록 하여 실리사이드막(TiSi)(8)을 소오스 및 드레인영역(9)상에 형성한다. 이때, 상기 TiSi₂막(8)은 게이트전극 상부질화막(4)으로 인해 게이트전극상에는 형성되지 않고 노출된 실리콘기판 부분인 소오스 및 드레인영역(9)상에만 형성되게 된다. 즉, 살리사이드화(salicidation)가 일어나게 된다. 이와 같이 TiSi₂막(8)이 형성되고 남은 Ti막 부분은 제거해 낸다.
이와 같이 본 발명은 이온주입이 아닌 BSG로부터의 보론의 확산을 이용하여 LDD영역을 형성하되, 게이트전극 측면에 산화막 또는 질화막 등의 절연층을 이용하여 완충적인 절연막 측벽을 형성한 후, 상기 LDD영역 형성을 위한 BSG측벽을 형성함으로써 종래의 경우(제1도의 L1, 제2도의 L2)보다 좀더 큰 채널길이(L3)를 갖는 PMOS를 제조할 수 있다.
따라서 숏채널효과에 특히 취약한 PMOS에 있어서 유효채널길이를 크게 증가시켜 고집적화를 가능하게 할 수 있으며, 소오스 및 드레인의 직렬저항을 크게 감소시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (30)
- 제1도전형 기판상에 게이트절연막을 개재하여 형성된 게이트전극파, 상기 게이트전극 양측면에 절연막측벽을 개재하여 형성된 제2도전형 불순물이 함유된 물질로 이루어진 측벽, 상기 제2도전형 불순물이 함유된 물질로 이루어진 측벽 하부의 기판부위에 형성된 저농도의 제2도전형 영역, 및 상기 측벽 양단의 기판 영역에 상기 저농도 제2도전형 영역에 인접하여 형성된 고농도의 제2도전형 소오스 및 드레인영역을 포함하는 것을 특징으로 하는 모스트랜지스터.
- 제1항에 있어서, 상기 제1도전형은 n형이고, 제2도전형은 p형임을 특징으로 하는 모스트랜지스터.
- 제1항에 있어서, 상기 제2도전형 불순물을 함유한 물질은 BSG임을 특징으로 하는 모스트랜지스터.
- 제1항에 있어서, 상기 제2도전형 불순물을 함유한 물질로 된 측벽으로부터 제2도전형 불순물이 확산되어 상기 저농도 제2도전형 영역이 형성됨을 특징으로 하는 모스트랜지스터.
- 제1항에 있어서, 상기 절연막측벽은 산화막 또는 질화막으로 이루어짐을 특징으로 하는 모스트랜지스터.
- 제1항에 있어서, 상기 소오스 및 드레인 영역은 그 상부에 형성된 실리사이드층을 포함하여 이루어지는 것을 특징으로 하는 모스트랜지스터.
- 제6항에 있어서, 상기 실리사이드층은 TiSi₂로 이루어진 것임을 특징으로 하는 모스트랜지스터.
- 제1항에 있어서, 상기 게이트전극 상부에 형성된 게이트 상부절연막이 더 포함되는 것을 특징으로 하는 모스트랜지스터.
- 제1도전형 기판상에 게이트산화막과 게이트전극 및 게이트 상부절연막을 차례로 형성하는 단계와, 상기 게이트전극 양측면에 절연막측벽을 형성하는 단계, 상기 절연막측벽의 양측면에 제2도전형의 불순물을 함유한 물질로 측벽을 형성하는 단계, 제2도전형의 불순물을 고농도로 이온주입하는 단계, 및 열처리를 행하는 단계를 포함하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제9항에 있어서, 상기 게이트 상부절연막은 질화막으로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제9항에 있어서, 상기 게이트 상부절연막은 200-500Å 두께로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제9항에 있어서, 상기 절연막측벽은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제9항에 있어서, 상기 절연막측벽은 200-1000Å 정도의 두께로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제9항에 있어서, 상기 제2도전형 불순물이 함유된 물질로 BSG를 사용하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제9항에 있어서, 상기 열처리는 RTP를 이용하여 행하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제9항에 있어서, 상기 열처리에 의해 상기 제2도전형 불순물을 함유한 측벽으로부터 제2도전형 불순물이 그 하부의 기판부위로 확산되어 저농도의 제2도전형 영역이 형성되는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제9항에 있어서, 상기 열처리에의해 상기 고농도로 주입된 제2도전형 불순물이 활성화 되어 상기 제2도전형 불순물이 함유된 측벽 양단의 기판영역에 고농도의 제2도전형 소오스 및 드레인영역이 형성되는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제1도전형 실리콘 기판상에 게이트산화막과 게이트전극 및 게이트 상부절연막을 차례로 형성하는 단계와, 상기 게이트 전극 양측면에 절연막측벽을 형성하는 단계, 상기 절연막측벽의 양측면에 제2도전형의 불순물을 함유한 물질로 측벽을 형성하는 단계, 기판 전면에 고융점금속을 증착하는 단계, 제2도전형의 불순물을 고농도로 이온주입하는 단계, 열처리를 행하는 단계, 및 상기 고융점금속과 실리콘기판을 반응시켜 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 게이트 상부절연막은 질화막으로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 게이트 상부절연막은 200-500Å 두께로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 절연막측벽은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 절연막측벽은 200-1000Å 정도의 두께로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 제2도전형 불순물이 함유된 물질로 BSG를 사용하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 열처리는 RTP를 이용하여 행하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 열처리에 의해 상기 제2도전형 불순물을 함유한 측벽으로부터 제2도전형 불순물이 그 하부의 기판부위로 확산되어 저농도의 제2도전형 영역이 형성되는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 열처리에 의해 상기 고농도로 주입된 제2도전형 불순물이 활성화되어 상기 제2도전형 불순물이 함유된 측벽 양단의 기판영역에 고농도의 제2도전형 소오스 및 드레인영역이 형성되는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 고융점금속으로 Ti를 이용하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 고융점금속을 100-300Å 두께로 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 실리사이드는 TiSi₂임을 특징으로 하는 모스트랜지스터 제조방법.
- 제18항에 있어서, 상기 실리사이드를 형성한 후, 남아 있는 고융점금속을 제거하는 단계가 더 포함되는 것을 특징으로 하는 모스트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023654A KR100204014B1 (ko) | 1996-06-25 | 1996-06-25 | 모스트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023654A KR100204014B1 (ko) | 1996-06-25 | 1996-06-25 | 모스트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006469A KR980006469A (ko) | 1998-03-30 |
| KR100204014B1 true KR100204014B1 (ko) | 1999-07-01 |
Family
ID=19463367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023654A KR100204014B1 (ko) | 1996-06-25 | 1996-06-25 | 모스트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100204014B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624413B1 (ko) | 2003-10-21 | 2006-09-18 | 삼성전자주식회사 | 수발광 소자 및 그 제조 방법 |
-
1996
- 1996-06-25 KR KR1019960023654A patent/KR100204014B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006469A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121100A (en) | Method of fabricating a MOS transistor with a raised source/drain extension | |
| US6312995B1 (en) | MOS transistor with assisted-gates and ultra-shallow “Psuedo” source and drain extensions for ultra-large-scale integration | |
| US5963803A (en) | Method of making N-channel and P-channel IGFETs with different gate thicknesses and spacer widths | |
| US5710450A (en) | Transistor with ultra shallow tip and method of fabrication | |
| US5496750A (en) | Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition | |
| KR100487525B1 (ko) | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 | |
| KR100234700B1 (ko) | 반도체 소자의 제조방법 | |
| US5428240A (en) | Source/drain structural configuration for MOSFET integrated circuit devices | |
| US6150243A (en) | Shallow junction formation by out-diffusion from a doped dielectric layer through a salicide layer | |
| US5045486A (en) | Transistor fabrication method | |
| US5918130A (en) | Transistor fabrication employing formation of silicide across source and drain regions prior to formation of the gate conductor | |
| JPH08148561A (ja) | 半導体装置とその製造方法 | |
| US6566208B2 (en) | Method to form elevated source/drain using poly spacer | |
| US7468303B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6261912B1 (en) | Method of fabricating a transistor | |
| JP2000232075A (ja) | 半導体装置の製造方法 | |
| KR100749373B1 (ko) | 샬로우 접합부 반도체 디바이스의 제조 방법 | |
| KR100255134B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6171939B1 (en) | Method for forming polysilicon gate electrode | |
| KR100204014B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| JPH10200097A (ja) | 半導体装置およびその製造方法 | |
| US6194298B1 (en) | Method of fabricating semiconductor device | |
| JP3714757B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| US6197672B1 (en) | Method for forming polycide dual gate | |
| KR100903279B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |