JPH0620079B2 - 高融点金属シリサイド層を形成する方法 - Google Patents
高融点金属シリサイド層を形成する方法Info
- Publication number
- JPH0620079B2 JPH0620079B2 JP60269203A JP26920385A JPH0620079B2 JP H0620079 B2 JPH0620079 B2 JP H0620079B2 JP 60269203 A JP60269203 A JP 60269203A JP 26920385 A JP26920385 A JP 26920385A JP H0620079 B2 JPH0620079 B2 JP H0620079B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- polycrystalline silicon
- silicon
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003870 refractory metal Substances 0.000 title claims description 66
- 238000000034 method Methods 0.000 title claims description 37
- 229910021332 silicide Inorganic materials 0.000 title claims description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 108
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 58
- 235000012239 silicon dioxide Nutrition 0.000 claims description 53
- 239000000377 silicon dioxide Substances 0.000 claims description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000010936 titanium Substances 0.000 description 22
- 229910008484 TiSi Inorganic materials 0.000 description 21
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 21
- 229910052719 titanium Inorganic materials 0.000 description 21
- 230000005669 field effect Effects 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910021352 titanium disilicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Description
【発明の詳細な説明】 産業上の利用分野 本発明は集積回路の製造に使われる方法に関する。更に
具体的に言えば、本発明は集積回路の相異なる部分に最
適の厚さを持つTiSi2の様な高融点金属シリサイド
層を設ける方法に関する。
具体的に言えば、本発明は集積回路の相異なる部分に最
適の厚さを持つTiSi2の様な高融点金属シリサイド
層を設ける方法に関する。
従来の技術及び問題点 シリコン及び多結晶シリコン区域の導電率を高める為の
TiSi2を使うことは従来周知である。第1図の電界
効果トランジスタ10がTiSi2層6,7,8を含ん
でおり、これらがゲート4、ソース2及びドレイン3の
導電率をそれぞれ高める。TiSi2層6,7,8は直
接反応方法を用いて形成される。この方法は、トランジ
スタ10の表面にチタン層をデポジツトし、トランジス
タ10をベーキングして、このチタン層をチタン層と接
触しているシリコン及びポリシリコン区域と反応させ
る。この後、反応しなかつたチタンを除去する。
TiSi2を使うことは従来周知である。第1図の電界
効果トランジスタ10がTiSi2層6,7,8を含ん
でおり、これらがゲート4、ソース2及びドレイン3の
導電率をそれぞれ高める。TiSi2層6,7,8は直
接反応方法を用いて形成される。この方法は、トランジ
スタ10の表面にチタン層をデポジツトし、トランジス
タ10をベーキングして、このチタン層をチタン層と接
触しているシリコン及びポリシリコン区域と反応させ
る。この後、反応しなかつたチタンを除去する。
この簡単な直接反応方法は、超大規模集積回路(VLS
I)を製造するのに使う際、ポリシリコン層と基板のド
ープ区域の両方にTiSi2層を形成するのに使う時、
重大な制約がある。超大規模集積回路(VLSI)で
は、一般的にドープ領域の深さは約0.2ミクロンであ
る。この為、集積回路の表面にデボジツトするチタン層
は約0.1ミクロンに制限しなければならない。これは
反応するチタンがドープ領域の中に拡散し、0.1ミク
ロンのチタンが深さ約0.15ミクロンのTiSi2層
を生ずるからである。これにより厚いチタン層を使う場
合、2珪化チタン層がドープ領域を通つて基板まで拡散
し(パンチスルー)、この為ドープ領域から基板への過
大な洩れ電流を生ずる。然し、多結晶シリコン層のシー
ト抵抗を最小値(即ち、1オーム/スクエア未満)に減
少するTiSi2層を設ける為には、チタンが少なくと
も0.15ミクロンのTiSi2層が必要である。この
為、従来の直接反応方法を使うと、超大規模集積回路で
多結晶シリコン層のシート抵抗を最小限に抑える様なT
iSi2層を多結晶シリコン領域に設けることが出来な
い。
I)を製造するのに使う際、ポリシリコン層と基板のド
ープ区域の両方にTiSi2層を形成するのに使う時、
重大な制約がある。超大規模集積回路(VLSI)で
は、一般的にドープ領域の深さは約0.2ミクロンであ
る。この為、集積回路の表面にデボジツトするチタン層
は約0.1ミクロンに制限しなければならない。これは
反応するチタンがドープ領域の中に拡散し、0.1ミク
ロンのチタンが深さ約0.15ミクロンのTiSi2層
を生ずるからである。これにより厚いチタン層を使う場
合、2珪化チタン層がドープ領域を通つて基板まで拡散
し(パンチスルー)、この為ドープ領域から基板への過
大な洩れ電流を生ずる。然し、多結晶シリコン層のシー
ト抵抗を最小値(即ち、1オーム/スクエア未満)に減
少するTiSi2層を設ける為には、チタンが少なくと
も0.15ミクロンのTiSi2層が必要である。この
為、従来の直接反応方法を使うと、超大規模集積回路で
多結晶シリコン層のシート抵抗を最小限に抑える様なT
iSi2層を多結晶シリコン領域に設けることが出来な
い。
問題点を解決する為の手段及び作用 本発明の方法を使うと、高融点金属シリサイド層を形成
する領域のシート抵抗を最適に減少する様な相異なる厚
さを持つ、TiSi2の様な高融点金属シリサイド層を
持つ集積回路を製造することが出来る。本発明の1実施
例では、ポリシリコン・ゲートを持つ電界効果トランジ
スタを製造して、シート抵抗を最適の形で最小にすると
共に、パンチスルー リーケージ(punch - through le
akage )問題を避けるのに適切な厚さを持つTiSi2
層を有するソース及びドレイン領域を提供する。
する領域のシート抵抗を最適に減少する様な相異なる厚
さを持つ、TiSi2の様な高融点金属シリサイド層を
持つ集積回路を製造することが出来る。本発明の1実施
例では、ポリシリコン・ゲートを持つ電界効果トランジ
スタを製造して、シート抵抗を最適の形で最小にすると
共に、パンチスルー リーケージ(punch - through le
akage )問題を避けるのに適切な厚さを持つTiSi2
層を有するソース及びドレイン領域を提供する。
実施例 第2a図乃至第2h図は、電界効果トランジスタを製造
する為に使われる本発明の好ましい実施例の処理工程を
示す断面図である。周知の技術を用いて、フイールド酸
化物領域26,27を成長させる。シリコン基板20の
上に、約30分間900℃の温度での熱酸化により、2
50Åの厚さを持つ2酸化シリコン層を形成する。2酸
化シリコン21の表面の上に、700℃の温度で約30
分間、低圧化学気相成長法(LPCVD)によつて、約
4000Åの厚さを持つ多結晶層をデポジツトする。多
結晶シリコン層22の表面の上に、700℃の温度で約
5分間LPCVDにより、約150Åの厚さを持つ窒化
シリコン層23をデポジツトする。周知のフオトリソグ
ラフイ技術を用いて、窒化シリコン層23及び多結晶シ
リコン層22のパターンを定めて、第2b図に示す構造
を作る。1014イオン/cm2 の密度で60キロエレクト
ロンボルトのエネルギを持つ砒素イオンのイオン打込み
を2酸化シリコン層21を介して行なうことにより、ド
ープ領域24,25を形成する。次に900℃の温度で
約20分間、このイオン打込みをドライブ・インしてア
ニールする。第2c図の2酸化シリコンの側壁区域28
を、約10分間、900℃の温度で酸素雰囲気の中で熱
成長させる。この熱酸化工程は、2酸化シリコン層21
の厚さをも増加させる。2酸化シリコン層21の厚さが
増加することが重要である。これは、250Åの2酸化
シリコン層では、(後で説明する)多結晶シリコン・ゲ
ート22内にチタンシリサイド層を形成する工程の間、
ドープ領域24,25にチタンシリサイドが形成される
のを防止するのに不十分であるからである。然し、本発
明のこゝで説明している実施例で形成される電界効果ト
ランジスタが正しく動作する様にする為には、2酸化シ
リコン層21は多結晶シリコン・ゲート22の下では十
分に薄くしなければならない。
する為に使われる本発明の好ましい実施例の処理工程を
示す断面図である。周知の技術を用いて、フイールド酸
化物領域26,27を成長させる。シリコン基板20の
上に、約30分間900℃の温度での熱酸化により、2
50Åの厚さを持つ2酸化シリコン層を形成する。2酸
化シリコン21の表面の上に、700℃の温度で約30
分間、低圧化学気相成長法(LPCVD)によつて、約
4000Åの厚さを持つ多結晶層をデポジツトする。多
結晶シリコン層22の表面の上に、700℃の温度で約
5分間LPCVDにより、約150Åの厚さを持つ窒化
シリコン層23をデポジツトする。周知のフオトリソグ
ラフイ技術を用いて、窒化シリコン層23及び多結晶シ
リコン層22のパターンを定めて、第2b図に示す構造
を作る。1014イオン/cm2 の密度で60キロエレクト
ロンボルトのエネルギを持つ砒素イオンのイオン打込み
を2酸化シリコン層21を介して行なうことにより、ド
ープ領域24,25を形成する。次に900℃の温度で
約20分間、このイオン打込みをドライブ・インしてア
ニールする。第2c図の2酸化シリコンの側壁区域28
を、約10分間、900℃の温度で酸素雰囲気の中で熱
成長させる。この熱酸化工程は、2酸化シリコン層21
の厚さをも増加させる。2酸化シリコン層21の厚さが
増加することが重要である。これは、250Åの2酸化
シリコン層では、(後で説明する)多結晶シリコン・ゲ
ート22内にチタンシリサイド層を形成する工程の間、
ドープ領域24,25にチタンシリサイドが形成される
のを防止するのに不十分であるからである。然し、本発
明のこゝで説明している実施例で形成される電界効果ト
ランジスタが正しく動作する様にする為には、2酸化シ
リコン層21は多結晶シリコン・ゲート22の下では十
分に薄くしなければならない。
周知の技術を用いて窒化シリコン層23を除去し、約
0.15ミクロンの厚さになるまで、スパツタリングに
よつてチタン層29をデポジツトし、第2d図に示す構
造を作る。チタン層29は厚さが0.15乃至0.2ミ
クロンであることが好ましい。この量のチタンは、ポリ
シリコン層22と反応した時、ポリシリコン層22のシ
ート抵抗を1オーム/スクエア未満にする。約30分
間、約675℃の温度で焼成(ベーキング)することに
より、チタン層29が多結晶シリコン層22と反応す
る。チタン層29が多結晶シリコン層22と反応してT
iSi2を形成し、多結晶シリコン層22だけと反応す
る。これは、基板20に形成された集積回路の他の全て
の区域は、チタン層29と反応しない2酸化シリコンに
よつて覆われているからである。この後、過酸化水素及
び硫酸の混合物を用いて、反応しなかつたチタンを除去
する。その結果は第2e図に示すTiSi2層30にな
る。
0.15ミクロンの厚さになるまで、スパツタリングに
よつてチタン層29をデポジツトし、第2d図に示す構
造を作る。チタン層29は厚さが0.15乃至0.2ミ
クロンであることが好ましい。この量のチタンは、ポリ
シリコン層22と反応した時、ポリシリコン層22のシ
ート抵抗を1オーム/スクエア未満にする。約30分
間、約675℃の温度で焼成(ベーキング)することに
より、チタン層29が多結晶シリコン層22と反応す
る。チタン層29が多結晶シリコン層22と反応してT
iSi2を形成し、多結晶シリコン層22だけと反応す
る。これは、基板20に形成された集積回路の他の全て
の区域は、チタン層29と反応しない2酸化シリコンに
よつて覆われているからである。この後、過酸化水素及
び硫酸の混合物を用いて、反応しなかつたチタンを除去
する。その結果は第2e図に示すTiSi2層30にな
る。
第2f図の酸化物層31は低圧化学気相成長法を用いて
形成される。2酸化シリコン層31及び2酸化シリコン
層21が高度に異方性のプラズマ・エツチによつてエツ
チされる。80キロエレクトロンボルトのエネルギで5
×1015イオン/cm2 の密度で、砒素イオンを打込むこ
とにより、ソース領域34およびドレイン領域35が形
成され、約10分間975℃の温度でドライブ・インす
る。
形成される。2酸化シリコン層31及び2酸化シリコン
層21が高度に異方性のプラズマ・エツチによつてエツ
チされる。80キロエレクトロンボルトのエネルギで5
×1015イオン/cm2 の密度で、砒素イオンを打込むこ
とにより、ソース領域34およびドレイン領域35が形
成され、約10分間975℃の温度でドライブ・インす
る。
本実施例で説明した方法は、Pチヤンネル形電界効果ト
ランジスタの中に階段形の輪郭を持つソース及びドレイ
ン区域を作るが、これは好ましい高電圧特性を持つ。こ
れまで説明した実施例では、電界効果トランジスタが階
段形のソース及びドレイン領域を持つが、本発明の範囲
が、階段形のソースおよびドレイン領域を持つ電界効果
トランジスタは勿論として、電界効果トランジスタに制
限されないことは明らかである。
ランジスタの中に階段形の輪郭を持つソース及びドレイ
ン区域を作るが、これは好ましい高電圧特性を持つ。こ
れまで説明した実施例では、電界効果トランジスタが階
段形のソース及びドレイン領域を持つが、本発明の範囲
が、階段形のソースおよびドレイン領域を持つ電界効果
トランジスタは勿論として、電界効果トランジスタに制
限されないことは明らかである。
次に、第2g図の構造の表面の上に厚さ約0.1ミクロ
ンのTi層(図面に示してない)をデポジツトし、約3
0分間、675℃の温度で、ソース領域34、ドレイン
領域35及び多結晶シリコン・ゲート22と反応させ
て、第2h図に示す様に、TiSi2領域36,37を
作ると共に、TiSi2領域30の厚さを厚くする。2
酸化シリコンの側壁領域28,32,33によつて構成
された厚い側壁が、TiSi2領域30とTiSi23
7の間、またはTiSi2領域30とTiSi2領域3
6の間に、TiSi2導体が形成されるのを防止する。
更に、係属の米国特許出願通し番号第492,069号
に記載された方法を使うことにより、この様な導体が形
成されるのを防止する。TiSi2領域36,37は、
厚さ約0.1ミクロンのチタン層から形成することが好
ましく、こうしてTiSi2層36,37がソース領域
34及びドレイン領域35を介してそれぞれ基板20に
パンチスルーすることを防止する。
ンのTi層(図面に示してない)をデポジツトし、約3
0分間、675℃の温度で、ソース領域34、ドレイン
領域35及び多結晶シリコン・ゲート22と反応させ
て、第2h図に示す様に、TiSi2領域36,37を
作ると共に、TiSi2領域30の厚さを厚くする。2
酸化シリコンの側壁領域28,32,33によつて構成
された厚い側壁が、TiSi2領域30とTiSi23
7の間、またはTiSi2領域30とTiSi2領域3
6の間に、TiSi2導体が形成されるのを防止する。
更に、係属の米国特許出願通し番号第492,069号
に記載された方法を使うことにより、この様な導体が形
成されるのを防止する。TiSi2領域36,37は、
厚さ約0.1ミクロンのチタン層から形成することが好
ましく、こうしてTiSi2層36,37がソース領域
34及びドレイン領域35を介してそれぞれ基板20に
パンチスルーすることを防止する。
本発明の特定の実施例を明細書で説明したが、これが本
発明の範囲を制約するものと解してはならない。本明細
書の内容から、当業者には本発明のこの他の実施例が考
えられよう。
発明の範囲を制約するものと解してはならない。本明細
書の内容から、当業者には本発明のこの他の実施例が考
えられよう。
本発明の実施態様は次の通りである。
(1) 第1の領域に於ける高融点金属シリサイド層の厚
さが第2の領域に於ける高融点金属シリサイド層の厚さ
とは異なるように、集積回路の2つの領域に高融点金属
シリサイド層を形成する方法に於て、前記第1の領域の
上に第1の2酸化シリコン層を形成し、該第1の2酸化
シリコン層の上に前記第2の領域を形成し、該第2の領
域の上に窒化シリコン層を形成し、前記第2の領域及び
前記窒化シリコン層を同じパターンに定めて、その表面
に窒化シリコン層を持つパターンを定めた第2の領域を
作り、該パターンを定めた第2の領域の露出した側壁の
上に第2の2酸化シリコン層を形成し、前記第1の2酸
化シリコン層の内、前記パターンを定めた第2の層によ
つて覆われていない部分の厚さを増加し、前記パターン
を定めた窒化シリコン層を除去し、前記集積回路の上に
第1の高融点金属層を形成し、前記集積回路をベーキン
グして、前記高融点金属層を前記パターンを定めた第2
の領域の表面と反応させて高融点金属シリサイドを形成
し、前記高融点金属層の内の反応しなかつた部分を除去
し、前記パターンを定めた第2の領域の側壁の上、並び
に前記第1の領域の内、高融点金属シリサイド層を受け
ない区域の上に2酸化シリコンが残る様に、前記第1の
2酸化シリコン層の一部分を除去し、前記集積回路の上
に第2の高融点金属層を形成し、前記集積回路をベーキ
ングして、前記第2の高融点金属層を前記第1の領域及
び第2の領域の内、第1の2酸化シリコン層の残りの部
分並びに第1の2酸化シリコン層によつて覆われていな
い区域と反応させ、前記第2の高融点金属層の反応しな
かつた部分を除去する工程を含む方法。
さが第2の領域に於ける高融点金属シリサイド層の厚さ
とは異なるように、集積回路の2つの領域に高融点金属
シリサイド層を形成する方法に於て、前記第1の領域の
上に第1の2酸化シリコン層を形成し、該第1の2酸化
シリコン層の上に前記第2の領域を形成し、該第2の領
域の上に窒化シリコン層を形成し、前記第2の領域及び
前記窒化シリコン層を同じパターンに定めて、その表面
に窒化シリコン層を持つパターンを定めた第2の領域を
作り、該パターンを定めた第2の領域の露出した側壁の
上に第2の2酸化シリコン層を形成し、前記第1の2酸
化シリコン層の内、前記パターンを定めた第2の層によ
つて覆われていない部分の厚さを増加し、前記パターン
を定めた窒化シリコン層を除去し、前記集積回路の上に
第1の高融点金属層を形成し、前記集積回路をベーキン
グして、前記高融点金属層を前記パターンを定めた第2
の領域の表面と反応させて高融点金属シリサイドを形成
し、前記高融点金属層の内の反応しなかつた部分を除去
し、前記パターンを定めた第2の領域の側壁の上、並び
に前記第1の領域の内、高融点金属シリサイド層を受け
ない区域の上に2酸化シリコンが残る様に、前記第1の
2酸化シリコン層の一部分を除去し、前記集積回路の上
に第2の高融点金属層を形成し、前記集積回路をベーキ
ングして、前記第2の高融点金属層を前記第1の領域及
び第2の領域の内、第1の2酸化シリコン層の残りの部
分並びに第1の2酸化シリコン層によつて覆われていな
い区域と反応させ、前記第2の高融点金属層の反応しな
かつた部分を除去する工程を含む方法。
(2) 第1項に記載した方法に於て、前記高融点金属が
チタンである方法。
チタンである方法。
(3) 第1項に記載した方法に於て、前記第2の2酸化
シリコン層が熱酸化によつて形成される方法。
シリコン層が熱酸化によつて形成される方法。
(4) 第1項に記載した方法に於て、第1の高融点金属
層がスパツタリングによつてデポジツトされる方法。
層がスパツタリングによつてデポジツトされる方法。
(5) 第1項に記載した方法に於て、第2の高融点金属
層がスパツタリングによつてデポジツトされる方法。
層がスパツタリングによつてデポジツトされる方法。
(6) 多結晶シリコン層に於ける高融点金属シリサイド
層の厚さが基板に於ける高融点金属シリサイド層の厚さ
と異なる様に、集積回路の多結晶シリコン層及び基板の
両方に高融点金属シリサイド層を形成する方法に於て、
前記基板の上に第1の2酸化シリコン層を形成し、該第
1の2酸化シリコン層の上に多結晶シリコン層を形成
し、該多結晶シリコン層の上に窒化シリコン層を形成
し、前記多結晶シリコン層及び窒化シリコン層を同じパ
ターンに定めて、その表面に窒化シリコン層を持つパタ
ーンを定めた多結晶シリコン層を作り、該パターンを定
めた多結晶シリコン層の露出した側壁の上に第2の2酸
化シリコン層を形成し、前記第1の2酸化シリコン層の
内、前記パターンを定めた多結晶シリコン層によつて覆
われていない部分の厚さを増加し、前記パターンを定め
た窒化シリコン層を除去し、前記集積回路の上に第1の
高融点金属層を形成し、前記集積回路をベーキングし
て、前記高融点金属層を前記パターンを定めた多結晶シ
リコン層の表面と反応させて高融点金属シリサイドを形
成し、前記高融点金属層の反応しなかつた部分を除去
し、前記パターンを定めた多結晶シリコン層の側壁の
上、並びに前記集積回路の内、高融点金属シリサイド層
を受けつけない区域の上に2酸化シリコンが残る様に、
前記第1の2酸化シリコン層の一部分を除去し、前記集
積回路の上に第2の高融点金属層を形成し、前記集積回
路をベーキングして、前記基板及び多結晶シリコンの
内、第1の2酸化シリコン層及び前記第1の2酸化シリ
コン層の残りの部分によつて覆われていない区域と前記
第2の高融点金属層とを反応させ、該第2の高融点金属
層の反応しなかつた部分を除去する工程を含む方法。
層の厚さが基板に於ける高融点金属シリサイド層の厚さ
と異なる様に、集積回路の多結晶シリコン層及び基板の
両方に高融点金属シリサイド層を形成する方法に於て、
前記基板の上に第1の2酸化シリコン層を形成し、該第
1の2酸化シリコン層の上に多結晶シリコン層を形成
し、該多結晶シリコン層の上に窒化シリコン層を形成
し、前記多結晶シリコン層及び窒化シリコン層を同じパ
ターンに定めて、その表面に窒化シリコン層を持つパタ
ーンを定めた多結晶シリコン層を作り、該パターンを定
めた多結晶シリコン層の露出した側壁の上に第2の2酸
化シリコン層を形成し、前記第1の2酸化シリコン層の
内、前記パターンを定めた多結晶シリコン層によつて覆
われていない部分の厚さを増加し、前記パターンを定め
た窒化シリコン層を除去し、前記集積回路の上に第1の
高融点金属層を形成し、前記集積回路をベーキングし
て、前記高融点金属層を前記パターンを定めた多結晶シ
リコン層の表面と反応させて高融点金属シリサイドを形
成し、前記高融点金属層の反応しなかつた部分を除去
し、前記パターンを定めた多結晶シリコン層の側壁の
上、並びに前記集積回路の内、高融点金属シリサイド層
を受けつけない区域の上に2酸化シリコンが残る様に、
前記第1の2酸化シリコン層の一部分を除去し、前記集
積回路の上に第2の高融点金属層を形成し、前記集積回
路をベーキングして、前記基板及び多結晶シリコンの
内、第1の2酸化シリコン層及び前記第1の2酸化シリ
コン層の残りの部分によつて覆われていない区域と前記
第2の高融点金属層とを反応させ、該第2の高融点金属
層の反応しなかつた部分を除去する工程を含む方法。
(7) 第6項に記載した方法に於て、前記高融点金属が
チタンである方法。
チタンである方法。
(8) 第6項に記載した方法に於て、前記第2の2酸化
シリコン層が熱酸化によつて形成される方法。
シリコン層が熱酸化によつて形成される方法。
(9) 第6項に記載した方法に於て、前記第1の高融点
金属層がスパツタリングによつてデポジツトされる方
法。
金属層がスパツタリングによつてデポジツトされる方
法。
(10) 第6項に記載した方法に於て、前記第2の高融点
金属層がスパツタリングによつてデポジツトされる方
法。
金属層がスパツタリングによつてデポジツトされる方
法。
(11) 多結晶シリコン層に於ける高融点金属シリサイド
層の厚さが基板に於ける高融点金属シリサイド層の厚さ
と異なるように、集積回路の多結晶シリコン層と基板の
両方に高融点金属シリサイド層を形成する方法に於て、
前記基板の上に第1の2酸化シリコン層を形成し、該第
1の2酸化シリコン層の上に多結晶シリコン層を形成
し、該多結晶シリコン層の上に窒化シリコン層を形成
し、前記多結晶シリコン層及び窒化シリコン層を同じパ
ターンに定めて、その表面に、窒化シリコン層を持つパ
ターンを定めた多結晶シリコン層を作り、該パターンを
定めた多結晶シリコン層の露出した側壁の上に第2の2
酸化シリコン層を形成し、前記パターンを定めた窒化シ
リコン層を除去し、前記集積回路の上に第1の高融点金
属層を形成し、前記集積回路をベーキングして、前記高
融点金属層を前記パターンを定めた多結晶シリコン層の
表面と反応させて高融点金属シリサイドを形成し、該高
融点金属層の反応しなかつた部分を除去し、前記集積回
路の上に第3の2酸化シリコン層を形成し、前記パター
ンを定めた多結晶シリコン層の側壁の上、並びに前記集
積回路の内、高融点金属シリサイド層を受けつけない区
域の上に2酸化シリコンが残る様に、前記第3の2酸化
シリコン層及び前記第1の2酸化シリコン層の一部分を
除去し、前記集積回路の上に第2の高融点金属層を形成
し、前記集積回路をベーキングして、前記基板及び多結
晶シリコンの内、前記第3の2酸化シリコン層及び前記
第1の2酸化シリコン層の残りの部分によつて覆われて
いない区域と前記第2の高融点金属層とを反応させ、該
第2の高融点金属層の反応しなかつた部分を除去する工
程を含む方法。
層の厚さが基板に於ける高融点金属シリサイド層の厚さ
と異なるように、集積回路の多結晶シリコン層と基板の
両方に高融点金属シリサイド層を形成する方法に於て、
前記基板の上に第1の2酸化シリコン層を形成し、該第
1の2酸化シリコン層の上に多結晶シリコン層を形成
し、該多結晶シリコン層の上に窒化シリコン層を形成
し、前記多結晶シリコン層及び窒化シリコン層を同じパ
ターンに定めて、その表面に、窒化シリコン層を持つパ
ターンを定めた多結晶シリコン層を作り、該パターンを
定めた多結晶シリコン層の露出した側壁の上に第2の2
酸化シリコン層を形成し、前記パターンを定めた窒化シ
リコン層を除去し、前記集積回路の上に第1の高融点金
属層を形成し、前記集積回路をベーキングして、前記高
融点金属層を前記パターンを定めた多結晶シリコン層の
表面と反応させて高融点金属シリサイドを形成し、該高
融点金属層の反応しなかつた部分を除去し、前記集積回
路の上に第3の2酸化シリコン層を形成し、前記パター
ンを定めた多結晶シリコン層の側壁の上、並びに前記集
積回路の内、高融点金属シリサイド層を受けつけない区
域の上に2酸化シリコンが残る様に、前記第3の2酸化
シリコン層及び前記第1の2酸化シリコン層の一部分を
除去し、前記集積回路の上に第2の高融点金属層を形成
し、前記集積回路をベーキングして、前記基板及び多結
晶シリコンの内、前記第3の2酸化シリコン層及び前記
第1の2酸化シリコン層の残りの部分によつて覆われて
いない区域と前記第2の高融点金属層とを反応させ、該
第2の高融点金属層の反応しなかつた部分を除去する工
程を含む方法。
(12) 第11項に記載した方法に於て、前記高融点金属
がチタンである方法。
がチタンである方法。
(13) 第11項に記載した方法に於て、前記第3の2酸
化シリコン層が低圧化学気相成長によつてデポジツトさ
れる方法。
化シリコン層が低圧化学気相成長によつてデポジツトさ
れる方法。
(14) 第11項に記載した方法に於て、前記第1の高融
点金属層がスパツタリングによつてデポジツトされる方
法。
点金属層がスパツタリングによつてデポジツトされる方
法。
(15) 第11項に記載した方法に於て、前記第2の高融
点金属層がスパツタリングによつてデポジツトされる方
法。
点金属層がスパツタリングによつてデポジツトされる方
法。
(16) 第11項に記載した方法に於て、前記第2の2酸
化シリコン層が熱酸化によつて形成される方法。
化シリコン層が熱酸化によつて形成される方法。
(17) 多結晶シリコン・ゲートに於ける高融点金属シリ
サイド層の厚さがソース及びドレイン領域に於ける高融
点金属シリサイド層の厚さとは異なるように、電界効果
トランジスタの多結晶シリコン・ゲートとソース及びド
レイン領域との両方に高融点金属シリサイド層を形成す
る方法に於て、基板の上に第1の2酸化シリコン層を形
成し、該第1の2酸化シリコン層の上に多結晶シリコン
層を形成し、該多結晶シリコン層の上に窒化シリコン層
を形成し、前記多結晶シリコン層及び窒化シリコン層を
同じパターンに定めて、その表面に窒化シリコン層を持
つ多結晶シリコンのパターンを定めたゲートを作り、該
多結晶シリコンのパターンを定めたゲートの露出した側
壁の上に第2の2酸化シリコン層を形成し、前記電界効
果トランジスタをその中に作る前記基板の区域を取囲む
フイールド酸化物を形成し、前記パターンを定めた窒化
シリコン層を除去し、前記電界効果トランジスタの上に
第1の高融点金属層を形成し、前記電界効果トランジス
タをベーキングして、前記高融点金属層を前記パターン
をつけられた多結晶シリコンの表面と反応させて高融点
金属シリサイドを形成し、前記高融点金属層の反応しな
かつた部分を除去し、前記パターンを定めた多結晶シリ
コン層の側壁の上、並びに電界効果トランジスタの内、
高融点金属シリサイド層を受けつけない区域の上に2酸
化シリコンが残る様に、前記第1及び第2の2酸化シリ
コン層の一部分を除去し、前記基板にドープ剤イオンを
打込んでドライブ・インして前記ソース及びドレイン領
域を形成し、集積回路の内に第2の高融点金属層を形成
し、該電界効果トランジスタをベーキングして、前記第
2の高融点金属層を前記ゲート、ソース及びドレイン領
域と反応させ、前記第2の金属層の残りの部分を除去す
る工程を含む方法。
サイド層の厚さがソース及びドレイン領域に於ける高融
点金属シリサイド層の厚さとは異なるように、電界効果
トランジスタの多結晶シリコン・ゲートとソース及びド
レイン領域との両方に高融点金属シリサイド層を形成す
る方法に於て、基板の上に第1の2酸化シリコン層を形
成し、該第1の2酸化シリコン層の上に多結晶シリコン
層を形成し、該多結晶シリコン層の上に窒化シリコン層
を形成し、前記多結晶シリコン層及び窒化シリコン層を
同じパターンに定めて、その表面に窒化シリコン層を持
つ多結晶シリコンのパターンを定めたゲートを作り、該
多結晶シリコンのパターンを定めたゲートの露出した側
壁の上に第2の2酸化シリコン層を形成し、前記電界効
果トランジスタをその中に作る前記基板の区域を取囲む
フイールド酸化物を形成し、前記パターンを定めた窒化
シリコン層を除去し、前記電界効果トランジスタの上に
第1の高融点金属層を形成し、前記電界効果トランジス
タをベーキングして、前記高融点金属層を前記パターン
をつけられた多結晶シリコンの表面と反応させて高融点
金属シリサイドを形成し、前記高融点金属層の反応しな
かつた部分を除去し、前記パターンを定めた多結晶シリ
コン層の側壁の上、並びに電界効果トランジスタの内、
高融点金属シリサイド層を受けつけない区域の上に2酸
化シリコンが残る様に、前記第1及び第2の2酸化シリ
コン層の一部分を除去し、前記基板にドープ剤イオンを
打込んでドライブ・インして前記ソース及びドレイン領
域を形成し、集積回路の内に第2の高融点金属層を形成
し、該電界効果トランジスタをベーキングして、前記第
2の高融点金属層を前記ゲート、ソース及びドレイン領
域と反応させ、前記第2の金属層の残りの部分を除去す
る工程を含む方法。
(18) 第17項に記載した方法に於て、前記第1の高融
点金属層がスパツタリングによつてデポジツトされる方
法。
点金属層がスパツタリングによつてデポジツトされる方
法。
第1図は単純な直接反応方法によつて形成されたTiS
i2層をそのゲート、ソース及びドレインに持つ従来の
電界効果トランジスタの断面図、第2a図乃至第2h図
は本発明の1実施例の処理工程を示す断面図である。 主な符号の説明 20:シリコン基板 21:2酸化シリコン層 22:多結晶シリコン層 23:窒化シリコン層 24,25:ドープ領域 28:側壁2酸化シリコン区域 29:チタン層 30:チタンシリサイド層 31:2酸化シリコン層 36,37:チタンシリサイド領域
i2層をそのゲート、ソース及びドレインに持つ従来の
電界効果トランジスタの断面図、第2a図乃至第2h図
は本発明の1実施例の処理工程を示す断面図である。 主な符号の説明 20:シリコン基板 21:2酸化シリコン層 22:多結晶シリコン層 23:窒化シリコン層 24,25:ドープ領域 28:側壁2酸化シリコン区域 29:チタン層 30:チタンシリサイド層 31:2酸化シリコン層 36,37:チタンシリサイド領域
Claims (1)
- 【請求項1】基板における高融点金属シリサイド層の厚
さが多結晶シリコン層における高融点金属シリサイド層
の厚さとは異なるように、集積回路の前記基板と前記多
結晶シリコン層に高融点金属シリサイド層を形成する方
法において、前記基板の上に第1の2酸化シリコン層を
形成し、該第1の2酸化シリコン層の上に前記多結晶シ
リコン層を形成し、該多結晶シリコン層の上に窒化シリ
コン層を形成し、前記多結晶シリコン層および前記窒化
シリコン層を同じパターンに定めて、その表面に窒化シ
リコン層を持つパターンを定めた多結晶シリコン層を作
り、該パターンを定めた多結晶シリコン層の露出した側
壁の上に第2の2酸化シリコン層を形成し、前記第1の
2酸化シリコン層のうち、前記パターンを定めた多結晶
シリコン層によって覆われていない部分の厚さを増加
し、前記パターンを定めた窒化シリコン層を除去し、前
記集積回路の上に第1の高融点金属層を形成し、前記集
積回路を加熱して、前記高融点金属層を前記パターンを
定めた多結晶シリコン層の表面と反応させて高融点金属
シリサイド層を形成し、前記高融点金属層のうちの反応
しなかった前記第1の高融点金属層を除去し、前記基板
の部分が露出するように前記第1の2酸化シリコン層を
異方性エッチングし、前記集積回路の上に第2の高融点
金属層を形成し、前記集積回路を加熱して、前記第2の
高融点金属層を前記基板の露出領域と前記多結晶シリコ
ン層の露出領域とに反応させ、前記第2の高融点金属層
の反応しなかった部分を除去する工程を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/676,686 US4587718A (en) | 1984-11-30 | 1984-11-30 | Process for forming TiSi2 layers of differing thicknesses in a single integrated circuit |
US676686 | 1991-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61190984A JPS61190984A (ja) | 1986-08-25 |
JPH0620079B2 true JPH0620079B2 (ja) | 1994-03-16 |
Family
ID=24715543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60269203A Expired - Lifetime JPH0620079B2 (ja) | 1984-11-30 | 1985-11-29 | 高融点金属シリサイド層を形成する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4587718A (ja) |
JP (1) | JPH0620079B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5028554A (en) * | 1986-07-03 | 1991-07-02 | Oki Electric Industry Co., Ltd. | Process of fabricating an MIS FET |
US5059546A (en) * | 1987-05-01 | 1991-10-22 | Texas Instruments Incorporated | BICMOS process for forming shallow NPN emitters and mosfet source/drains |
US4816423A (en) * | 1987-05-01 | 1989-03-28 | Texas Instruments Incorporated | Bicmos process for forming shallow npn emitters and mosfet source/drains |
US4933994A (en) * | 1987-06-11 | 1990-06-19 | General Electric Company | Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide |
US4755478A (en) * | 1987-08-13 | 1988-07-05 | International Business Machines Corporation | Method of forming metal-strapped polysilicon gate electrode for FET device |
US4855247A (en) * | 1988-01-19 | 1989-08-08 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
NL8800222A (nl) * | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht. |
US4877755A (en) * | 1988-05-31 | 1989-10-31 | Texas Instruments Incorporated | Method of forming silicides having different thicknesses |
JPH0666329B2 (ja) * | 1988-06-30 | 1994-08-24 | 株式会社東芝 | 半導体装置の製造方法 |
US5006476A (en) * | 1988-09-07 | 1991-04-09 | North American Philips Corp., Signetics Division | Transistor manufacturing process using three-step base doping |
US5217924A (en) * | 1989-05-12 | 1993-06-08 | Texas Instruments Incorporated | Method for forming shallow junctions with a low resistivity silicide layer |
US5288666A (en) * | 1990-03-21 | 1994-02-22 | Ncr Corporation | Process for forming self-aligned titanium silicide by heating in an oxygen rich environment |
JP2934325B2 (ja) * | 1990-05-02 | 1999-08-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5240872A (en) * | 1990-05-02 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions |
US5443996A (en) * | 1990-05-14 | 1995-08-22 | At&T Global Information Solutions Company | Process for forming titanium silicide local interconnect |
US5283449A (en) * | 1990-08-09 | 1994-02-01 | Nec Corporation | Semiconductor integrated circuit device including two types of MOSFETS having source/drain region different in sheet resistance from each other |
US5034348A (en) * | 1990-08-16 | 1991-07-23 | International Business Machines Corp. | Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit |
US5268330A (en) * | 1992-12-11 | 1993-12-07 | International Business Machines Corporation | Process for improving sheet resistance of an integrated circuit device gate |
JPH07135317A (ja) * | 1993-04-22 | 1995-05-23 | Texas Instr Inc <Ti> | 自己整合型シリサイドゲート |
US5322809A (en) * | 1993-05-11 | 1994-06-21 | Texas Instruments Incorporated | Self-aligned silicide process |
US5474619A (en) * | 1994-05-04 | 1995-12-12 | The United States Of America As Represented By The Secretary Of Commerce | Thin film high temperature silicide thermocouples |
US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
TW320744B (en) * | 1997-01-15 | 1997-11-21 | Winbond Electronics Corp | Manufacturing method of self-aligned salicide |
TW329553B (en) * | 1997-02-04 | 1998-04-11 | Winbond Electronics Corp | The semiconductor manufacturing process for two-step salicide |
US5899721A (en) * | 1998-03-09 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of based spacer formation for ultra-small sapcer geometries |
US6630721B1 (en) * | 2000-05-16 | 2003-10-07 | Advanced Micro Devices, Inc. | Polysilicon sidewall with silicide formation to produce high performance MOSFETS |
US6514859B1 (en) | 2000-12-08 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of salicide formation with a double gate silicide |
US6387786B1 (en) * | 2000-12-08 | 2002-05-14 | Advanced Micro Devices | Method of salicide formation by siliciding a gate area prior to siliciding a source and drain area |
US6399467B1 (en) * | 2000-12-08 | 2002-06-04 | Advanced Micro Devices | Method of salicide formation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3274670A (en) * | 1965-03-18 | 1966-09-27 | Bell Telephone Labor Inc | Semiconductor contact |
US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
US4329706A (en) * | 1979-03-01 | 1982-05-11 | International Business Machines Corporation | Doped polysilicon silicide semiconductor integrated circuit interconnections |
DE3211761A1 (de) * | 1982-03-30 | 1983-10-06 | Siemens Ag | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen |
-
1984
- 1984-11-30 US US06/676,686 patent/US4587718A/en not_active Expired - Lifetime
-
1985
- 1985-11-29 JP JP60269203A patent/JPH0620079B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61190984A (ja) | 1986-08-25 |
US4587718A (en) | 1986-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0620079B2 (ja) | 高融点金属シリサイド層を形成する方法 | |
EP0139371B1 (en) | Process for manufacturing a mos integrated circuit employing a method of forming refractory metal silicide areas | |
US5783475A (en) | Method of forming a spacer | |
JP2857006B2 (ja) | Mos集積回路上の自己整列珪化コバルト | |
US6190976B1 (en) | Fabrication method of semiconductor device using selective epitaxial growth | |
US4486266A (en) | Integrated circuit method | |
US5981383A (en) | Method of fabricating a salicide layer of a device electrode | |
JP2000223703A (ja) | 半導体装置及びその製造方法 | |
KR20040029119A (ko) | 니켈 규화물을 사용하여 개선된 k 값이 높은 유전체 | |
KR100318311B1 (ko) | 반도체장치의 실리사이드층 형성방법 | |
US5783486A (en) | Bridge-free self aligned silicide process | |
US20010051412A1 (en) | Method of fabricating semiconductor device | |
KR100313089B1 (ko) | 반도체소자의제조방법 | |
JPH0581051B2 (ja) | ||
JP3403850B2 (ja) | 半導体装置の製造方法 | |
EP0403009B1 (en) | A method of manufacturing a semiconductor device | |
JPS6362379A (ja) | 半導体装置の製造方法 | |
JPH10135453A (ja) | 半導体装置及びその製造方法 | |
JPH11204784A (ja) | 半導体装置の製造方法 | |
US6365471B1 (en) | Method for producing PMOS devices | |
JP3435943B2 (ja) | 半導体装置およびその製造方法 | |
JP3039419B2 (ja) | 半導体装置及びその製造方法 | |
JP3639745B2 (ja) | 半導体装置の製造方法 | |
JP3040960B2 (ja) | 半導体デバイスの製造方法 | |
JPH07263373A (ja) | 半導体装置の製造方法 |