KR100313089B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100313089B1
KR100313089B1 KR1019980026238A KR19980026238A KR100313089B1 KR 100313089 B1 KR100313089 B1 KR 100313089B1 KR 1019980026238 A KR1019980026238 A KR 1019980026238A KR 19980026238 A KR19980026238 A KR 19980026238A KR 100313089 B1 KR100313089 B1 KR 100313089B1
Authority
KR
South Korea
Prior art keywords
heat treatment
semiconductor device
oxide film
forming
manufacturing
Prior art date
Application number
KR1019980026238A
Other languages
English (en)
Other versions
KR20000004742A (ko
Inventor
김남식
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980026238A priority Critical patent/KR100313089B1/ko
Publication of KR20000004742A publication Critical patent/KR20000004742A/ko
Application granted granted Critical
Publication of KR100313089B1 publication Critical patent/KR100313089B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 확산층에는 티타늄실리사이드를 그리고, 폴리실리콘 게이트 위에는 코발트실리사이드를 형성하여 배선용 금속과 트랜지스터의 접촉저항을 감소시켜 반도체소자의 속도를 향상시킬 수 있도록 한 저접촉저항 반도체소자의 제조방법에 관한 것으로, 반도체기판상에 필드산화막을 형성하는 단계와, 필드산화막 형성 후 전면에 게이트산화막과 폴리실리콘과 코발트를 차례로 증착하고 게이트 전극을 패터닝하는 단계와, 게이트 전극을 패터닝한 후 LDD이온을 주입하는 단계와, LDD이온 주입후 스페이서를 형성하는 단계와, 스페이서 형성후 확산층 이온을 주입하는 단계와, 결과물 전면에 티타늄을 증착하는 단계와, 실리사이드형성을 위해 1차열처리하는 단계와, 1차열처리를 진행한 후 반응하지 않은 물질을 제거하는 단계와, 미반응 물질을 제거한 후 2차열처리하는 단계로 이루어져 배선용 금속과의 접촉저항을 감소시켜 소자의 속도를 향상시킬 수 있도록 한다.

Description

반도체소자의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체소자의 확산층에는 티타늄실리사이드를 그리고, 폴리실리콘 게이트 위에는 코발트실리사이드를 형성하여 배선용 금속과 트랜지스터의 접촉저항을 감소시켜 반도체소자의 속도를 향상시킬 수 있도록 한 저접촉저항 반도체소자의 제조방법에 관한 것이다.
종래의 자기정렬 실리사이드 기술은 도1에 도시된 바와 같이 반도체기판(10)상에 소자간 격리를 위한 필드산화막(20)을 형성한다음, 그 위에 게이트산화막(30)과 폴리실리콘(40)을 차례로 증착한 후, 폴리마스크를 사용해 게이트전극(40a)을 패터닝한 후 LDD이온주입을 진행하고, 스페이서(50)를 형성하고, 확산층(60)을 형성한 다음, 확산층(60)과 폴리실리콘 게이트전극(40a) 위에 동일한 두께의 티타늄막(70)을 증착한 후 열처리를 행하여 확산층(60)과 폴리실리콘 게이트전극(40a) 위에 동시에 티타늄실리사이드(72)를 형성하였다.
그러나 티타늄실리사이드(72)의 형성은 확산층(60) 및 폴리실리콘 게이트전극(40a)의 도판트(dopant)의 영향을 받기 때문에 n형 MOS트랜지스터에서의 면저항이 p형 MOS트랜지스터에서 보다 높은 문제가 있다. 뿐만아니라 최근 반도체 소자의 집적도 향상으로 폴리실리콘 게이트전극(40a)의 폭이 줄어 들어 초기의 높은 저항의 C49상 티타늄실리사이드(72)가 낮은 저항의 C54상 티타늄실리사이드(72)로 상변태가 어려워져서 0.5㎛ 이하의 폴리실리콘 게이트전극(40a)에서는 티타늄실리사이드(72)의 저항이 높아지는 문제가 크게 대두되었다. 그리고, 고온에서는 폴리실리콘 게이트전극(40a)위의 티타늄실리사이드(72)가 불안정하여 응집이 일어나 끊기는 문제가 발생하여 저항을 더욱 높이는 문제가 있다.
따라서, 폴리실리콘 게이트전극(40a)위에서 티타늄실리사이드(72)의 형성이 문제가 되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 반도체소자의 소오스/드레인의 확산 영역에는 비저항이 낮은 종래의 티타늄실리사이드를 형성하고 폴리실리콘 게이트위에는 티타늄/코발트를 폴리실리콘과 반응시켜 게이트의 길이나 전극형성을 위한 도판트의 영향을 받지 않는 균일한 코발트실리사이드를 한 번의 열처리로 소오스/드레인 확산층 형성까지 더불어 형성함으로서 접촉저항을 줄여 소자의 속도를 향상시킬 수 있도록 한 반도체소자의 제조방법을 제공함에 있다.
도1은 일반적인 반도체소자를 나타낸 단면도이다.
도2는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 반도체소자의 제조공정을 단계적으로 도시한 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기판 20 : 필드산화막
30 : 게이트산화막 40 : 폴리실리콘
50 : 스페이서 60 : 확산층
70 : 티타늄막 72 : 티타늄실리사이드
80 : 코발트막 82 : 코발트실리사이드
상기와 같은 목적을 실현하기 위한 본 발명은 반도체기판상에 필드산화막을 형성하는 단계와, 필드산화막 형성 후 전면에 게이트산화막과 폴리실리콘과 제2금속막을 차례로 증착하고 게이트 전극을 패터닝하는 단계와, 게이트 전극을 패터닝한 후 LDD이온을 주입하는 단계와, LDD이온 주입후 스페이서를 형성하는 단계와, 스페이서 형성후 확산층 이온을 주입하는 단계와, 결과물 전면에 제1금속막을 증착하는 단계와, 실리사이드형성을 위해 1차열처리하는 단계와, 1차열처리를 진행한 후 반응하지 않은 물질을 제거하는 단계와, 미반응 물질을 제거한 후 2차열처리하는 단계로 이루어진다.
상기와 같이 이루어진 본 발명은 폴리실리콘 게이트전극위에 한번의 열처리로 균일한 제2금속막의 실리사이드를 형성하여 금속배선과의 접촉저항을 줄일 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2는 본 발명에 의한 저접촉 저항 반도체소자의 제조방법을 설명하기 위한 반도체소자의 제조공정을 단계적으로 도시한 단면도이다.
도2a는 실리콘기판(10)위에 소자간 격리를 위한 필드산화막(20)을 형성한 후 게이트산화막(30)과 폴리실리콘(40)과 코발트막(80)을 증착한 상태이다.
도2b는 도2a의 결과물을 폴리마스크를 사용해서 게이트전극(40a)을 패터닝하여 코발트막(80)와 폴리실리콘(40)과 게이트산화막(30)을 부분 식각한 상태이다.
도2c는 확산층(60)이 형성될 부분에 LDD(Lightly Doped Drain)이온을 주입한 다음 게이트전극(40a)의 양측벽에 스페이서(50)를 형성한 다음 확산층(60)을 형성하기 위한 이온을 주입한 상태이다.
도2d는 도2c의 결과물 전면에 확산층(60)에 티타늄실리사이드(72)를 형성하기 위한 티타늄막(70)을 증착한 상태이다.
도2e는 도2d의 결과물에서 확산층을 어닐함과 동시에 실리사이드 형성을 위해 급속열처리장비로 질소분위기에서 650℃∼750℃의 온도로 수십초간 유지시켜 1차열처리를 진행하여 실리사이드를 형성한 다음, 반응하지 않은 티타늄, 티타늄질화물, 코발트등을 제거하기 위해 NH4OH : H2O2: H2O를 1:1:5의 혼합액으로 1단계 습식에치한 후 H2SO4: H2O2를 4:1의 비율의 혼합액으로 2단계 습식에칭한 상태에서 다시 2차열처리로 급속열처리 장비에서 800℃∼1100℃의 질소분위기에서 수십초 유지하여 게이트전극(40a)의 상부에는 코발트실리사이드(82)가 확산층에는 티타늄실리사이드(72)가 형성된 상태이다.
이후 일반적인 반도체소자 형성공정에 따라 진행된다.
위와 같이 소오스/드레인의 넓은 확산층에는 비저항이 낮은 티타늄실리사이드(72)를 형성하여 확산층(60)의 저항 및 배선 금속과의 접촉 저항을 낮추고 폴리실리콘 게이트전극(40a)위에는 전극형성을 위한 도판트와 반응성이 적고 게이트 길이가 짧아져도 저항이 증가하지 않는 코발트실리사이드(82)를 형성하게 된다.
상기한 바와 같이 본 발명은 소오스/드레인의 넓은 확산층에는 비저항이 낮은 티타늄실리사이드를 형성하여 확산층의 저항 및 배선 금속과의 접촉 저항을 낮추고 폴리실리콘 게이트위에는 전극형성을 위한 도판트와 반응성이 적고 게이트 길이가 짧아져도 저항이 증가하지 않는 코발트실리사이드를 형성하여 0.5㎛ 이하의 게이트에서 종래의 티타늄 실리사이드보다 저항이 훨씬 낮은 실리사이드 형성이 가능하다는 이점이 있다.
또한 타타늄/코발트와 폴리실리콘을 반응시키므로 열처리시 상부 티타늄층이 티타늄질화물/티타늄 층을 형성하므로 코발트내나 폴리실리콘과의 계면의 산소를 끌어들이고, 주위에서 코발트로의 산소가 침투하는 것을 막아 코발트 산화물의 생성을 억제하므로 열적 안정성이 좋고 균일한 실리사이드를 형성하여 후에 배선 금속과의 균일한 접촉을 형성할 수 있다는 이점도 있다.
또다른 이점으로 확산층 형성을 위한 열처리와 실리사이드 형성을 위한 열처리를 동시에 수행하므로 공정수가 줄어든다는 이점이 있다.

Claims (4)

  1. 반도체기판상에 필드산화막을 형성하는 단계와,
    상기 필드산화막 형성 후 전면에 게이트산화막과 폴리실리콘과 코발트막을 차례로 증착하고 게이트 전극을 패터닝하는 단계와,
    상기 게이트 전극을 패터닝한 후 LDD이온을 주입하는 단계와,
    상기 LDD이온 주입후 스페이서를 형성하는 단계와,
    상기 스페이서 형성후 확산층 이온을 주입하는 단계와,
    상기 결과물 전면에 티타늄막을 증착하는 단계와,
    상기 결과물을 1차열처리하는 단계와,
    상기 1차열처리를 진행한 후 미반응 물질을 제거하는 단계와,
    상기 미반응 물질을 제거한 후 2차열처리하는 단계
    로 이루어진 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 1차열처리하는 단계는
    급속열처리 장비로 650℃∼750℃의 질소분위기에서 수십초간 유지되는 것
    을 특징으로 하는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 2차열처리하는 단계는
    급속열처리 장비로 800℃∼1100℃의 질소분위기에서 수십초간 유지되는 것
    을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항에 있어서, 상기 미반응 물질을 제거하는 단계는
    NH4OH : H2O2: H2O를 1:1:5의 혼압액으로 1단계 습식에칭한 후 H2SO4: H2O2를 4:1의 비율의 혼합액으로 2단계 습식에칭에 의해 제거하는 것
    을 특징으로 하는 반도체소자의 제조방법.
KR1019980026238A 1998-06-30 1998-06-30 반도체소자의제조방법 KR100313089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026238A KR100313089B1 (ko) 1998-06-30 1998-06-30 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026238A KR100313089B1 (ko) 1998-06-30 1998-06-30 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR20000004742A KR20000004742A (ko) 2000-01-25
KR100313089B1 true KR100313089B1 (ko) 2002-02-19

Family

ID=19542579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026238A KR100313089B1 (ko) 1998-06-30 1998-06-30 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100313089B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705305B1 (ko) * 1998-04-08 2007-04-11 로베르트 보쉬 게엠베하 유동 매질의 질량을 측정하기 위한 측정 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083795A (ko) * 2001-04-30 2002-11-04 삼성전자 주식회사 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법
KR100400784B1 (ko) * 2001-12-28 2003-10-08 주식회사 하이닉스반도체 반도체 소자의 살리사이드 형성 방법
KR100866111B1 (ko) * 2002-06-28 2008-10-30 매그나칩 반도체 유한회사 다마신공정을 이용하여 게이트전극의 저항을 감소시키는반도체 소자의 제조방법
KR100472858B1 (ko) * 2002-08-30 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705305B1 (ko) * 1998-04-08 2007-04-11 로베르트 보쉬 게엠베하 유동 매질의 질량을 측정하기 위한 측정 장치

Also Published As

Publication number Publication date
KR20000004742A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US6475888B1 (en) Method for forming ultra-shallow junctions using laser annealing
US6165857A (en) Method for forming a transistor with selective epitaxial growth film
KR20040029119A (ko) 니켈 규화물을 사용하여 개선된 ｋ 값이 높은 유전체
JPH05326552A (ja) 半導体素子およびその製造方法
US6258682B1 (en) Method of making ultra shallow junction MOSFET
KR100255135B1 (ko) 반도체 장치의 제조 방법
KR100313089B1 (ko) 반도체소자의제조방법
US7572719B2 (en) Semiconductor device and manufacturing method thereof
KR19980060621A (ko) 반도체소자의 제조방법
KR100396691B1 (ko) 반도체 소자의 살리사이드층 형성 방법
KR100486649B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100192537B1 (ko) 반도체 소자 제조방법
KR20030013882A (ko) 반도체소자의 실리사이드막 제조방법
KR100618313B1 (ko) 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 이의제조 방법
KR100418571B1 (ko) 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법
KR100333647B1 (ko) 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법
KR970007963B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100204015B1 (ko) 모스트랜지스터 제조방법
KR100401500B1 (ko) 반도체장치의 제조방법
KR100228334B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
KR100314272B1 (ko) 반도체 소자의 실리사이드 형성방법
KR100289394B1 (ko) 반도체소자에서의에피택셜코발트살리사이드제조방법
KR100542246B1 (ko) 폴리사이드게이트전극으로구성된모스펫제조방법
KR100565755B1 (ko) 반도체 소자의 제조방법
KR19980016853A (ko) 살리사이드 공정을 이용한 모스 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee