KR100192537B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR100192537B1 KR100192537B1 KR1019960029209A KR19960029209A KR100192537B1 KR 100192537 B1 KR100192537 B1 KR 100192537B1 KR 1019960029209 A KR1019960029209 A KR 1019960029209A KR 19960029209 A KR19960029209 A KR 19960029209A KR 100192537 B1 KR100192537 B1 KR 100192537B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- semiconductor substrate
- semiconductor device
- ion implantation
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000007769 metal material Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000010936 titanium Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로서, 특히, 샐리사이드(salicide)를 사용한 소자의 쇼트 채널9short channel) 특성을 현저히 개선한 반도체 소자 제조 방법에 관한 것이다.
이와 같은 본 발명의 실시예에 따른 반도체 소자 제조방법은, 반도체 기판 상에 게이트 절연막과 게이트 도전막을 형성한 후, 식각공정을 실시하여 게이트 전극을 형성하는 단계, 상기 반도체 기판 전면에 제1 절연막, 제2 절연막을 증착한 후, 이방성 식각 공정을실시하여 게이트 전극 측벽에 제1 및, 제2 측벽 스페이서를 형성하는 단계, 상기 노출된 반도체 기판 내에 이온 주입공정을 실시하여 소오스와 드레인을 형성한 후, 고온 열처리 공정을 실시하는 단계, 상기 반도체 기판 전면에 금속물질을 증착하여 샐리사이드(salicide) 공정을 실시하는 단계, 상기 제2 측벽 스페이서를 제거하는 단계 및, 상기 노출된 반도체 기판 전면에 이온 주입 공정을 실시하여 LDD 영역을 형성하는 단계를 포함하여 구성된다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로서, 특히, 샐리사이드 (salicide)를 사용한 소자의 쇼트 채널(short channel) 특성을 현저히 개선한 반도체 소자 제조 방법에 관한 것이다.
이하 첨부한 도면을 참조로 하여 종래기술에 의한 반도체 소자의 제조방법을 알아 보기로 한다.
제1a도 내지 1d도는 종래기술에 의한 반도체 제조방법을 나타낸 공정 단면도이다.
우선, 제1a도와 같이 실리콘 기판(10) 상에 게이트 절연막(11)과 폴리실리콘막(12)을 증착한다. 이어서 상기 폴리실리콘막에 식각공정을 실시하여 게이트 전극(11, 12)을 형성한다.
그다음 제1b도에 나타난 바와 같이 저농도의 이온 주입 공정을 실시하여 실리콘 기판(10) 표면 내에 LDD(Lightly Doped Drain) 영역(13)을 형성한다.
제1c도에 도시된 바와 같이 상기 실리콘 기판 전면에 절연막(14)을 증착한 후, 상기 절연막(14a)에 이방성 식각공정을 실시하여 게이트 전극 양측면에 측벽 스페이서 (14a)를 형성한다. 이어 상기 게이트 전극 및, 측벽 스페이서를 마스크로 고농도의 이온주입을 실시하여 소오스와 드레인 영역(15)을 형성한 후, 고온 열처리 공정을 실시한다.
제1d도에 나타난 바와 같이 금속물질 예컨대, 티타늄(Ti)이나 코발트(Co)를 증착하여 700℃ 이하의 저온 열처리 공정을 실시하여 샐리사이드 공정을 수행한다. 이때, 상기 금속물질은 게이트 전극 및, 소오스와 드레인 영역에서만 반응하여 샐리사이드(16)를 이루게 된다. 이어서, 미반응된 금속물질을 습식식각 공정으로 제거하고 다시 2차적으로 850℃ 이하의 온도에서 열처리 공정을 실시한다.
종래기술에 의한 반도체 소자 제조방법에서는 샐리사이드(salicide) 공정이 저항을 줄여줌으로써 상대적으로 소자의 특성을 개선하는 장점이 있으나, 샐리사이드 공정이 실리콘을 소모하므로 상대적으로 고농도의 소오스/드레인 접합(junction)이 필요한 단점이 있다. 이로인해 기존 공정의 경우 고온 열처리를 소오스/드레인 이온 주입후 실시하여 상대적으로 LDD 부분의 접합도 길어지는 문제가 발생한다. 이로인해 소자의 쇼트 채널 특성이 나빠지고, 집적도 개선의 한계로 작용하는 문제가 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 쇼트 채널 특성을 개선하면서 샐리사이드 공정의 장점인 저항감소는 그대로 유지한 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
제1a도 내지 1d도는 종래기술에 의한 반도체 소자 제조방법을 도시한 공정 단면도.
제2a도 내지 2d도는 본 발명의 실시예에 따른 반도체 소자 제조방법을 도시한 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 실리콘 기판 21 : 게이트 절연막
22 : 폴리실리콘막 23a : 제1 측벽 스페이서
24a : 제2 측벽 스페이서 25 : 소오스/드레인 영역
26 : 샐리사이드 27 : LDD 영역
본 발명에 따른 반도체 소자 제조방법은, 반도체 기판 상에 게이트 절연막과 게이트 도전막을 형성한 후, 식각공정을 실시하여 게이트 전극을 형성하는 단계; 상기 반도체 기판 전면에 제1 절연막, 제2 절연막을증착한 후, 이방성 식각 공정을 실시하여 게이트 전극 측벽에 제1 및, 제2 측벽 스페이서를 형성하는단계; 상기 노출된 반도체 기판 내에 이온 주입공정을 실시하여 소오스와 드레인을 형성한후, 고온 열처리 공정을 실시하는 단계; 상기 반도체 기판 전면에 금속물질을 증착하여 샐리사이드(salicide) 공정을 실시하는 단계; 상기 제2 측벽 스페이서를 제거하는 단계; 및, 상기 노출된 반도체 기판 전면에 이온 주입 공정을 실시하여 LDD 영역을 형성하는 단계를 포함하여 구성된다.
이하 첨부한 도면을 참조하여 본 발명을 더욱 상세하게 설명하면 다음과 같다. 제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도이다.
우선, 제2a도와 같이 실리콘 기판(20) 상에 게이트 절연막(21)과 폴리실리콘막(22)을 증착한다. 이어서 상기 폴리실리콘막에 식각공정을 실시하여 게이트 전극(21, 22)을 형성한다.
그 다음, 제2b도에 나타난 바와 같이 상기 실리콘 기판(20) 상에 제1 절연막 예컨대, 실리콘 산화막(23)과 제2 절연막으로서 예컨대, 실리콘 질화막(24)을 증착한다. 이어서, 상기 실리콘 질화막(24)에 이방성 식각 공정을 실시하여 게이트 전극 양측면에 제1 측벽 스페이서(23a)와 제2 측벽 스페이서(24a)를 형성한다. 이어서, 상기 노출된 실리콘 기판(20)상에 고농도의 이온 주입 공정을 실시하여 소오스와 드레인 영역(25)을 형성한다. 또한, 이온주입 공정이 완료된 후, 어닐(anneal) 공정을 실시한다. 이때, 상기 어닐 공정은 대략 1000℃의 온도에서 RTA(Rapid Thermal Anneal) 공정 또는, 900℃의 온도에서 퍼어너스 어닐(Furnace Anneal) 공정으로 실시한다.
한편, 상기 실리콘 산화막의 증착 두께는 100~300Å, 상기 실리콘 질화막의 증착 두께는 700~1000Å으로 하는 것이 바람직하다.
또 제2c도에 도시된 바와 같이 금속물질 예컨대, 티타늄(Ti) 이나 코발트(Co)를 증착하여 700℃ 이하의 저온 열처리 공정을 실시하여 샐리사이드 공정을 수행한다. 이때, 상기 금속물질은 게이트 전극 및, 소오스와 드레인 영역에서만 반응하여 샐리사이드(26)를 이루게 된다. 이어서, 미반응된 금속물질을 습식식각 공정으로 제거하고 다시 2차적으로 850℃ 이하의 온도에서 열처리 공정을 실시한다.
제2d도와 같이 상기 제2 측벽 스페이서(24a)를 제거한 후, 저농도의 이온주입을 실시하여 LDD 영역(27)을 형성한다. 이때, 경사(tilt) 이온 주입과 비경사(no-tilt) 이온 주입을 실시하여 LDD 영역(27)을 형성한다.
본 발명에 따른 반도체 소자 제조방법에 의하면, LDD 영역을 형성하기 위한 이온 주입을 샐리사이드 공정이 완료된 후 실시함으로써, 기존 샐리사이드(salicide) 공정의 장점인 저항감소는 그대로 유지하면서도 LDD 접합 영역의 깊이를 감소시켜 쇼트 채널(short channel) 특성의 악화를 해결해 주는 효과가 있다.
Claims (4)
- 반도체 소자 제조방법에 있어서, (1) 반도체 기판 상에 게이트 절연막과 게이트 도전막을 형성한 후, 식각공정을 실시하여 게이트 전극을 형성하는 단계; (2) 상기 반도체 기판 전면에 제1 절연막, 제2 절연막을 증착한 후, 이방성 식각 공정을 실시하여 게이트 전극 측벽에 제1 및 , 제2 측벽 스페이서를 형성하는 단계; (3) 상기 노출된 반도체 기판 내에 이온 주입공정을 실시하여 소오스와 드레인을 형성한 후, 고온 열처리 공정을 실시하는 단계; (4) 상기 반도체 기판 전면에 금속물질을 증착하여 샐리사이드(salicide) 공정을 실시하는 단계; (5) 상기 제2 측벽 스페이서를 제거하는 단계; 및 (6) 상기 노출된 반도체 기판 전면에 이온 주입 공정을시하여 LDD 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 제(2) 단계에서 상기 제1 절연막은 실리콘 산화막이고, 제2 절연막은 실리콘 질화막인 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 제(2) 단계에서 상기 제1 절연막과 제2 절연막을 화학기상증착법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 제 (6) 단계에서 상기 LDD 영역 형성시 경사(tilt) 이온 주입 및, 비경사(no-tilt) 이온 주입을 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029209A KR100192537B1 (ko) | 1996-07-19 | 1996-07-19 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029209A KR100192537B1 (ko) | 1996-07-19 | 1996-07-19 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012124A KR980012124A (ko) | 1998-04-30 |
| KR100192537B1 true KR100192537B1 (ko) | 1999-06-15 |
Family
ID=19466783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960029209A KR100192537B1 (ko) | 1996-07-19 | 1996-07-19 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192537B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100866732B1 (ko) * | 2002-07-09 | 2008-11-03 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR100906500B1 (ko) * | 2002-11-26 | 2009-07-08 | 매그나칩 반도체 유한회사 | 반도체소자의 게이트 제조방법 |
-
1996
- 1996-07-19 KR KR1019960029209A patent/KR100192537B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012124A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269336B1 (ko) | 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법 | |
| KR20020092125A (ko) | ㄴ 자형 스페이서를 이용하는 반도체 트랜지스터 및 그제조 방법 | |
| KR20040029119A (ko) | 니켈 규화물을 사용하여 개선된 ｋ 값이 높은 유전체 | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| KR100192537B1 (ko) | 반도체 소자 제조방법 | |
| JP2733082B2 (ja) | Ｍｏｓ装置の製法 | |
| KR100313089B1 (ko) | 반도체소자의제조방법 | |
| KR100396691B1 (ko) | 반도체 소자의 살리사이드층 형성 방법 | |
| KR100255008B1 (ko) | 반도체장치의 제조방법 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| KR100486649B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100613279B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100273323B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| KR100204015B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
| KR100449324B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR20010065149A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100348310B1 (ko) | 반도체 소자의 제조방법 | |
| KR100289394B1 (ko) | 반도체소자에서의에피택셜코발트살리사이드제조방법 | |
| KR100309137B1 (ko) | 반도체소자제조방법 | |
| KR100358566B1 (ko) | 모스전계효과트랜지스터의제조방법 | |
| KR101016337B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |