KR100348310B1 - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 고융점 금속 실리사이드막의 접합 깊이가 깊어짐에 따른 접합 누설 특성을 개선하도록 한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측면에 절연막 측벽을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 반도체 기판의 전면에 고융점 금속막을 형성하는 단계와, 상기 반도체 기판을 1차로 열처리하여 고융점 금속막과 게이트 전극 및 반도체 기판의 계면에 고융점 금속 실리사이드막을 형성하는 단계와, 상기 게이트 전극 및 반도체 기판과 반응하지 않는 고융점 금속막을 제거하는 단계와, 상기 고융점 금속 실리사이드막을 포함한 반도체 기판의 전면에 비정질 폴리 실리콘막을 형성하는 단계와, 상기 반도체 기판에 2차 열처리 공정을 실시하여 고융점 금속 실리사이드막과 비정질 폴리 실리콘막의 계면에 고융점 금속 실리사이드막을 형성하는 단계와, 상기 고융점 금속 실리사이드막과 반응하지 않은 비정질 폴리 실리콘막을 제거하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 제조방법{method for manufacturing of semiconductor device}

본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 접합 누설(junction leakage) 특성을 개선시키는데 적당한 반도체 소자의 제조방법에 관한 것이다.

일반적으로 반도체 소자의 크기가 감소함에 따라 게이트, 소오스 및 드레인영역 등의 면적이 감소하기 때문만 아니라, 소자의 크기를 줄임에 따라 소오스와 드레인 접합을 보다 얇게 할 필요가 있기 때문에 고저항 영역이 초래된다는 사실이 중요하다.

따라서 소오스와 드레인영역과 다결정 실리콘영역의 저항을 본질적으로 줄이는 방법은 이러한 영역의 접촉에 고융점 금속 실리사이드를 사용하는 것이다.

상기의 공정에서 노출된 실리콘과의 접촉이 일어날 때마다 고융점 금속막을 증착한 후 열처리하여 고융점 금속 실리사이드를 형성한다.

한편, 상기 공정에서 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 티탄(Ti) 등을 포함한 여러 가지 실리사이드가 이용되고 있다.

이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.

도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.

도 1a에 도시한 바와 같이, 액티브 영역과 필드 영역으로 정의된 반도체 기판(11)의 필드 영역에 STI(Shallow Trench Isolation) 구조를 갖는 소자 격리막(12)을 형성한다.

이어, 상기 반도체 기판(11)의 액티브 영역에 게이트 절연막(13)을 개재하여 게이트 전극(14)을 형성하고, 상기 게이트 전극(14)의 양측면에 절연막 측벽(15)을 형성하며, 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 LDD(Lightly Doped Drain) 구조를 갖는 소오스/드레인 불순물 영역(16)을 형성한다.

도 1b에 도시한 바와 같이, 상기 게이트 전극(14)을 포함한 반도체 기판(11)의 전면에 Co 또는 Ti등의 고융점 금속막(17)을 증착한다.

도 1c에 도시한 바와 같이, 상기 고융점 금속막(17)이 증착된 반도체 기판(11)을 저온(약 500℃ 이하)에서 1차 열처리 공정을 실시하여 상기 게이트 전극(14) 및 소오스/드레인 불순물 영역(16)이 형성된 반도체 기판(11)의 표면에 고융점 금속 실리사이드막(18)을 형성한다.

도 1d에 도시한 바와 같이, 상기 게이트 전극(14) 및 반도체 기판(11)과 반응하지 않은 고융점 금속막(17)을 습식 식각으로 제거한다.

이어, 상기 고융점 금속막(18)이 형성된 반도체 기판(11)을 고온(약 700~800℃)에서 2차 열처리 공정을 실시하여 낮은 저항을 갖는 고융점 금속 실리사이드막(18)을 형성한다.

한편, 상기와 같이 고융점 금속 실리사이드막(18)을 1차와 2차로 나누어서 열처리하는 이유는 상기 고융점 금속 실리사이드막(18)을 형성하기 위하여 처음부터 고온으로 열처리 공정을 실시하면 고융점 금속 실리사이드막(18)이 원하지 않는 부분 즉, 절연막 측벽(15)에도 형성되기 때문에 저온에서 1차 열처리 공정을 실시한 후, 고온에서 2차 열처리 공정을 실시하여 낮은 저항을 갖는 고융점 금속 실리사이드막(18)을 형성한다.

그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.

즉, 1차와 2차의 열처리 공정에 의해 고융점 금속 실리사이드막을 형성함으로서 접합 깊이(junction depth)가 깊어져 스파이크(spike) 현상이 일어나 접합 누설 특성이 열화된다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 고융점 금속 실리사이드막의 접합 깊이가 깊어짐에 따른 접합 누설 특성을 개선하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도

도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

21 : 반도체 기판 22 : 소자 격리막

23 : 게이트 절연막 24 : 게이트 전극

25 : 절연막 측벽 26 : 소오스/드레인 불순물 영역

27 : 고융점 금속막 28 : 고융점 금속 실리사이드막

29 : 비정질 폴리 실리콘막

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측면에 절연막 측벽을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 반도체 기판의 전면에 고융점 금속막을 형성하는 단계와, 상기 반도체 기판을 1차로 열처리하여 고융점 금속막과 게이트 전극 및 반도체 기판의 계면에 고융점 금속 실리사이드막을 형성하는 단계와, 상기 게이트 전극 및 반도체 기판과 반응하지 않는 고융점 금속막을 제거하는 단계와, 상기 고융점 금속 실리사이드막을 포함한 반도체 기판의 전면에 비정질 폴리 실리콘막을 형성하는 단계와, 상기 반도체 기판에 2차 열처리 공정을 실시하여 고융점 금속 실리사이드막과 비정질 폴리 실리콘막의 계면에 고융점 금속 실리사이드막을 형성하는 단계와, 상기 고융점 금속 실리사이드막과 반응하지 않은 비정질 폴리 실리콘막을 제거하는 단계를 포함하여 형성함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.

도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.

도 2a에 도시한 바와 같이, 액티브 영역과 필드 영역으로 정의된 반도체 기판(21)의 필드 영역에 STI(Shallow Trench Isolation) 구조를 갖는 소자 격리막(22)을 형성한다.

이어, 상기 반도체 기판(21)의 액티브 영역에 게이트 절연막(23)을 개재하여 게이트 전극(24)을 형성하고, 상기 게이트 전극(24)의 양측면에 절연막 측벽(25)을 형성하며, 상기 게이트 전극(24) 양측의 반도체 기판(21) 표면내에 LDD(Lightly Doped Drain) 구조를 갖는 소오스/드레인 불순물 영역(26)을 형성한다.

도 2b에 도시한 바와 같이, 상기 게이트 전극(24)을 포함한 반도체 기판(21)의 전면에 고융점 금속막(27)을 증착한다.

여기서 상기 고융점 금속막(27)으로는 Co, Ti, W, Mo중에서 적어도 어느 하나를 사용한다.

도 2c에 도시한 바와 같이, 상기 고융점 금속막(27)이 증착된 반도체 기판(21)을 저온(약 500℃ 이하)에서 1차 열처리 공정을 실시하여 상기 게이트 전극(24) 및 소오스/드레인 불순물 영역(26)이 형성된 반도체 기판(21)의 표면에 고융점 금속 실리사이드막(28)을 형성한다.

도 2d에 도시한 바와 같이, 상기 게이트 전극(24) 및 반도체 기판(21)과 반응하지 않은 고융점 금속막(27)을 습식 식각으로 제거한다.

이어, 상기 고융점 금속 실리사이드막(28)을 포함한 반도체 기판(21)의 전면에 비정질(amorphous) 폴리 실리콘막(29)을 형성한다.

이어, 상기 비정질 폴리 실리콘막(29)이 형성된 반도체 기판(21)을 고온(약 700~800℃)에서 2차 열처리 공정을 실시하여 낮은 저항을 갖는 고융점 금속 실리사이드막(28)을 형성한다.

도 2e에 도시한 바와 같이, 상기 고융점 금속 실리사이드막(28)과 반응하지 않은 비정질 폴리 실리콘막(29)을 제거한다.

여기서 상기 저온에서 열처리하여 고융점 금속 실리사이드막(28)을 1차로 형성한 후에 전면에 비정질 폴리 실리콘막(29)을 증착한 후에 고온에서 열처리를 실시하면 1차로 형성된 고융점 금속 실리사이드막(28)과 비정질 폴리 실리콘막(29)이 반응하여 낮은 저항을 갖는 고융점 금속 실리사이드막(28)이 형성됨으로서 종래 보다 접합 깊이가 낮아진다.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.

첫째, 1차 열처리로 고융점 금속 실리사이드막을 형성하고, 전면에 비정질 실리콘을 증착한 후에 2차 열처리하여 고융점 금속 실리사이드막과 비정질 실리콘이 반응하여 낮은 저항을 갖는 고융점 금속 실리사이드막을 형성함으로서 접합 깊이가 얕아져 접합 누설 특성을 개선할 수 있다.

둘째, 2차 열처리에 의해 고융점 금속 실리사이드막을 형성할 때 발생하는 스파이크 현상을 방지할 수 있다.

Claims (3)

1. 반도체 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;

   상기 게이트 전극 양측면에 절연막 측벽을 형성하는 단계;

   상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계;

   상기 게이트 전극을 포함한 반도체 기판의 전면에 고융점 금속막을 형성하는 단계;

   상기 반도체 기판을 1차로 열처리하여 고융점 금속막과 게이트 전극 및 반도체 기판의 계면에 고융점 금속 실리사이드막을 형성하는 단계;

   상기 게이트 전극 및 반도체 기판과 반응하지 않는 고융점 금속막을 제거하는 단계;

   상기 고융점 금속 실리사이드막을 포함한 반도체 기판의 전면에 비정질 폴리 실리콘막을 형성하는 단계;

   상기 반도체 기판에 2차 열처리 공정을 실시하여 고융점 금속 실리사이드막과 비정질 폴리 실리콘막의 계면에 고융점 금속 실리사이드막을 형성하는 단계;

   상기 고융점 금속 실리사이드막과 반응하지 않은 비정질 폴리 실리콘막을 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서, 상기 1차 열처리는 2차 열처리보다 낮은 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 1 항에 있어서, 상기 고융점 금속막은 Co, Ti, Mo, W중에서 적어도 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.