JPS61190984A - 高融点金属シリサイド層を形成する方法 - Google Patents

高融点金属シリサイド層を形成する方法

Info

Publication number
JPS61190984A
JPS61190984A JP60269203A JP26920385A JPS61190984A JP S61190984 A JPS61190984 A JP S61190984A JP 60269203 A JP60269203 A JP 60269203A JP 26920385 A JP26920385 A JP 26920385A JP S61190984 A JPS61190984 A JP S61190984A
Authority
JP
Japan
Prior art keywords
layer
refractory metal
region
silicon
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60269203A
Other languages
English (en)
Other versions
JPH0620079B2 (ja
Inventor
ロジヤー　エイ．ヘイケン
マイクル　イー．アルパーリン
チ　ケイ．ラウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS61190984A publication Critical patent/JPS61190984A/ja
Publication of JPH0620079B2 publication Critical patent/JPH0620079B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｌｌよ亘亘ユ遣１ 本発明は集積回路の製造に使われる方法に関する。更に
具体的に言えば、本発明は集積回路の相異なる部分に最
適の厚さを持つＴｉＳｉ２の様な高融点金属シリサイド
層を設ける方法に関する。
来の技　　び　　、 シリコン及び多結晶シリコン区域の導電率を高める為の
Ｔｉ３ｉ２を使うことは従来周知である。
第１図の電界効果トランジスタ１０がＴｉ５１２層６．
７．８を含んでおり、これらがゲート４、ソース２及び
ドレイン３の導電率をそれぞれ高める。ＴｉＳｉ２層６
．７．８は直接反応方法を用いて形成される。この方法
は、トランジスタ１゜の表面にチタン層をデポジットし
、トランジスタ１０をベーキングして、このチタン層を
チタン層と接触しているシリコン及びポリシリコン区域
と反応させる。この後、反応しなかったチタンを除去す
る。
この簡単な直接反応方法は、超大規模集積回路（ＶＬＳ
Ｉ）を製造するのに使う際、ポリシリコン層と基板のド
ープ区域の両方にＴｉ　３　ｉ　２層を形成するのに使
う時、重大なｆＩＪｌ杓がある。超大規模集積回路（Ｖ
ＬＳＩ）では、一般的にドープ領域の深さは約０．２ミ
クロンである。この為、集積回路の表面にデポジットす
るチタン層は約０．１ミクロンに制限しなければならな
い。これは反応するチタンがドープ領域の中に拡散し、
００１ミクロンのチタンが深さ約０．１５ミクロンのＴ
ｉＳｉ２層を生ずるからである。これより厚いチタン層
を使う場合、２珪化チタン層がドープ領域を通って基板
まで拡散しくバンチスルー）、この為ドープ領域から基
板への過大な洩れ電流を生ずる。然し、多結晶シリコン
層のシート抵抗を最小値（即ち、１オ一ム／スクエア未
満）に減少するＴｉ３ｉ２層を設ける為には、チタンが
少なくとも０．１５ミクロンのＴｉ　３　ｉ　２層が必
要である。この為、従来の直接反応方法を使うと、超大
規模集積回路で多結晶シリコン層のシート抵抗を最小限
に抑える様なＴｉ５１２層を多結晶シリコン領域に設け
ることが出来ない。
問題点を解決する為の手段及び作用 本発明の方法を使うと、高融点金属シリサイド層を形成
する領域のシート抵抗を最適に減少する様な相異なる厚
さを持つ、Ｔｉ３ｉ□の様な高融点金属シリサイド層を
持つ集積回路を製造することが出来る。本発明の１実施
例では、ポリシリコン・ゲートを持つ電界効果トランジ
スタを製造して、シート抵抗を最適の形で最小にすると
共に、パンチスルー　リーケージ（ｐｕｎｃｈ　−ｔｈ
ｒｏｕＯｈｌｅａｋａｇｅ　）問題を避けるのに適切な
厚さを持つＴ　ｉ　Ｓ　ｉ　２層を有するソース及びド
レイン領域を提供する。
第２ａ図乃至第２ｈ図は、電界効果トランジスタを製造
する為に使われる本発明の好ましい実施例の処理工程を
示す断面図である。周知の技術を用いて、フィールド酸
化物領ｗｔ２θ、２７を成長させる。シリコン基板２０
の上に、約３０分間９００℃の温度での熱酸化により、
２５０人の厚さを持つ２酸化シリコン層を形成する。２
１１１化シリコン２１の表面の上に、７００℃の温度で
約３０分間、低圧化学気相成長法（ＬＰＧＶＤ＞によっ
て、約４０００人の厚さを持つ多結晶層をデポジットす
る。多結晶シリコン層２２の表面の上に、７００℃の温
度で約５分間ＬＰＧＶＤにより、約１５０人の厚さを持
つ窒化シリコン層２３をデポジットする。周知のフォト
リソグラフィ技術を用いて、窒化シリコン層２３及び多
結晶シリコン層２２のパターンを定めて、第２ｂ図に示
す構造を作る。１０　イオン／α２の密度で６０キロエ
レフトロンボルトのエネルギを持つ砒素イオンのイオン
打込みを２酸化シリコン層２１を介して行なうことによ
り、ドープ領域２４．２５を形成する。次に９００℃の
温度で約２０分間、このイオン打込みをドライブ・イン
してアニールする。第２Ｃ図の２１１を化シリコンの側
壁区域２８を、約１０分間、９００℃の温度で酸素雰囲
気の中で熱成長させる。この熱酸化工程は、２酸化シリ
コン層２１の厚さをも増加させる。２′Ｂ化シリコン層
２１の厚さが増加することが重要である。これは、２５
０人の２酸化シリコン層では、（後で説明する）多結晶
シリコン・ゲート２２内にチタンシリサイド層を形成す
る工程の間、ドープ領域２４゜２５にチタンシリサイド
が形成されるのを防止するのに不十分であるからである
。然し、本発明の詳細な説明している実施例で形成され
る電界効果トランジスタが正しく動作する様にする為に
は、２酸化シリコン層２１は多結晶シリコン・ゲート２
２の下では十分に薄くしなければならない。
周知の技術を用いて窒化シリコン層２３を除去し、約０
．１５ミクロンの厚さになるまで、スパッタリングによ
ってチタン層２９をデポジットし、第２ｄ図に示す構造
を作る。チタン［１２９は厚さが０．１５乃至０．２ミ
クロンであることが好ましい。この量のチタンは、ポリ
シリコン１１２２と反応した時、ポリシリコン層２２の
シート抵抗を１オ一ム／スクエア未満にする。約３０分
間、約６７５℃の温度で焼成（ベーキング）することに
より、チタン層２９が多結晶シリコン層２２と反応する
。チタン層２９が多結晶シリコン層２２と反応してＴｉ
３ｉ２を形成し、多結晶シリコン層２２だけと反応する
。これは、基板２０に形成された集積回路の他の全ての
区域は、チタン層２９と反応しない２酸化シリコンによ
って覆われているからである。この後、過酸化水素及び
硫酸の混合物を用いて、反応しなかったチタンを除去す
る。
その結果は第２ｅ図に示すＴ　ｉ　３　ｉ　２層３０に
なる。
第２ｆ図の酸化物層３１は低圧化学気相成長法を用いて
形成される。２酸化シリコン層３１及び２酸化シリコン
［２１が高度に異方性のプラズマ・エッチによってエッ
チされる。８０キロエレクトロンボルトのエネルギで５
Ｘ１０１５イオン／ｃ１１２の密度で、砒素イオンを打
込むことにより、ソース領域３４およびドレイン領域３
５が形成され、約１０分間９７５℃の温度でドライブ・
インする。
本実施例で説明した方法は、Ｐチャンネル形電界効果ト
ランジスタの中に階段形の輪郭を持つソース及びドレイ
ン区域を作るが、これは好ましい高電圧特性を持つ。こ
れまで説明した実施例では、電界効果トランジスタが階
段形のソース及びドレイン領域を持つが、本発明の範囲
が、階段形のソースおよびドレイン領域を持つ電界効果
トランジスタは勿論として、電界効果トランジスタに制
限されないことは明らかである。
次に、第２ｑ図の構造の表面の上に厚さ約０．１ミクロ
ンのＴｉ層（図面に示してない）をデポジットし、約３
０分間、６７５℃の温度で、ソース領域３４、ドレイン
領域３５及び多結晶シリコン・ゲート２２と反応させて
、第２ｈ図に示す様に、Ｔｉ３ｉ□領域３６．３７を作
ると共に、Ｔｉ３ｉ２領域３０の厚さを厚くする。２酸
化シリコンの側壁領域２８．３２．３３によって構成さ
れた厚い側壁が、Ｔ　ｉ　Ｓｉ　２領域３０とＴｉＳｉ
２３７（７）間、またはＴｉＳｉ２領域３゜とＴ　ｉ　
Ｓ　ｉ　２領域３６の間に、Ｔｉ３ｉ□導体が形成され
るのを防止する。更に、係属の米国特許出願通し番号筒
４９２，０６９号に記載された方法を使うことにより、
この様な導体が形成されるのを防止する。Ｔｉ３ｉ２領
域３６．３７は、厚さ約０．１ミクロンのチタン層から
形成することが好マシク、こうｔ、、ＴＴｉＳ　ｉ２層
３６．３７がソース領域３４及びドレイン領域３５を介
してそれぞれ基板２０にバンチスルーすることを防止す
る。
本発明の特定の実施例を明細書で説明したが、これが本
発明の範囲を制約するものと解してはならない。本明細
書の内容から、当業者には本発明のこの他の実施例が考
えられよう。
本発明の実施態様は次の通りである。
（１）　　第１の領域に於ける高融点金属シリサイド層
の厚さが第２の領域に於ける高融点金属シリサイド層の
厚さとは異なるように、集積回路の２つの領域に高融点
金属シリサイド層を形成する方法に於て、前記第１の領
域の上に第１の２酸化シリコン層を形成し、該第１の２
酸化シリコン層の上に前記第２の領域を形成し、該第２
の領域の上に窒化シリコン層を形成し、前記第２の領域
及び前記窒化シリコン層を同じパターンに定めて、その
表面に窒化シリコン層を持つパターンを定めた第２の領
域を作り、該パターンを定めた第２の領域の露出した側
壁の上に第２の２酸化シリコン層を形成し、前記第１の
２１１化シリコン層の内、前記パターンを定めた第２の
層によって覆われていない部分の厚さを増加し、前記パ
ターンを定めた窒化シリコン層を除去し、前記集積回路
の上に第１の高融点金属層を形成し、前記集積回路をベ
ーキングして、前記高融点金属層を前記パターンを定め
た第２の領域の表面と反応させて高融点金属シリサイド
を形成し、前記高融点金属層の内の反応しなかった部分
を除去し、前記パターンを定めた第２の領域の側壁の上
、並びに前記第１の領域の内、高融点金属シリサイド層
を受けない区域の上に２酸化シリコンが残る様に、前記
第１の２Ｒ化シリコン層の一部分を除去し、前記集積回
路の上に第２の高融点金属層を形成し、前記集積回路を
ベーキングして、前記第２の高融点金属層を前記第１の
領域及び第２の領域の内、第１の２酸化シリコン層の残
りの部分並びに第１の２酸化シリコン層によって覆われ
ていない区域と反応させ、前記第２の高融点金属層の反
応しなかった部分を除去する工程を含む方法。
（２）　　第１項に記載した方法に於て、前記高融点金
属がチタンである方法。
（３）　　第１項に記載した方法に於て、前記第２の２
酸化シリコン層が熱酸化によって形成される方法。
（４）　　第１項に記載した方法に於て、第１の高融点
金属層がスパッタリングによってデポジットされる方法
。
（５）　　第１項に記載した方法に於て、第２の高融点
金属層がスパッタリングによってデポジットされる方法
。
（６）　　多結晶シリコン層に於ける高融点金属シリサ
イド層の厚さが基板に於ける高融点金属シリサイド層の
厚さと異なる様に、集積回路の多結晶シリコン層及び基
板の両方に高融点金属シリサイド層を形成する方法に於
て、前記基板の上に第１の２酸化シリコン層を形成し、
該第１の２＠化シリコン層の上に多結晶シリコン層を形
成し、該多結晶シリコン層の上に窒化シリコン層を形成
し、前記多結晶シリコン層及び窒化シリコン層を同じパ
ターンに定めて、その表面に窒化シリコン層を持つパタ
ーンを定めた多結晶シリコン層を作り、該パターンを定
めた多結晶シリコン層の露出した側壁の上に第２の２酸
化シリコン層を形成し、前記第１の２酸化シリコン層の
内、前記パターンを定めた多結晶シリコン層によって覆
われていない部分の厚さを増加し、前記パターンを定め
た窒化シリコン層を除去し、前記集積回路の上に第１の
高融点金属層を形成し、前記集積回路をベーキングして
、前記高融点金属層を前記パターンを定めた多結晶シリ
コン層の表面と反応させて高融点金属シリサイドを形成
し、前記高融点金属層の反応しなかった部分を除去し、
前記パターンを定めた多結晶シリコン層の側壁の上、並
びに前記集積回路の内、高融点金属シリサイド層を受け
っけない区域の上に２１１化シリコンが残る様に、前記
第１の２酸化シリコン層の一部分を除去し、前記集積回
路の上に第２の高融焦合ｖｔｓｍを形成し、前記集積回
路をベーキングして、前記基板及び多結晶シリコンの内
、第１の２酸化シリコン層及び前記第１の２酸化シリコ
ン層の残りの部分によって覆われていない区域と前記第
２の高融点金属層とを反応させ一１該第２の高融点金属
層の反応しなかった部分を除去する工程を含む方法。
（７）　　第６項に記載した方法に於て、前記高融点金
属がチタンである方法。
（８）　　第６項に記載した方法に於て、前記第２の２
酸化シリコン層が熱酸化によって形成される方法。
（９）　　第６項に記載した方法に於て、前記第１の高
融点金属層がスパッタリングによってデポジットされる
方法。
（１０）第６項に記載した方法に於て、前記第２の高融
点金属層がスパッタリングによってデポジットされる方
法。
（１１）多結晶シリコン層に於ける高融点金属シリサイ
ド層の厚さが基板に於ける高融点金属シリサイド層の厚
さと異なるように、集積回路の多結晶シリコン層と基板
の両方に高融点金属シリサイド層を形成する方法に於て
、前記基板の上に第１の２酸化シリコン層を形成し、該
第１の２１を化シリコン層の上に多結晶シリコン層を形
成し、該多結晶シリコン層の上に窒化シリコン層を形成
し、前記多結晶シリコン層及び窒化シリコン層を同じパ
ターンに定めて、その表面に、窒化シリコン層を持つパ
ターンを定めた多結晶シリコン層を作り、該パターンを
定めた多結晶シリコン層の露出した側壁の上に第２の２
酸化シリコン層を形成し、前記パターンを定めた窒化シ
リコン層を除去し、前記集積回路の上に第１の高融点金
属層を形成し、前記集積回路をベーキングして、前記高
融点金属層を前記パターンを定めた多結晶シリコン層の
表面と反応させて高融点金属シリサイドを形成し、該高
融点台ａｍの反応しなかった部分を除去し、前記集積回
路の上に第３の２酸化シリコン層を形成し、前記パター
ンを定めた多結晶シリコン層の側壁の上、並びに前記集
積回路の内、高融点金属シリサイド層を受けつけない区
域の上に２酸化シリコンが残る様に、前記第３の２酸化
シリコン層及び前記第１の２酸化シリコン層の一部分を
除去し、前記集積回路の上に第２の高融点金属層を形成
し、前記集積回路をベーキングして、前記基板及び多結
晶シリコンの内、前記第３の２酸化シリコン層及び前記
第１の２Ｉｌ化シリコン層の残りの部分によって覆われ
ていない区域と前記第２の高融点金属層とを反応させ、
該第２の高融点金属層の反応しなかった部分を除去する
工程を含む方法。
（１２）第１１項に記載した方法に於て、前記高融点金
属がチタンである方法。
（１３）第１１項に記載した方法に於て、前記第３の２
酸化シリコン層が低圧化学気相成長によってデポジット
される方法。
（１４）　　第１１項に記載した方法に於て、前記第１
の高融点台ＩＩＩがスパッタリングによってデポジット
される方法。
（１５）第１１項に記載した方法に於て、前記第２の高
融点金属層がスパッタリングによってデポジットされる
方法。
（１６）第１１項に記載した方法に於て、前記第２の２
酸化シリコン層が熱酸化によって形成される方法。
（１７）多結晶シリコン・ゲートに於ける高融点金属シ
リサイド層の厚さがソース及びドレイン領域に於ける高
融点金属シリサイド層の厚さとは異なるように、電界効
果トランジスタの多結晶シリコン・ゲートとソース及び
ドレイン領域との両方に高融点金属シリサイド層を形成
する方法に於て、基板の上に第１の２酸化シリコン層を
形成し、該第１の２酸化シリコン層の上に多結晶シリコ
ン層を形成し、該多結晶シリコン層の上に窒化シリコン
層を形成し、前記多結晶シリコン層及び窒化シリコン層
を同じパターンに定めて、その表面に窒化シリコン層を
持つ多結晶シリコンのパターンを定めたゲートを作り、
該多結晶シリコンのパターンを定めたゲートの露出した
側壁の上に第２の２酸化シリコン層を形成し、前記電界
効果トランジスタをその中に作る前記基板の区域を取囲
むフィールド酸化物を形成し、前記パターンを定めた窒
化シリコン層を除去し、前記電界効果トランジスタの上
に第１の高融点金属層を形成し、前記電界　　４効果ト
ランジスタをベーキングして、前記高融点金属層を前記
パターンをつけられた多結晶シリコンの表面と反応させ
て高融点金属シリサイドを形成し、前記高融点金属層の
反応しなかった部分を除去し、前記パターンを定めた多
結晶シリコン層の側壁の上、並びに電界効果トランジス
タの内、高融点金属シリサイド層を受けつけない区域の
上に２酸化シリコンが残る様に、前記第１及び第２の２
酸化シリコン層の一部分を除去し、前記基板にドープ剤
イオンを打込んでドライブ・インして前記ソース及びト
レイン領域を形成し、集積回路の内に第２の高融点金属
層を形成し、該電界効果トランジスタをベーキングして
、前記第２の高融点金属層を前記ゲート、ソース及びド
レイン領域と反応させ、前記第２の金属層の残りの部分
を除去する工程を含む方法。
（１８）第１７項に記載した方法に於て、前記第１の高
融点金属層がスパッタリングによってデポジットされる
方法。
【図面の簡単な説明】
第１図は単純な直接反応方法によって形成された７ｉ３
ｉ２層をそのゲート、ソース及びドレインに持つ従来の
電界効果トランジスタの断面図、第２ａ図乃至第２ｈ図
は本発明の１実施例の処理工程を示す断面図である。 主な符号の説明 ２０：シリコン基板 ２１：２酸化シリコン層 ２２：多結晶シリコン層 ２３：窒化シリコン層 ２４．２５：ドープ領域 ２８：側壁２酸化シリコン区域 ２９：チタン層 ３０：チタンシリサイド層 ３１：２Ｎ化シリコン層

Claims (1)

    【特許請求の範囲】
  1. 　第１の領域に於ける高融点金属シリサイド層の厚さが
    第２の領域に於ける高融点金属シリサイド層の厚さとは
    異なる様に、集積回路の２つの領域に高融点金属シリサ
    イド層を形成する方法に於て、前記第１の領域の上に第
    １の２酸化シリコン層を形成し、該第１の２酸化シリコ
    ン層の上に前記第２の領域を形成し、該第２の領域の上
    に窒化シリコン層を形成し、前記第２の領域及び前記窒
    化シリコン層を同じパターンに定めて、その表面に窒化
    シリコン層を持つパターンを定めた第２の領域を作り、
    該パターンを定めた第２の領域の露出しち側壁の上に第
    ２の２酸化シリコン層を形成し、前記第１の２酸化シリ
    コン層の内、前記パターンを定めた第２の領域によつて
    覆われていない部分の厚さを増加し、前記パターンを定
    めた窒化シリコン層を除去し、前記集積回路の上に第１
    の高融点金属層を形成し、前記集積回路をベーキングし
    て、前記高融点金属層を前記パターンを定めた第２の領
    域の表面と反応させて高融点金属シリサイドを形成し、
    前記高融点金属層の内の反応しなかつた部分を除去し、
    前記パターンを定めた第２の領域の側壁の上、並びに前
    記第１の領域の内、高融点金属シリサイド層を受けつけ
    ない区域の上に２酸化シリコンが残る様に、前記第１の
    ２酸化シリコン層の一部分を除去し、前記集積回路の上
    に第２の高融点金属層を形成し、前記集積回路をベーキ
    ングして、前記第２の高融点金属層を前記第１の領域及
    び前記第２の領域の内、第１の２酸化シリコン層の残り
    の部分並びに第１の２酸化シリコン層によつて覆われて
    いない区域と反応させ、前記第２の高融点金属層の反応
    しなかつた部分を除去する工程を含む方法。
JP60269203A 1984-11-30 1985-11-29 高融点金属シリサイド層を形成する方法 Expired - Lifetime JPH0620079B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/676,686 US4587718A (en) 1984-11-30 1984-11-30 Process for forming TiSi2 layers of differing thicknesses in a single integrated circuit
US676686 1991-03-28

Publications (2)

Publication Number Publication Date
JPS61190984A true JPS61190984A (ja) 1986-08-25
JPH0620079B2 JPH0620079B2 (ja) 1994-03-16

Family

ID=24715543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60269203A Expired - Lifetime JPH0620079B2 (ja) 1984-11-30 1985-11-29 高融点金属シリサイド層を形成する方法

Country Status (2)

Country Link
US (1) US4587718A (ja)
JP (1) JPH0620079B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594963A (ja) * 1990-08-16 1993-04-16 Internatl Business Mach Corp <Ibm> 集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
US5059546A (en) * 1987-05-01 1991-10-22 Texas Instruments Incorporated BICMOS process for forming shallow NPN emitters and mosfet source/drains
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
US4755478A (en) * 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
US4855247A (en) * 1988-01-19 1989-08-08 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
NL8800222A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
US4877755A (en) * 1988-05-31 1989-10-31 Texas Instruments Incorporated Method of forming silicides having different thicknesses
JPH0666329B2 (ja) * 1988-06-30 1994-08-24 株式会社東芝 半導体装置の製造方法
US5006476A (en) * 1988-09-07 1991-04-09 North American Philips Corp., Signetics Division Transistor manufacturing process using three-step base doping
US5217924A (en) * 1989-05-12 1993-06-08 Texas Instruments Incorporated Method for forming shallow junctions with a low resistivity silicide layer
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
JP2934325B2 (ja) * 1990-05-02 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
US5283449A (en) * 1990-08-09 1994-02-01 Nec Corporation Semiconductor integrated circuit device including two types of MOSFETS having source/drain region different in sheet resistance from each other
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
JPH07135317A (ja) * 1993-04-22 1995-05-23 Texas Instr Inc <Ti> 自己整合型シリサイドゲート
US5322809A (en) * 1993-05-11 1994-06-21 Texas Instruments Incorporated Self-aligned silicide process
US5474619A (en) * 1994-05-04 1995-12-12 The United States Of America As Represented By The Secretary Of Commerce Thin film high temperature silicide thermocouples
US5610099A (en) * 1994-06-28 1997-03-11 Ramtron International Corporation Process for fabricating transistors using composite nitride structure
TW320744B (en) * 1997-01-15 1997-11-21 Winbond Electronics Corp Manufacturing method of self-aligned salicide
TW329553B (en) * 1997-02-04 1998-04-11 Winbond Electronics Corp The semiconductor manufacturing process for two-step salicide
US5899721A (en) * 1998-03-09 1999-05-04 Advanced Micro Devices, Inc. Method of based spacer formation for ultra-small sapcer geometries
US6630721B1 (en) * 2000-05-16 2003-10-07 Advanced Micro Devices, Inc. Polysilicon sidewall with silicide formation to produce high performance MOSFETS
US6399467B1 (en) * 2000-12-08 2002-06-04 Advanced Micro Devices Method of salicide formation
US6514859B1 (en) 2000-12-08 2003-02-04 Advanced Micro Devices, Inc. Method of salicide formation with a double gate silicide
US6387786B1 (en) * 2000-12-08 2002-05-14 Advanced Micro Devices Method of salicide formation by siliciding a gate area prior to siliciding a source and drain area

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3274670A (en) * 1965-03-18 1966-09-27 Bell Telephone Labor Inc Semiconductor contact
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594963A (ja) * 1990-08-16 1993-04-16 Internatl Business Mach Corp <Ibm> 集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法

Also Published As

Publication number Publication date
US4587718A (en) 1986-05-13
JPH0620079B2 (ja) 1994-03-16

Similar Documents

Publication Publication Date Title
JPS61190984A (ja) 高融点金属シリサイド層を形成する方法
JP2857006B2 (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
JP3469251B2 (ja) 半導体装置の製造方法
JPS58176975A (ja) 集積ｍｏｓ電界効果トランジスタ回路の製造方法
JP2551940B2 (ja) 半導体素子の製造方法
JPS61230362A (ja) チタニウム珪化物ゲート電極および相互接続の製作方法
JPS60149150A (ja) 集積回路及びその製造方法
US4551907A (en) Process for fabricating a semiconductor device
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
JPH0758343A (ja) Ｍｉｓトランジスタの製造方法
GB2033660A (en) Manufacturing transistors having different characteristics
JPS6123657B2 (ja)
US5254495A (en) Salicide recessed local oxidation of silicon
JPS6133253B2 (ja)
JPH0831598B2 (ja) 半導体装置の製造方法
JPH0529343A (ja) 微細半導体装置の製造方法
JPS6362379A (ja) 半導体装置の製造方法
JPH0362300B2 (ja)
JPH09162392A (ja) 半導体装置
JPS60124972A (ja) 半導体装置の製造方法
JPS5975667A (ja) 半導体装置の製造方法
JPS5917538B2 (ja) 半導体装置の製造方法
JP3040960B2 (ja) 半導体デバイスの製造方法
JP3373839B2 (ja) 半導体装置
JPH04348519A (ja) 半導体装置の製造方法