JPS5975667A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5975667A JPS5975667A JP18612182A JP18612182A JPS5975667A JP S5975667 A JPS5975667 A JP S5975667A JP 18612182 A JP18612182 A JP 18612182A JP 18612182 A JP18612182 A JP 18612182A JP S5975667 A JPS5975667 A JP S5975667A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- semiconductor substrate
- substrate
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 230000008595 infiltration Effects 0.000 abstract 2
- 238000001764 infiltration Methods 0.000 abstract 2
- 238000007781 pre-processing Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は改良された選択酸化法による半導体装置の製−
造〜方−法に係り、特に絶縁ケ゛−ト電界効果型半導体
装置の製造方法に関するものである。
造〜方−法に係り、特に絶縁ケ゛−ト電界効果型半導体
装置の製造方法に関するものである。
（従来技術）
ＬＯＣＯ３（ＬｏｃａＡ ０ｘｉｄｔｉｏｎ ｏｆ ５
ｉｔｉｃｏｎ ）法に従う従来の絶縁ケ゛−ト電界効果
型半導体装置の製造において、半導体基体の全表面は、
アクティブ領域とフィールド領域とに埋込絶縁物で分割
され。
ｉｔｉｃｏｎ ）法に従う従来の絶縁ケ゛−ト電界効果
型半導体装置の製造において、半導体基体の全表面は、
アクティブ領域とフィールド領域とに埋込絶縁物で分割
され。
素子はアクティブ領域につくられる。従来この分離は選
択酸化法によシ第１図（ａ）〜（ｄ）に示すように行な
われていた。工程を順を追って説明する。先づ第１図（
ａ）のように半導体基板１上に９００℃〜１１００℃の
熱酸化によって酸化膜２を１００〜ＬＯＯＯＸ形成し、
さら（Ｃ化学気相反応法によシ窒化膜３を５００〜２，
０００７．堆積する。次にこの２種の膜を部分的に除去
し第２図（ｂ）に示すように半導体基体１０表面を露出
させる。この露出部４に９００℃〜１，１００℃のウェ
ット酸化により第１図（ｃ）に示すように３，０００〜
１０，０００ Ｘフィールド酸化膜５を形成する。次に
窒化膜３．酸化膜２を除去し第１図（ｄ）に示すよすフ
ィールド領域５．アクティブ領域７を形成する（従来技
術の問題点） このような従来の製造方法によると第１図（ｃ）に示す
ように、フィールド酸化膜５の成長時にアクティブ領域
７ヘフイールド酸化膜５が侵入してしまうだめ、第１図
（ｄ）に示したようにアクティブ領域７が狭くなってし
１つ。従って目的とするアクティブ領域寸法を得るだめ
には、フィールド酸化膜５の横方向への侵入骨を考慮し
て大きめに設計しなければならず、その分だけ面積を多
く必要とする。また、アクティブ領域寸法が微細になる
とフィールド酸化膜５の横方向侵入のだめ、仕上りアク
ティブ領域７が非常に狭くなったり、あるいは、形成不
可能になる。これは半導体集積回路装置の高集積化にと
って大きな障害となる。
択酸化法によシ第１図（ａ）〜（ｄ）に示すように行な
われていた。工程を順を追って説明する。先づ第１図（
ａ）のように半導体基板１上に９００℃〜１１００℃の
熱酸化によって酸化膜２を１００〜ＬＯＯＯＸ形成し、
さら（Ｃ化学気相反応法によシ窒化膜３を５００〜２，
０００７．堆積する。次にこの２種の膜を部分的に除去
し第２図（ｂ）に示すように半導体基体１０表面を露出
させる。この露出部４に９００℃〜１，１００℃のウェ
ット酸化により第１図（ｃ）に示すように３，０００〜
１０，０００ Ｘフィールド酸化膜５を形成する。次に
窒化膜３．酸化膜２を除去し第１図（ｄ）に示すよすフ
ィールド領域５．アクティブ領域７を形成する（従来技
術の問題点） このような従来の製造方法によると第１図（ｃ）に示す
ように、フィールド酸化膜５の成長時にアクティブ領域
７ヘフイールド酸化膜５が侵入してしまうだめ、第１図
（ｄ）に示したようにアクティブ領域７が狭くなってし
１つ。従って目的とするアクティブ領域寸法を得るだめ
には、フィールド酸化膜５の横方向への侵入骨を考慮し
て大きめに設計しなければならず、その分だけ面積を多
く必要とする。また、アクティブ領域寸法が微細になる
とフィールド酸化膜５の横方向侵入のだめ、仕上りアク
ティブ領域７が非常に狭くなったり、あるいは、形成不
可能になる。これは半導体集積回路装置の高集積化にと
って大きな障害となる。
（発明の目的）
本発明の目的は、この様な従来の選択酸化法にオケるフ
ィールド酸化膜のアクティブ領域への侵入を低減し、半
導体集積回路装置の高集積化を達成する製造方法を提供
するものである。以下本発明の製造方法を実施例によっ
て詳細に説明する。
ィールド酸化膜のアクティブ領域への侵入を低減し、半
導体集積回路装置の高集積化を達成する製造方法を提供
するものである。以下本発明の製造方法を実施例によっ
て詳細に説明する。
（発明の実施例）
第２図（ａ）〜（ｋ）は本発明の一実施例を示す製造工
程ごとの断面図を示したものであシ、以下各工程を順を
追って説明する。まず第２図（ａ）に示すように半導体
基体１ノ上にｏｏｏ℃〜１１００ ℃の熱酸化によって
酸化膜１２を１００〜ｘ、ｏｏｏ Ｘ形成し、更に化学
気相反応法によシ窒化Ｒａ１ｓを５００〜２，０００
Ｘ堆積させる。次に第２図（ｂ）に示すようにこの酸化
膜１２及び窒化膜１３を選択的に除去し半導体基体１１
を露出させ露出表面１４と、前記酸化膜１２及び窒化膜
１３とで構成される耐酸化性の第１の７２り層１３ａで
覆われたすなわち半導体基体１ノが露出されない表面１
５を形成する。次に第２図（ｃ）に示すように耐酸化性
の第１のマスク層１３ａによっておおわれていない半導
体基板１１の表面１４を９００ ℃〜１，１００ ℃の
熱酸化にょシ５００〜２，０００ Ｘの酸化膜１６に変
える。この後第２図（ｄ）に示すように基体に僅かに埋
没した酸化膜１６の表層を除去して、前記第１のマスク
層１３ａのエツジ部分の前記半導体基板１７を露出させ
る。この際、前記酸化膜１６を薄い酸化膜１８として残
しておくことが肝要である。次に第２図（ｅ）に示すよ
うに、露出した半導体基板１７即ち前記エツジ部分に薄
い酸化膜１８及び酸化膜１２をマスクとり、 −’ｒ
１，０００℃〜１，２００℃の温度までアンモニアある
いは窒素ガス雰囲気で熱窒化することによって窒化膜１
９を５０〜１５０ ”）、形成す、る。次に９００℃〜
１１００℃ウェット酸素雰囲気で酸化を行ない第２図（
ｆ）に示すように、半導体基体内に深く埋没した３、０
００〜１０，０００ Ｘの厚いフィールド酸化膜２ｏを
成長させる。この際に熱窒化膜１９によってフィールド
酸化膜２０の予定アクティブ領域２ノへの侵入が抑えら
れる。この後窒化膜１３．酸化膜１２゜熱窒化膜１９を
除去し、第２図（ｇ）に示すようにアクティブ領域２１
．フィールド領域２２を形成する。このアクティブ領域
２ノ内に素子を形成するわけである。次に第２図（ｈ）
に示すようにこのアクティブ領域２１に９００℃〜１，
１００℃の熱酸化によシ酸化膜２３を選択的に形成する
。更に半導体基板１ノと逆伝導型の不純物を酸化膜２３
をマスクとして半導体基体１ノに拡散させ、ソース・ド
レイン領域２４を形成する。次に第２図（ｉ）に示すよ
うに酸化膜２３のソース・ドレイン領域２４の境界付近
を残して除去し、熱酸化により５００〜１．ｏｏＯＸの
ケ゛−ト酸化膜２５を形成する。さらに第２図（ｊ）に
示すようにソース・ドレイン領域２４上の酸化膜２５を
写真食刻法により除去し、コンタクト開口部２６を形成
する。最後に、ケ゛−ト酸化膜２５及び開口部２６上に
ケ８−ト電極２７．ソース・ドレイン電極２８となるア
ルミニウム’ｉ ５，０００〜１５．０００ Ｘ堆積し
て半導体装置を完成させる。
程ごとの断面図を示したものであシ、以下各工程を順を
追って説明する。まず第２図（ａ）に示すように半導体
基体１ノ上にｏｏｏ℃〜１１００ ℃の熱酸化によって
酸化膜１２を１００〜ｘ、ｏｏｏ Ｘ形成し、更に化学
気相反応法によシ窒化Ｒａ１ｓを５００〜２，０００
Ｘ堆積させる。次に第２図（ｂ）に示すようにこの酸化
膜１２及び窒化膜１３を選択的に除去し半導体基体１１
を露出させ露出表面１４と、前記酸化膜１２及び窒化膜
１３とで構成される耐酸化性の第１の７２り層１３ａで
覆われたすなわち半導体基体１ノが露出されない表面１
５を形成する。次に第２図（ｃ）に示すように耐酸化性
の第１のマスク層１３ａによっておおわれていない半導
体基板１１の表面１４を９００ ℃〜１，１００ ℃の
熱酸化にょシ５００〜２，０００ Ｘの酸化膜１６に変
える。この後第２図（ｄ）に示すように基体に僅かに埋
没した酸化膜１６の表層を除去して、前記第１のマスク
層１３ａのエツジ部分の前記半導体基板１７を露出させ
る。この際、前記酸化膜１６を薄い酸化膜１８として残
しておくことが肝要である。次に第２図（ｅ）に示すよ
うに、露出した半導体基板１７即ち前記エツジ部分に薄
い酸化膜１８及び酸化膜１２をマスクとり、 −’ｒ
１，０００℃〜１，２００℃の温度までアンモニアある
いは窒素ガス雰囲気で熱窒化することによって窒化膜１
９を５０〜１５０ ”）、形成す、る。次に９００℃〜
１１００℃ウェット酸素雰囲気で酸化を行ない第２図（
ｆ）に示すように、半導体基体内に深く埋没した３、０
００〜１０，０００ Ｘの厚いフィールド酸化膜２ｏを
成長させる。この際に熱窒化膜１９によってフィールド
酸化膜２０の予定アクティブ領域２ノへの侵入が抑えら
れる。この後窒化膜１３．酸化膜１２゜熱窒化膜１９を
除去し、第２図（ｇ）に示すようにアクティブ領域２１
．フィールド領域２２を形成する。このアクティブ領域
２ノ内に素子を形成するわけである。次に第２図（ｈ）
に示すようにこのアクティブ領域２１に９００℃〜１，
１００℃の熱酸化によシ酸化膜２３を選択的に形成する
。更に半導体基板１ノと逆伝導型の不純物を酸化膜２３
をマスクとして半導体基体１ノに拡散させ、ソース・ド
レイン領域２４を形成する。次に第２図（ｉ）に示すよ
うに酸化膜２３のソース・ドレイン領域２４の境界付近
を残して除去し、熱酸化により５００〜１．ｏｏＯＸの
ケ゛−ト酸化膜２５を形成する。さらに第２図（ｊ）に
示すようにソース・ドレイン領域２４上の酸化膜２５を
写真食刻法により除去し、コンタクト開口部２６を形成
する。最後に、ケ゛−ト酸化膜２５及び開口部２６上に
ケ８−ト電極２７．ソース・ドレイン電極２８となるア
ルミニウム’ｉ ５，０００〜１５．０００ Ｘ堆積し
て半導体装置を完成させる。
（発明の効果）
以上、実施例に基づいて詳細に説明したように。
本発明ではフィールド酸化膜の形成を２回に分割し、予
備的なフィールド酸化膜の形成後にその表層を除去し、
第２の耐酸化性のマスク層を被着するようにしたので、
従来の製造方法での欠点となっていた選択酸化でのフィ
ルド酸化膜のアクティブ領域への侵入が減少されるため
、侵入量を考慮した余裕面積をほとんど必要とせず、し
かも微細なアクティブ領域を再現性良く形成できるので
半導体装置の高集積化にとって非常に有利となる。
備的なフィールド酸化膜の形成後にその表層を除去し、
第２の耐酸化性のマスク層を被着するようにしたので、
従来の製造方法での欠点となっていた選択酸化でのフィ
ルド酸化膜のアクティブ領域への侵入が減少されるため
、侵入量を考慮した余裕面積をほとんど必要とせず、し
かも微細なアクティブ領域を再現性良く形成できるので
半導体装置の高集積化にとって非常に有利となる。
第１図（ａ）〜（ｃ＋）は従来の半導体装置の製造方法
の一例を工程順に示す断面図、第２図（ａ）〜（ｋ）は
本発明の一実施例による半導体装置の製造方法を工程順
に示す断面図である。 １ノ・・半導体基体、１２・・・酸化膜、１３・・・Ｃ
ＶＤ窒化膜、１３ａ・・・第１のマスク層、１７・・・
半導体基体露出部、１８・・薄い酸化膜、１９・・・熱
窒化膜（第２（Ｄマスク層） 、 ２１・・アクティブ
領域。 ２２・・フィールド領域、２４・・・ソース・ドレイン
領域、２５・・ケ゛−ト酸化膜、２６・・・開口部、２
７・・ゲ８−１・電極、２８・・ソース・ドレイン電極
。 特許出願人 沖電気工業株式会社 第１図 第２図 第２図
の一例を工程順に示す断面図、第２図（ａ）〜（ｋ）は
本発明の一実施例による半導体装置の製造方法を工程順
に示す断面図である。 １ノ・・半導体基体、１２・・・酸化膜、１３・・・Ｃ
ＶＤ窒化膜、１３ａ・・・第１のマスク層、１７・・・
半導体基体露出部、１８・・薄い酸化膜、１９・・・熱
窒化膜（第２（Ｄマスク層） 、 ２１・・アクティブ
領域。 ２２・・フィールド領域、２４・・・ソース・ドレイン
領域、２５・・ケ゛−ト酸化膜、２６・・・開口部、２
７・・ゲ８−１・電極、２８・・ソース・ドレイン電極
。 特許出願人 沖電気工業株式会社 第１図 第２図 第２図
Claims (4)
- （１）半導体基体の主表面上に耐酸化性の第１のマスク
層を選択的に形成する工程と、露出された前記基体主表
面部分を酸化処理し基体内に一部分が僅かに埋没した酸
化膜を形成する工程と、前記酸化膜の表層部分を除去し
、前記第１のマスク層のエツジ部分の前記半導体基体表
面を露出する工程と、前記第１のマスク層のエツジ部分
の露出した前記半導体基体表面に耐酸化性の第２のマス
ク層を形成する工程と、前記酸化膜を前記基体内に深く
埋没させて厚い酸化膜を形成する工程と、前記第１及び
第２のマスク層を除去し半導体基体表面を露出する工程
と、露出した前記基体表面に選択的にケ゛−ト絶縁膜を
形成する工程と、前記ケ゛−１・絶縁膜直下を除く前記
基体表面部分にソース及びドレイン領域を形成する工程
と、前記ソースとドレインの各領域の選ばれた部分上及
び前記ゲート絶縁膜上にそれぞれ電極を形成する工程と
を含む事を特徴とする半導体装置の製造方法。 - （２） 前記第１のマスク層として、酸化膜とこの酸
化膜上に形成した窒化膜とによる二層構成膜を用いるこ
とを特徴とする特許請求の範囲第（１）項記載の半導体
装置の製造方法。 - （３） 前記第２のマスク層として、熱窒化膜を用い
ることを特徴とする特許請求の範囲第（１）項記載の半
導体装置の製造方法。 - （４） 前記ソース及びドレイン領域は一方が前記半
導体基体の主表面で終端し、他方は前記厚い酸化膜に接
して終端するようにそれぞれ形成する事を特徴とする特
許請求の範囲第（１）項ないし第（３）項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18612182A JPS5975667A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18612182A JPS5975667A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5975667A true JPS5975667A (ja) | 1984-04-28 |
Family
ID=16182723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18612182A Pending JPS5975667A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975667A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851104A (ja) * | 1993-12-27 | 1996-02-20 | Natl Science Council Of Roc | 区域性シリコン酸化法の酸化層を成長させる改良方法 |
| US5719086A (en) * | 1995-11-03 | 1998-02-17 | Hyundai Electronics Industries Co., Ltd. | Method for isolating elements of semiconductor device |
| US5858857A (en) * | 1997-02-14 | 1999-01-12 | Winbond Electronics Corp. | Method of forming top corner rounding of shallow trenches in semiconductor substrate |
-
1982
- 1982-10-25 JP JP18612182A patent/JPS5975667A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851104A (ja) * | 1993-12-27 | 1996-02-20 | Natl Science Council Of Roc | 区域性シリコン酸化法の酸化層を成長させる改良方法 |
| US5719086A (en) * | 1995-11-03 | 1998-02-17 | Hyundai Electronics Industries Co., Ltd. | Method for isolating elements of semiconductor device |
| US5858857A (en) * | 1997-02-14 | 1999-01-12 | Winbond Electronics Corp. | Method of forming top corner rounding of shallow trenches in semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287661A (en) | Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation | |
| JP2000068516A (ja) | 半導体装置とその製造方法 | |
| JPS6212167A (ja) | 溝部を有する縦形半導体装置の製造方法 | |
| KR100195846B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JPS59189677A (ja) | 半導体装置の製造方法 | |
| US4216573A (en) | Three mask process for making field effect transistors | |
| JPH0368133A (ja) | 固相拡散方法 | |
| JPS62190847A (ja) | 半導体装置の製造方法 | |
| JPS5972770A (ja) | 半導体装置の製造方法 | |
| JP2907248B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPS61220372A (ja) | 半導体装置の製造方法 | |
| JPS5858814B2 (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS5975643A (ja) | 半導体装置の製造方法 | |
| JPH04240748A (ja) | 半導体装置の製造方法 | |
| JPS60261172A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH049375B2 (ja) | ||
| JPS59103357A (ja) | 半導体装置の製造方法 | |
| JPH0239438A (ja) | 半導体装置の製造方法 | |
| JPS63115348A (ja) | 素子間分離方法 |