JPS63127570A - 絶縁ゲ−ト型電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はゲートヲサブストレート内の窒みに形成した。

いわゆるリセス構造を持つ絶縁ゲート型電界効果トラン
ジスタの製造方法に関する。

〔従来の技術〕

従来この撞の絶縁ゲート型リセス構造の電界効果トラン
ジスタ（ＦＥＴ）ｆｌ、その構造から高ｇｍ＋およびソ
ース・ドレインの内部抵抗が低く、電力増幅用素子とし
て用いられている。このＦＥＴの製造方法は第３図に示
す様にサブストレー）３１にリセス３７全形底し、絶縁
層例えはゲート酸化層３２′ｔ−形底した後、多結晶シ
リコン３５ｔ−被層する。さらにフォトレジスト処理（
以下Ｐ几処理と記す。）によってゲートを形成し１次い
でソース・ドレイン領域を作り、配線することで製造さ
れている。

〔発明が解決しよりとする問題点コ 上述し九従来の絶縁ゲート型ＦＨＴの製造方法でハ、リ
セス用ＰＲ処理とゲート用ＰＲ処理とは分れており２両
者の目合せズレによジ第４図に示す様にゲートの位置が
片寄りてし筐つ場合が生じる欠点がめった。

また、ゲートのバター／そのものも、ゲート形成場所に
おけるマスクと多結晶シリコン間に隙間が有るためパタ
ーンがボケてしまい、光分な精度で転写できず微細加工
が出来なくなるという欠点ｔ−有している。

本発明の目的は、上述した従来の欠点を除去し、ゲート
電極長をＶスフ寸法よシ短く形成でき、かつリセスの中
央にセルファラインでゲート電ａｔ配することができ、
微細加工と所望の特性が容易に得られる絶縁ゲート型電
界効果トランジスタの製造方法を提供することはめる。

〔問題点を解決するための手段〕

本発明の絶縁ゲート型電界効果トランジスタの製造方法
は、サブストレート上に形成したフィールド酸化膜のう
ち電界効果トランジスタ形成領域のフィールド酸化ａｌ
１選択的に除去する工程と、ゲート酸化膜および多結晶
シリコンを所足厚さで堆積する工程と、ゲート形成領域
上の多結晶シリコンの窪みにのみ選択的にレジストを形
成する工程と、多結晶シリコン？異方性エツチングしゲ
ート′ｗ！Ｌ極を形成する工程と、ゲート電極、ゲート
酸化膜以外の不要部分を除去する工程と、ソース・ドレ
イン領域を形成する工程と、層間絶Ｍ膜形成後電極配朦
を行つ工程とを有して構成される。

また、ゲート電極、ゲート酸化膜以外の不要部分を除去
する工程としては、多結晶シリコン上レジストの除去工
程と、多結晶シリコン＠壁への酸化膜形成工程と、フィ
ールド酸化用窒化層マスクの除去工程と、多結晶シリコ
ン額壁の酸化層除去工程と、ソース・ドレイン領域保護
用の酸化膜の成長工・−と’を含む工程が望！しい。

ＩＬンソー・ドレイン領域を形成する工程としては、ソ
ース・ドレイン形成用の７オトレジスト処理金行う工程
と、開口部にサブストレートと反対導電型物質全イオン
注入する工程とを含む工程により望ましい結果が得られ
る。

まｔ１ソース・ドレイン領域を形成する工程の他の方法
としては、ゲート周辺の窪みにレジスト又はシリカ全域
める工程と、ソース・ドレイン形成用フォトレジスト処
理ｔｍす工程と、サブストレートとは反対導電型物質の
高濃度のイオンを注入する工程と、埋め込んだレジスト
またはシリカのみを除去する工程と、再度反対導電型物
質全低濃度にイオン注入する工程と金含む工程により望
ましい結果が得られる。

〔実施例〕

′ｒＫＩＩＣ１本発明の実施例について図面を参照して
説明する。第１図（ａｌ〜（ｇＪに本発明の一実施例を
説明するために工程順に示し九素子の妓断面囚である。

第１図（ａｌに示すよりに、周知の方法９例えはシリコ
ンやｓｕｔ　、ｓｏｉのサブストレートｌ上に酸化膜２
．窒化膜３を形成し、窒化膜３を例えば＠４μｍでパタ
ーニングし友後フィールド酸化を例えば８００ｎｍ行９
といつ几方法でフィールド酸化領域４を形成し、次いで
このフィールド酸化領域４の酸化膜を除去する。除去す
るフィールド酸化膜はＦｋ、Ｔ形成領域だけで良く、絶
縁分離領域（図示してない。）はＰＲ等で機って保護し
ておく。

次に第１図（ｂ）に示すように、ゲート酸化膜２ａを熱
酸化等で形成し２次に多結晶シリコンの堆積方法を初め
にバーズビーク内が順次埋る様な処理条件で行い、続い
て、バーズヘッドの縁と多結晶シリコン窪み１０との間
隙９ｔ−必要長さ例えｆ′ｉ１゜５μｍＫなる条件で堆
積を行った後、多結晶シリコン窪みｌＯに選択的にレジ
スト６をのせる。レジスト６の形成方法の一例としてに
サブストレート全面に低粘度のレジス）Ｔｈｌｌｌ布し
、窪み１０に充分な露ｆｔｔｌ−与えない様に処理を行
えば良い。

多結晶シリコン窪みｌＯの形状は多結晶シリコン堆積の
条件を逐次変化させることで制御できる。

この多結晶シリコン形状によりゲート長が決足され、多
結晶シリコン淳みを増すに従って横方向の堆積も多くな
り１間隙９０幅が大きくなると共に窪み１０の鴫も短か
くなる。この窪みｌＯの−がゲート長（例でｆｉ１μｍ
）となるので１枚のフィールド用マスクでマスク寸法（
例では４μｍ）以内でおれば任意の寸法のゲート長ｆｔ
得ることができ。

かつリセスの中央にゲートｉ形成できる。

ぷに＝工 つまり第１因ｔｃ＋に示す様　　　　　　異方性エツチ
ングを行うと、窒化ａ３やレジスト６で穆われていない
間１＊９Ｈエツチングが進行しエッチフグ穴７が形成さ
れる。

次に、第１！Ｊ（ｄ）に示すようにレジスト６を除去し
、多結晶シリコン５に熱酸化Ｒ８’ｋ例えは１１００ｎ
形成した後室９化膜３を除去すると必・要長さのゲート
ラリセス中央に持つ構造が侍られる。続いて多結晶シリ
コン５ａ、５ｂを除去し、熱酸化膜８を除去する。

次に、第１図（ｅＪに示すように、保護用熱酸化膜１３
ｔ″再度形成し、さらにソースドレイン形成用）’Ｒ１
６”を形成した後、サブストレートとは反対導電性物質
全イオン注入する。

次いで、第１図（ｆ）に示すよりに、例えばＰ８Ｇ。

ｈｌＰ８Ｇ、ＡＩＧ、酸化層、窒化膜等の層間絶縁膜１
２を堆積する。次いで第１ｖ（ｇｌに示すよ）に、さら
にｋｌ、ｋ１合金、　Ｔ’ｉ／　Ｐｔ／Ａｕ等の配線材
１５を堆積しパターニングをすれば本発明の一実施例に
係る絶縁ゲート型Ｆ　Ｅ’ｌ’が完成する。

第２図＜ａ）〜（ＣＩは本発明の他の実施例ｔ−説明す
るために工程順に示し次素子の縦断面内でおる。第２因
（ａ）は第１因（ａｌ〜（ｄ）で形成式れ九リセス構造
を用いて形成した図で第１図（ｄｌ以後は次の工程によ
る。

すなわち、第２図（ａＪに示すよりに、多結晶シリコｙ
５ａ、５ｂを除去し、熱酸化膜８を除去し友後保護用熱
酸化換２３を再度形成するところまでは前実流例に同じ
でめるが、その後ゲート周四のリセス部分にイオン注入
を阻止する物質例えはシリカ等ゲートが埋まる程度に堆
積し２次いでソース・ドレイン形成相ＰＲ２６ｔ−形成
した後、サブストレートとは反対導電性物質ライオン注
入する。

反対導電性物質にレジスト２６とシリカ層２２で覆われ
ていない部分からサブストレート１に入り。

イオン注入ｍ２１ｔ−作る。この時点で高一度イオン注
入を行っておけば高濃度イオン注入領域２７となる。

次に、第２図（ｂｌに示すように、　Ｐｋｉ、２ｙＨ去
せ丁にシリカ層のみ除去し、再度反対導電性物質を今度
は低濃度イオン注入すると低濃度イオン注入領域２８が
形成される。

次いで、第２図＜ＣＩに示すように、削実施例同様層間
Ｓ＊膜２２全形放し、さらに配線層２５を形成する。し
かるときは、Ｌ、　ＬＩ　ＩＪ　（Ｌｉｇｈｔｌｙ　Ｄ
ｏｐｅｄＬｌｒａｉｎ）構造をもち、かつリセス構造を
もつ本発明に係る絶縁ゲート型Ｆ　Ｅ　Ｔが完成する。

以上の説明は単体のＦ　Ｅ　’ｌ’について行ったか、
これをｌＣに応用できることは説明するまでもない０ 〔発明の効果〕 以上説明したよりに本発明に、リセス部中央にセル７ア
ラインでゲートｖ形成でさる友め目合せズレによる不具
合いがなくなり、ま几ゲート長をマスク寸法より短く形
成することが可能でめる友め所望の特性を持つＦ　Ｅ　
’ｌ’を容易に入手出来る。

また、プロセスに３工程を追加するのみでり、Ｌ）Ｄ構
造を合せ持つリセス構造の絶縁ケート型ＮＥＴを形成で
きる効果がめる。

【図面の簡単な説明】

第１図（ａｌ〜（ｇ）は本発明の一実施例を説明するた
めに工程順に示した素子の縦断面図、第２図（ａＪ〜（
Ｃ）は本発明の他の実施例を説明するｔめに工程順に示
し九素子の縦断面図、第３因、第４図に何れも従来の絶
縁ゲート型上’　Ｅ　Ｔの製造方法を説明するための素
子の縦断面画でるる。 ｌ・・・サブストレーと、１１．２１・・・イオン注入
層、２，１３．２３・・・酸化層、１２．２２・・・絶
縁層、３・・・窒化膜、１５．２５・・・配線、４・・
・フィールド酸化領域、５，５ａ、５ｂ・・・多結晶シ
リコン、６．１６．２６・・・レジスと、７・・・エツ
チング穴、８・・・酸化層、９・・・間隙、１０・・・
多結晶シリコン窪み。 半　ｌ　菌 イオンぽ入 ノイシ　　　ノ　　　　ｙり 予　４Ｔ５！Ｊ

Claims (4)

【特許請求の範囲】
1. （１）サブストレート上に形成したフィールド酸化膜の
   うち電界効果トランジスタ形成領域のフィールド酸化膜
   を選択的に除去する工程と、ゲート酸化膜および多結晶
   シリコンを所定厚さで堆積する工程と、ゲート形成領域
   上の多結晶シリコンの窪みにのみ選択的にレジストを形
   成する工程と、多結晶シリコンを異方性エッチングしゲ
   ート電極を形成する工程と、ゲート電極、ゲート酸化膜
   以外の不要部分を除去する工程と、ソース・ドレイン領
   域を形成する工程と、層間絶縁膜堆積後電極配線を行う
   工程とを有することを特徴とする絶縁ゲート型電界効果
   トランジスタの製造方法。
2. （２）ゲート電極、ゲート酸化膜以外の不要部分を除去
   する工程が、多結晶シリコン上レジストの除去工程と、
   多結晶シリコン側壁への酸化膜形成工程と、フィールド
   酸化用窒化膜マスクの除去工程と、多結晶シリコン側壁
   の酸化膜除去工程と、ソース・ドレイン領域保護用の酸
   化膜の成長工程とを含むことを特徴とする特許請求の範
   囲第（１）項記載の絶縁ゲート型電界効果トランジスタ
   の製造方法。
3. （３）ソースドレイン領域を形成する工程が、ソースド
   レイン形成用フォトレジスト処理を行う工程と、開口部
   にサブストレートと反対導電型物質をイオン注入する工
   程とを含むことを特徴とする特許請求の範囲第（１）項
   記載の絶縁ゲート型電界効果トランジスタの製造方法。
4. （４）ソースドレイン領域を形成する工程が、ゲート周
   辺の窪みにレジストまたはシリカを埋める工程と、ソー
   スドレイン形成用フォトレジスト処理を施す工程と、サ
   ブストレートとは反対導電型物質の高濃度のイオンを注
   入する工程と、埋め込んだレジストまたはシリカのみを
   除去する工程と、再度反対導電型物質を低濃度にイオン
   注入する工程とを含むことを特徴とする特許請求の範囲
   第（１）項記載の絶縁ゲート型電界効果トランジスタの
   製造方法。