JPH01272161A

JPH01272161A - Ｍｏｓ型ｆｅｔの製造方法

Info

Publication number: JPH01272161A
Application number: JP17393787A
Authority: JP
Inventors: Shinobu Sakai; 坂井　忍
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1987-07-14
Filing date: 1987-07-14
Publication date: 1989-10-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、多結晶シリコン（ポリシリコン）をゲート
電極に利用したＭＯＳ型ＦＥＴの製造方法に関するもの
である。

（従来の技術）第２図（ａ）　〜同図（ｅ）は従来のＭＯＳ型ＦＥＴの
製造方法を示す。第２図（＆）において、シリコン基板
２１上にゲート酸化膜２２．多結晶シリコン膜２３を成
長させ、電極とする九め多結晶シリコン膜２３の全面に
Ｎ型（又はＰ型）不純物を拡散して導電性をもたせる。

次に第２図（ｂ）に示すように、多結晶シリコン膜２３
を通常のホトリソ・エツチングによりエツチングし、多
結晶シリコンゲート電極２３′を形成し、その後、レジ
ス）２４ｔ−除去する。

次に第２図（Ｃ）に示すように、ソース・ドレイン領域
２６上のゲート酸化膜２２ｔ−エツチング除去し、イオ
ン注入の際のダメージを柔らげるマスク酸化膜２５を形
成した後、多結晶シリコンＰ−１２３’をマスクに不純
物を打込む。次に第２図（ｄ）に示すように１熱処理を
行い所望の深さのソース・ドレイン拡散層２７を形成す
る。以後は図示していないが中間絶縁膜を成長させ、ソ
ース・ドレイン・ゲートの電極取出しのコンタクト孔を
開孔した後、アルミ配線を形成し、ＭＯ８ＷＦＥＴ素子
が出来上る。

（発明が解決しようとする問題点）しかし、以上述べた製造方法であっても第２図（ｄ）の
矢印部分を拡大し次第２図（・）に示すようにソース・
ドレイン拡散層２７１．多結晶シリコンｒ　−上電極２
３′ヲマスクとして不純物をイオン注入し。

熱処理にて形成することから多結晶シリコンｒ　−計電
極２３′端部よＦ）ｘだけ横方向に拡散が進み、ＭＯ８
型ＦＥＴが多結晶シリコンｒ−）電極２３′とソース・
ドレイン拡散層２７との間で大きな容量を持つ丸めに動
作させた時にＭＯ８型ＦＥＴのスイッチング速度を低減
させ、また、第２図（ｃ）において、ソース・ドレイン
領域上のゲート酸化膜２２を除去する際に第２図（６）
に示すようにＰ−ト酸化膜２２が等号エツチングされる
ため、多結晶シリコンゲート電極２３′端部下までサイ
ドエツチングされ、後の中間絶縁膜のカバレージが悪く
なり、時には断線となることも多ると云う問題点があっ
た。

この＜　１ｊ）（は１以上述べたゲート電極とソース・
ドレイン拡散層との間の大きな容量と中間絶縁膜のカバ
レージの問題点を除去し、スイッチング動作速度の速い
且つカバレージの良好なＭＯ８ＷＦＥＴ素子を得ること
のできるＭＯ８型ＦＩＴの製造方法を提供することを目
的とする。

（問題点を解決するための手段）この発明に係るＭＯ８型ＦＥＴの製造方法は、ＭＯ８型
ＦＥＴの製造方法において、ｆ−）電極下の酸化膜のソ
ース・ドレイン領域への延長部分に窒素イオンを注入し
て窒化膜化し、多結晶膜部のＰ−１電極と窒化膜をマス
クとしてソース・ドレイン領域に不純物を注入してソー
ス・ドレイン拡散層を形成するようにし九ものである。

（作用）この発明におけるＭＯ８型ＦＥＴの製造方法は。

窒化膜によるマスク作用によシ拡散後のｒ−）電極下へ
のソース・ドレイン拡散層の入り込みを小さくできる。

（実施例）以下、この発明の一実施例を図面に基づいて詳細に説明
する。第１図（ａ）〜同図（ロ）はこの発明の一実施例
を示すＭＯ８型ＦＥＴの製造工程図でおる。

第１図（ａ）に示すように、シリコン基板ｌの表面上に
Ｐ−ト酸化膜２を形成し、さらに、その上に多結晶シリ
コン膜３を形成し、電極とするため多結晶シリコン膜３
の全面にＮ型（又はＰ減）不純物を拡散し、導電性をも
たせる。次に第１図（ｂ）に示すように１通常のホトリ
ン・エツチングによシ多結晶シリコン膜３をエツチング
して開孔部５を形成し、ｆ−上電極３＆を形成する。開
孔部５０幅Ｗは、後のソース・ドレイン拡散層を形成す
る際の横方向拡散距離に見合ったもので横方向拡散距離
よりわずかに小さい幅とする。次に第１図（ｃ）Ｋ示す
ように、開孔部５を形成する際に形成したレジスト４を
マスクにイオン注入法により窒素イオン全開孔部５７′
のｙ−ト酸化膜２に注入する。その後、レジスト４を除
去した後に熱処理を行ない、第１図（ｄ）に示すように
、窒化膜６を形成する。次に通常のホトリソによシ多結
晶シリコンから成るｒ−計電極３ａ上にレジストアのノ
（ターンを形成する。その後第１図（ｅ）に示すように
、レジストアをマスクとして窒化膜６と選択比の異なる
ガスを用いて多結晶シリコン膜部３ｂ、３ｃをエツチン
グする。そして、レソス）７ｙｋ除去し、次に窒化膜６
を残したま＼、ゲート酸化膜２を除去する。

次に第１図（ｆ）に示すように、イオン注入の際のダメ
ージを柔らげるマスク酸化膜９を形成した後。

ソース・ドレイン領域１０上にゲート電極３ａと窒化膜
６をマスクとしてイオン注入法によシ所望の不純物を注
入する。その後、熱処理を行ない、第１図（ｇ）に示す
ように、ソース・ドレイン拡散層１１を所望の閑さに形
成する。最後に中間絶縁膜ｌ２を形成し、通常のホトリ
ソ・エツチングによりソース拳ドレイン・Ｐ−１電極の
取出しのフンタクト孔を開孔した後、アルミ配線１３を
形成し、シリフンゲートＭＯＳトランジスタ素子が製造
される・（発明の効果）以上のようにこの発明の製造方法によれば、ゲート電極
端部にソース・ドレイン拡散時の横方向拡散距離に見合
った幅をもつ窒素イオン注入により窒化膜化された膜を
形成し、ソース・ドレイン領域へのイオン注入の際のマ
スクとして働くようにしたので、拡散後のｒ−計電極下
へのソース・ドレイン拡散層の入シ込みが従来に比べて
小さくすることができ、従ってｓ　’ｒ　−計電極とソ
ース・ドレイン拡散層とで有する容量が小さくなり、Ｍ
Ｏ３屋ＦｇＴのスイッチング動作の高速化が出来る。又
、窒化膜化された膜は、エツチング除去Ｊルすることがないため、ゲート電極部におけるゲート酸化
膜のサイドエッチの心配がなく、中間絶縁膜のカバレー
ジも向上し、同時にアルミ配線のカバレージの向上が期
待できるのである。

【図面の簡単な説明】

第１図（ａ）〜同図（３）はこの発明の一実施例による
ＭＯ８ＷＦＥ：Ｔの製造工程図、第２図（ａ）　〜同図
（６）は従来例のＭＯ８型ＦＥＴの製造工程図である。図中、ｌ・・・シリコン基板、２・・・ｒ−）酸化ａ。３・・・多結晶シリコン膜、４・・・レジスト、５・・
・Ｒ孔部、６・・・窒化膜、７・・・レジスト、９・・
・マスク酸化［，１０・・・ソース・ドレイン領域、１
１・・・ソース・ドレイン拡散層、１２・・・中間絶縁
層、１３・・・アルミ配線。一袋犯介゛ｓ　１ｍモ第　２闘改工程図図

Claims

【特許請求の範囲】　半導体基板上に酸化膜と多結晶膜を順次に形成する工
程と、上記多結晶膜に不純物を拡散し、導電性をもたせた後に
所望のソース・ドレイン領域上に上記多結晶膜の開孔部
を形成する工程と、上記開孔部により露出された上記酸化膜の部分に窒素イ
オンを注入し、熱処理して窒化膜化する工程と、上記開孔部間の多結晶膜部の内でゲート電極となる以外
の多結晶膜部を除去する工程と、上記ソース・ドレイン領域上の酸化膜を除去する工程と
、上記ソース・ドレイン領域に、上記残存する窒化膜とゲ
ート電極をマスクにして所望の不純物イオンをイオン注
入し、熱処理して所定のソース・ドレイン拡散層を形成
する工程と、上記ソース・ドレイン拡散層とゲート電極に各各通じる
金属配線を形成する工程とを備えたことを特徴とするＭ
ＯＳ型ＦＥＴの製造方法。