KR100215836B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100215836B1
KR100215836B1 KR1019970012884A KR19970012884A KR100215836B1 KR 100215836 B1 KR100215836 B1 KR 100215836B1 KR 1019970012884 A KR1019970012884 A KR 1019970012884A KR 19970012884 A KR19970012884 A KR 19970012884A KR 100215836 B1 KR100215836 B1 KR 100215836B1
Authority
KR
South Korea
Prior art keywords
forming
film
capacitor
gate electrode
insulating layer
Prior art date
Application number
KR1019970012884A
Other languages
English (en)
Other versions
KR19980076252A (ko
Inventor
이희덕
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970012884A priority Critical patent/KR100215836B1/ko
Publication of KR19980076252A publication Critical patent/KR19980076252A/ko
Application granted granted Critical
Publication of KR100215836B1 publication Critical patent/KR100215836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로, 특히 커패서터의 하부전극으로 폴리사이드를 이용함과 동시에 실리사이드을 형성하여 고집적, 고속의 아날로그 소자에 적당하도록 한 반도체 소자의 제조방법에 관한 것이다.
이를위한 본 발명의 반도체 소자의 제조방법은 반도체 기판에 활성영역을 정의한 후, 필드 산화막을 형성하는 공정과, 상기 필드 산화막을 포함한 전면에 커패시터의 하부전극으로 이용되는 제 1 폴리 실리콘층, 폴리사이드막, 유전체막을 차례로 형성하는 공정과, 포토리소그래피 공정을 이용하여 상기 필드 산화막상의 일정영역에 남도록 상기 유전체막과 폴리사이드막을 식각하는 공정과, 상기 유전체막을 포함한 전면에 커패시터의 상부전극으로 이용되는 제 2 폴리 실리콘층과 절연층을 차례로 형성하는 공정과, 포토리소그래피 공정을 이용하여 상기 필드 산화막상의 일정영역에 남도록 상기 절연층을 식각하는 공정과, 포토리소그래피 공정을 이용하여 상기 제 1, 제 2 폴리 실리콘층을 식각하여 게이트 전극 및 커패시터의 상·하부전극 그리고 레지스트 패턴을 형성하는 공정과, 상기 게이트 전극 및 커패시터의 상·하부전극 그리고 레지스트 패턴 측면에 절연층 측벽을 형성하는 공정과, 전면에 금속층을 증착하고 열처리 공정을 이용하여 노출된 게이트 전극 및 커패시터의 상부전극 그리고 기판에 실리사이드막을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자에 관한 것으로, 특히 커패서터의 하부전극으로 폴리사이드를 이용함과 동시에 실리사이드을 형성하요 고집적, 고속의 아날로그 소자에 적당하도록 한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화에 따라 MOS 트랜지스터의 크기가 작아지고, MOS 트랜지스터의 소오스/드레인 영역의 접합깊이도 점점 얕아지게 되었다. 이렇게 소오스/드레인 영역의 접합깊이가 점점 얕아지면, 접합의 면저항은 접합깊이에 반비례하기 때문에 면저항이 증가되므로 소자의 기생저항(parasitic resistance)이 증가하는 문제가 발생한다.
결국, 반도체 소자의 크기를 줄이기 위해서는 접합의 깊이도 얕아져야 하는 반면, 면저항도 줄여야 하므로 비저항을 줄여야 한다.
따라서 실리사이드막을 얇은 접합의 소오스/드레인 영역에 형성하므로써 접합의 면저항을 감소 시킬 수 있다.
상기와 같은 실리사이드막은 크게 고융점 금속과 폴리 실리콘과의 반응에 의해 형성되는 폴리사이드(polycide)와 고융점 금속과 실리콘과의 반응에 의해 형성되는 살리사이드(SALICIDE:self-aligned silicide)로 나뉘어지며, 이러한 실리사이드막으로는 티타늄 실리사이드막(TiSi2)이 널리 알려져 있다.
한편, 소오스/드레인 영역에 실리사이드막을 형성하게 되면 실리사이드막의 형성 두께에 대응하는 깊이 만큼 실리콘으로 된 소오스/드레인 영역부분의 소모를 수반하게 된다. 그러므로 실리사이드막의 형성 두께 즉, 소오스/드레인 영역의 소모된 부분도 접합 깊이에 가산되므로 초고집적 소자를 제조하기 위해서는 두께가 얇으면서도 안정한 실리사이드막의 형성 기술이 요구된다.
또한, 전기적인 측면에서도 얇은 접합의 소오스/드레인 영역에 형성되는 실리사이드막은 실리사이드와 실리콘과의 계면이 균일해야 한다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래의 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(1)에 활성영역을 정의한 후, 소자 격리영역으로 이용되는 필드 산화막(2)을 형성한다. 그리고 상기 활성영역상에 제 1 절연층(3)을 형성하고, 상기 필드 산화막(2)을 포함한 기판(1) 전면에 제 1 폴리 실리콘층(4)을 형성한 후, 상기 제 1 폴리 실리콘층(4)상에 금속층을 증착하고 열처리 공정을 이용하여 폴리사이드막(5)을 형성한다.
이어, 도 1b에 도시한 바와같이 폴리사이드막(5)상에 유전물질을 증착하여 유전체막(6)을 형성한 후, 상기 유전체막(6)상에 제 2 폴리 실리콘층(7)을 차례로 형성한다.
그리고 상기 제 2 폴리 실리콘층(7)상에 제 1 포토레지스트(8)를 증착하고, 노광 및 현상공정을 이용하여 패터닝한다.
이어서, 도 1c에 도시한 바와같이 패터닝된 제 1 포토레지스트(8)을 마스크로 이용하여 식각공정을 통해 상기 제 2 폴리 실리콘층(7)을 선택적으로 식각하여 상기 필드 산화막(2)상에 커패시터의 상부전극(7a) 및 레지스트 패턴(7b)을 형성한다.
이어, 도 1d에 도시한 바와같이 제 1 포토레지스트(8)를 제거한 후, 상기 커패시터의 상부전극(7a) 및 레지스트 패턴(7b)을 포함한 유전체막(6)상에 제 2 포토레지스트(9)을 증착하고, 노광 및 현상공정을 이용하여 패터닝한다.
그리고 패터닝된 제 2 포토레지스트(9)를 마스크로 이용하여 식각공정을 통해 상기 유전체막(6)과 폴리사이드막(5) 및 제 1 폴리 실리콘층(4)을 선택적으로 식각하여 상기 커패시터의 하부전극(4a) 및 상기 활성영역에 게이트 전극(4b)을 형성한다. 이때, 상기 게이트 전극(4b) 하부의 제 1 절연층(3)은 게이트 절연막으로 사용된다.
이어서, 도 1e에 도시한 바와같이 제 2 포토레지스트(9)를 제거한 후, 상기 게이트 전극(4b)을 마스크로 이용하여 저농도 불순물 이온주입을 통해 LDD 영역을 형성한다.
그리고 상기 게이트 전극(4b)을 포함한 전면에 제 2 절연층을 증착하고, 에치백 공정을 이용하여 상기 게이트 전극(4b) 및 폴리사이드막(5) 측면에 제 2 절연층 측벽(10)을 형성한 후, 상기 제 2 절연층 측벽(10)을 마스크로 이용하여 고농도 불순물 이온주입을 통해 소오스/드레인 영역을 형성하여 고주파 아날로그 소자에서 필요한 커패시터를 완성한다.
그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
커패시터의 하부전극으로 이용되는 폴리 실리콘층과 폴리사이드막 그리고 유전체막과 커패시터의 상부전극으로 이용되는 폴리 실리콘층을 차례로 형성하므로 고집적 소자에 필요한 실리사이드막를 형성하기가 곤란하다. 따라서 고집적 소자의 게이트 저항이 크게되어 성능 저하가 발생한다.
반면, 실리사이드막을 형성하려면 750℃ 이상의 열처리 공정을 하면, 그 특성이 저하되는데 비해 유전체막을 형성하기 위해서는 800℃ 이상의 열처리 공정이 필요하여 실리사이드막의 성질을 잃게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 커패서터의 상·하부전극으로 폴리사이드를 이용하면서 실리사이드를 형성하여 고집적, 고속의 아날로그 소자에 적당하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 반도체 소자의 제조방법을 나타낸 공정 단면도
도 2a 내지 도 2f는 본 발명의 반도체 소자의 제조방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 필드 산화막
22 : 제 1 절연층 23 : 제 1 폴리 실리콘층
23a : 커패시터의 하부전극 24 : 폴리사이드막
25 : 유전체막 26 : 제 1 포토레지스트
27 : 제 2 폴리 실리콘층 27a : 커패시터의 상부전극
27b : 게이트 전극 27c : 레지스트 패턴
28 : 제 2 절연층 29 : 제 2 포토레지스트
30 : 제 3 포토레지스트 31 : 제 3 절연층 측벽
32 : 실리사이드막
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판에 활성영역을 정의한 후, 필드 산화막을 형성하는 공정과, 상기 필드 산화막을 포함한 전면에 커패시터의 하부전극으로 이용되는 제 1 폴리 실리콘층, 폴리사이드막, 유전체막을 차례로 형성하는 공정과, 포토리소그래피 공정을 이용하여 상기 필드 산화막상의 일정영역에 남도록 상기 유전체막과 폴리사이드막을 식각하는 공정과, 상기 유전체막을 포함한 전면에 커패시터의 상부전극으로 이용되는 제 2 폴리 실리콘층과 절연층을 차례로 형성하는 공정과, 포토리소그래피 공정을 이용하여 상기 필드 산화막상의 일정영역에 남도록 상기 절연층을 식각하는 공정과, 포토리소그래피 공정을 이용하여 상기 제 1, 제 2 폴리 실리콘층을 식각하여 게이트 전극 및 커패시터의 상·하부전극 그리고 레지스트 패턴을 형성하는 공정과, 상기 게이트 전극 및 커패시터의 상·하부전극 그리고 레지스트 패턴 측면에 절연층 측벽을 형성하는 공정과, 전면에 금속층을 증착하고 열처리 공정을 이용하여 노출된 게이트 전극 및 커패시터의 상부전극 그리고 기판에 실리사이드막을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법에 대하여 보다 상세히 설명한다.
도 2a 내지 도 2f는 본 발명의 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와같이 반도체 기판(20)에 활성영역을 정의한 후, 소자 격리영역으로 이용되는 필드 산화막(21)을 형성한다. 그리고 상기 활성영역상에 제 1 절연층(22)을 형성하고, 상기 필드 산화막(21)을 포함한 전면에 제 1 폴리 실리콘층(23)을 형성한 후, 상기 제 1 폴리 실리콘층(23)상에 금속층을 증착하고, 열처리 공정을 이용하여 폴리사이드막(24)을 형성한다.
이어서, 도 2b에 도시한 바와같이 폴리사이드막(24)상에 유전물질을 증착하여 유전체막(25)을 형성하고, 상기 유전체막(25)상에 제 1 포토레지스트(26)를 증착한 후, 노광 및 현상공정을 이용하여 패터닝한다. 이때, 상기 유전체막(26)을 산화규소막 또는 산화질화막을 각각 이용하거나 조합하여 이용한다.
그리고 패터닝된 제 1 포토레지스트(26)를 마스크로 이용하여 식각공정을 통해 상기 필드 산화막(21)상의 일정영역에 남도록 상기 폴리사이드막(24) 및 유전체막(25)을 식각한다. 이때, 상기 제 1 폴리 실리콘층(23)을 소정깊이로 식각한다.
이어, 도 2c에 도시한 바와같이 제 1 포토레지스트(26)를 제거한 후, 상기 유전체막(25)상에 제 2 폴리 실리콘층(27)을 형성하고, 상기 제 2 폴리 실리콘층(27)상에 제 2 절연층(28)을 형성한다. 그리고 상기 제 2 절연층(28)상에 제 2 포토레지스트(29)를 증착하고 노광 및 현상공정을 이용하여 패터닝한다.
이어서, 도 2d에 도시한 바와같이 패터닝된 제 2 포토레지스트(29)를 마스크로 이용하여 식각공정을 통해 상기 필드 산화막(21)상의 일정부분에 남도록 선택적으로 상기 제 2 절연층(19)을 식각한다. 그리고 상기 제 2 절연층(29)을 포함한 전면에 제 3 포토레지스트(30)를 증착한 후, 노광 및 현상공정을 이용하여 선택적으로 패터닝한다.
이어, 도 2e에 도시한 바와같이 패터닝된 제 3 포토레지스트(30)를 마스크로 이용하여 식각공정을 통해 상기 제 1, 제 2 폴리 실리콘층(27)을 식각하여 게이트 전극(2b) 및 커패시터의 상·하부전극(23a)(27a) 그리고 레지스트 패턴(27c)을 형성한다. 이때, 상기 게이트 전극(27b) 하부의 상기 제 1 절연층(22)은 게이트 절연막으로 사용된다.
그리고 게이트 전극(27b)을 마스크로 이용하여 저농도 불순물 이온주입을 통해 LDD 영역을 형성한 후, 상기 게이트 전극(27b)을 포함한 전면에 제 3 절연층을 증착하고 에치백 공정을 이용하여 상기 게이트 전극(27b) 및 커패시터의 상·하부전극(23a)(27a) 그리고 레지스트 패턴(27c) 측면에 제 3 절연층 측벽(31)을 형성한다.
이어서, 상기 제 3 절연층 측벽(31)을 마스크로 이용하여 고농도 불순물 이온주입을 통해 소오스/드레인 영역을 형성한다.
이어, 도 2f에 도시한 바와같이 게이트 전극(27b)을 포함한 전면에 금속층을 증착한 후, 열처리 공정을 이용하여 노출된 상기 게이트 전극(27b) 및 커패시터의 상부전극(27a) 그리고 기판(20)에 실리사이드막(32)을 형성하여 고주파 아날로그 소자에 필요한 커패시터를 완성한다.
이상에서 설명한 바와같이 본 발명의 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
커패시터의 상·하부전극 사이에 저항이 낮은 폴리사이드와 실리사이드막을 형성 하므로, 고속동작이 가능하다.
또한, 트랜지스터의 소오스/드레인 영역과 게이트 전극에 실리사이드을 형성하므로 고속동작과 전류구동 능력을 향상 시킬 수 있다.

Claims (4)

  1. 반도체 기판에 활성영역을 정의한 후, 필드 산화막을 형성하는 공정과;
    상기 필드 산화막을 포함한 전면에 커패시터의 하부전극으로 이용되는 제 1 폴리 실리콘층, 폴리사이드막, 유전체막을 차례로 형성하는 공정과;
    포토리소그래피 공정을 이용하여 상기 필드 산화막상의 일정영역에 남도록 상기 유전체막과 폴리사이드막을 식각하는 공정과;
    상기 유전체막을 포함한 전면에 커패시터의 상부전극으로 이용되는 제 2 폴리 실리콘층과 절연층을 차례로 형성하는 공정과;
    포토리소그래피 공정을 이용하여 상기 필드 산화막상의 일정영역에 남도록 상기 절연층을 식각하는 공정과;
    포토리소그래피 공정을 이용하여 상기 제 1, 제 2 폴리 실리콘층을 식각하여 게이트 전극 및 커패시터의 상·하부전극 그리고 레지스트 패턴을 형성하는 공정과;
    상기 게이트 전극 및 커패시터의 상·하부전극 그리고 레지스트 패턴 측면에 절연층 측벽을 형성하는 공정과;
    전면에 금속층을 증착하고 열처리 공정을 이용하여 노출된 게이트 전극 및 커패시터의 상부전극 그리고 기판에 실리사이드막을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 전극 하부에 게이트 절연막을 형성하는 공정을 더 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 이어서,
    상기 게이트 전극을 마스크로 이용하여 저농도 불순물 이온주입을 통해 LDD 영역을 형성하는 공정과;
    상기 게이트 전극 측면에 절연층 측벽을 형성한 후, 상기 절연층 측벽을 마스크로 이용하여 고농도 불순물 이온주입을 통해 소오스/드레인 영역을 형성하는 공정을 더 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 유전체막은 산화규소막 또는 산화질화막을 각각 이용하거나 조합하여 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019970012884A 1997-04-08 1997-04-08 반도체 소자의 제조방법 KR100215836B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970012884A KR100215836B1 (ko) 1997-04-08 1997-04-08 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970012884A KR100215836B1 (ko) 1997-04-08 1997-04-08 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980076252A KR19980076252A (ko) 1998-11-16
KR100215836B1 true KR100215836B1 (ko) 1999-08-16

Family

ID=19502187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012884A KR100215836B1 (ko) 1997-04-08 1997-04-08 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100215836B1 (ko)

Also Published As

Publication number Publication date
KR19980076252A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR100206878B1 (ko) 반도체소자 제조방법
KR100215845B1 (ko) 반도체소자 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR100226766B1 (ko) 반도체 장치의 제조방법
KR100399893B1 (ko) 아날로그 소자의 제조 방법
KR100280527B1 (ko) 모스 트랜지스터 제조방법
KR100319601B1 (ko) 정전방전방지트랜지스터및그제조방법
KR100280537B1 (ko) 반도체장치 제조방법
KR20030013624A (ko) 노치부가 있는 게이트 전극을 갖춘 반도체 소자 및 그제조 방법
KR100255008B1 (ko) 반도체장치의 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR19990084304A (ko) 반도체소자 및 그의 제조방법
KR970006740B1 (ko) 박막트랜지스터의 제조 방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR20000015465A (ko) 실리사이드화된 자기 정렬 콘택 형성 방법
KR100469149B1 (ko) 반도체소자의제조방법
KR100261169B1 (ko) 반도체 소자 및 그의 제조방법
KR100531537B1 (ko) 반도체소자의 제조방법
KR19980073505A (ko) 반도체 소자의 제조방법
JPH10163490A (ja) トランジスタの製造方法
KR19980085262A (ko) 실리사이드 형성방법
KR20020017725A (ko) 고전압 반도체 소자 및 그의 제조방법
KR20020010773A (ko) 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee