KR20020017725A - 고전압 반도체 소자 및 그의 제조방법 - Google Patents
고전압 반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20020017725A KR20020017725A KR1020000051233A KR20000051233A KR20020017725A KR 20020017725 A KR20020017725 A KR 20020017725A KR 1020000051233 A KR1020000051233 A KR 1020000051233A KR 20000051233 A KR20000051233 A KR 20000051233A KR 20020017725 A KR20020017725 A KR 20020017725A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- low concentration
- gate electrode
- drain region
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000012938 design process Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 소자의 특성을 향상시키는데 적합한 고전압 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판의 소정영역에 형성되어 필드영역 및 활성영역을 정의하는 소자 격리영역과, 상기 반도체 기판의 일정영역에 게이트 절연막을 개재하여 형성되는 게이트 전극과, 상기 게이트 전극 양측의 상기 반도체 기판에 형성되는 저농도 소오스 영역 및 드레인 영역과, 상기 게이트 전극 양측면에 형성되는 절연막 측벽과, 상기 저농도 소오스 영역에 소정 깊이로 형성되며 그 계면이 상기 저농도 소오스 영역에만 접하여 형성되는 고농도 소오스 영역과, 상기 고농도 드레인 영역에 소정 깊이로 형성되며 그 계면이 상기 저농도 드레인 영역에만 접하여 형성되는 고농도 드레인 영역을 포함하여 구성된다.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 항복전압을 높여 소자의 특성을 강화시키는데 적합한 고전압 반도체 소자 및 그의 제조방법에 관한 것이다.
일반적으로, 고전압을 사용하는 외부 시스템이 집적회로에 의해 제어되는 경우, 집적회로는 내부에 고전압 제어를 위하여 높은 항복전압(Break Down Voltage)을 갖는 소자를 필요로 한다.
즉, 고전압이 인가되는 트랜지스터의 드레인에 있어서 외부 시스템을 원활하게 동작할 수 있도록 하기 위하여 드레인과 기판 사이의 펀치쓰루(Punch through) 전압과 상기 드레인과 웰(Well) 사이의 항복전압(Breakdown Voltage)이 상기 고전압보다 커야 한다.
이하, 첨부된 도면을 참조하여 종래의 고전압 반도체 소자 및 그의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래의 고전압 반도체 소자의 제조공정 단면도이다.
종래 고전압 반도체 소자는 자기 정렬형(Self Align) 고농도 소오스/드레인 영역을 갖는다.
보다 상세하게 종래 고전압 반도체 소자를 설명하면 다음과 같다.
도 1b에 도시된 바와 같이, 반도체 기판(11)에 형성되어 필드영역 및 활성영역을 정의하는 필드 산화막(12)과, 상기 반도체 기판(11)의 일정영역에서 게이트 산화막(13)을 개재하여 형성되는 게이트 전극(14)과, 상기 게이트 전극(14) 양측의 상기 활성영역의 반도체 기판(11)에 형성되는 저농도 소오스 영역(15) 및 저농도 드레인 영역(16)과, 상기 게이트 전극(14)의 양측면에 형성되는 절연막 측벽(17)과, 상기 절연막 측벽(17) 일측의 상기 저농도 소오스 영역(15)에 소정깊이로 형성되는 고농도 소오스 영역(18)과, 상기 절연막 측벽(17) 타측의 상기 저농도 드레인 영역(16)에 소정 깊이로 형성되는 고농도 드레인 영역(19)으로 구성된다.
이때, 상기 고농도 소오스 영역(18) 및 고농도 드레인 영역(19)은 그 일측에서는 절연막 측벽(17)과 접하고 타측에서는 필드 산화막(12)과 접하도록 형성된다.
상기와 같이 구성되는 종래 고전압 반도체 소자의 제조방법은 도 1a에 도시된 바와 같이 국부산화공정(LOCOS : LOCal Oxidation of Silicon)으로 반도체 기판(11)의 소정영역에 필드영역 및 활성영역을 정의하는 필드 산화막(12)을 형성한다.
그리고, 반도체 기판(11)의 전면에 산화막과 게이트 전극용 폴리 실리콘막을 차례로 증착한 후에 포토 및 식각 공정으로 상기 게이트 전극용 폴리 실리콘막과 산화막을 선택적으로 패터닝하여 게이트 산화막(13)과 게이트 전극(14)을 형성한다.
그리고, 상기 게이트 전극(14)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(14) 양측의 상기 활성영역의 반도체 기판(11)에 저농도 소오스 영역(15) 및 저농도 드레인 영역(16)을 형성한다.
이어, 반도체 기판(11)의 전면에 절연막을 증착하고, 상기 게이트 전극(14)의 양측면에만 남도록 상기 절연막을 에치백(Etch-back)하여 절연막 측벽(17)을 형성한다.
그리고, 상기 게이트 전극(14) 및 절연막 측벽(17)을 마스크로 이용하여 고농도 불순물 이온을 주입하여 상기 저농도 소오스 영역(15)이 형성된 반도체 기판(11)에 소정 깊이를 갖는 고농도 소오스 영역(18)을 형성하고 상기 저농도 드레인 영역(16)이 형성된 반도체 기판(11)에 소정 깊이를 갖는 고농도 드레인 영역(19)을 형성하여 종래의 고전압 소자를 완성한다.
상술한 바와 같이 종래의 고전압 반도체 소자는 별도의 이온주입 마스크를 이용하지 않고 게이트 전극(14) 및 절연막 측벽(17)을 마스크로 이용하여 불순물 이온을 주입하여 자기정렬형 고농도 소오스 영역(18) 및 고농도 드레인 영역(19)을 형성하였다.
이때, 상기 고전압 반도체 소자의 항복전압(Break Down Voltage)은 약 16V 정도를 갖게된다.
그러나, 상기와 같은 종래의 고전압 반도체 소자 및 그의 제조방법은 다음과 같은 문제점이 있다.
종래 고전압 소자의 항복전압은 약 16V이므로 12V 고전압 소자의 동작에만 적용이 가능하다.
따라서, 다양한 고전압 소자 구현을 위한 제품 진행에 있어서 많은 어려움이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 항복전압을 향상시키어 소자의 특성을 향상시키는데 적합한 고전압 반도체 소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 종래의 고전압 소자의 제조공정 단면도
도 2a 내지 도 2c는 본 발명의 실시예에 따른 고전압 소자의 제조공정 단면도
도면의 주요부분에 대한 부호 설명
21 : 반도체 기판 22 : 필드 산화막
23 : 게이트 산화막 24 : 게이트 전극
25 : 저농도 소오스 영역 26 : 저농도 드레인 영역
27 : 절연막 측벽 28 : 포토레지스트
29 : 고농도 소오스 영역 30 : 고농도 드레인 영역
상기와 같은 목적을 달성하기 위한 본 발명의 고전압 반도체 소자는 반도체기판의 소정영역에 형성되어 필드영역 및 활성영역을 정의하는 소자 격리영역과, 상기 반도체 기판의 일정영역에 게이트 절연막을 개재하여 형성되는 게이트 전극과, 상기 게이트 전극 양측의 상기 반도체 기판에 형성되는 저농도 소오스 영역 및 드레인 영역과, 상기 게이트 전극 양측면에 형성되는 절연막 측벽과, 상기 저농도 소오스 영역에 소정 깊이로 형성되며 그 계면이 상기 저농도 소오스 영역에만 접하여 형성되는 고농도 소오스 영역과, 상기 고농도 드레인 영역에 소정 깊이로 형성되며 그 계면이 상기 저농도 드레인 영역에만 접하여 형성되는 고농도 드레인 영역을 포함하여 구성됨을 특징으로 한다.
상기와 같이 구성되는 본 발명의 고전압 반도체 소자의 제조방법은 반도체 기판의 소정영역에 소자 격리 영역을 형성하는 단계와, 상기 반도체 기판의 일정영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 이용하여 저농도 불순물 이온을 주입하여 저농도 소오스 영역 및 저농도 드레인 영역을 형성하는 단계와, 상기 게이트 전극 양측면에 절연막 측벽을 형성하는 단계와, 상기 저농도 소오스 영역 및 저농도 드레인 영역이 형성된 상기 반도체 기판의 일영역을 노출시키는 마스크를 이용하여 고농도 불순물 이온을 주입하여 상기 저농도 소오스 영역 및 저농도 드레인 영역에 각각 고농도 소오스 영역 및 고농도 드레인 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 고전압 반도체 소자 및 그의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 고전압 반도체 소자의 제조공정 단면도이다.
본 발명에 따른 고전압 반도체 소자는 고농도 소오스/드레인 영역을 저농도 소오스/드레인 영역이 형성된 활성영역의 반도체 기판의 일영역을 노출시키는 마스크를 이용하여 고농도 불순물 이온 주입하여 형성한다.
그리하여, 상기 고농도 불순물 이온 주입 영역과 필드 영역간에 어느 정도 거리를 두고 형성된다.
즉, 상기 고농도 소오스/드레인 영역이 활성영역의 반도체 기판에만 접하는 구조를 갖는다.
보다 상세하게 본 발명의 실시예에 따른 고전압 소자를 설명하면 다음과 같다.
도 2c에 도시된 바와 같이, 반도체 기판(21)의 소정영역에 형성되어 필드영역 및 활성영역을 정의하는 필드 산화막(22)과, 상기 반도체 기판(21)의 일정영역에서 게이트 산화막(23)을 개재하여 형성되는 게이트 전극(24)과, 상기 게이트 전극(24) 양측의 상기 활성영역의 반도체 기판(21)에 형성되는 저농도 소오스 영역(25) 및 저농도 드레인 영역(26)과, 상기 게이트 전극(24)의 양측면에 형성되는 절연막 측벽(27)과, 상기 절연막 측벽(27) 일측의 상기 저농도 소오스 영역(25)의 일영역에 소정깊이로 형성되는 고농도 소오스 영역(29)과, 상기 절연막 측벽(27) 타측의 상기 저농도 드레인 영역(26)의 일영역에 소정깊이로 형성되는 고농도 드레인 영역(30)으로 구성된다.
따라서, 상기 고농도 소오스 영역(29)과 고농도 드레인 영역(30)은 각각 저농도 소오스 영역(25)과 저농도 드레인 영역(26)에만 접하는 구조를 갖는다.
상기와 같이 구성되는 본 발명의 실시예에 따른 고전압 반도체 소자의 제조방법은 도 2a에 도시된 바와 같이 필드영역 및 활성영역을 정의하기 위하여 국부산화공정(LOCOS)으로 반도체 기판(21)의 소정영역에 필드 산화막(22)을 형성한다.
그리고, 상기 반도체 기판(21)의 전면에 산화막과 게이트 전극용 폴리 실리콘막을 차례로 증착하고 포토 및 식각 공정으로 상기 게이트 전극용 폴리 실리콘막과 산화막을 선택적으로 제거하여 게이트 산화막(23)과 게이트 전극(24)을 형성한다.
그리고, 상기 게이트 전극(24)을 마스크로 이용하여 상기 반도체 기판(21)의 전면에 저농도의 불순물 이온을 주입하여 게이트 전극(24) 양측의 상기 활성영역의 반도체 기판(21)에 저농도 소오스 영역(25) 및 저농도 드레인 영역(26)을 형성한다.
이어, 상기 반도체 기판(21)의 전면에 절연막을 증착하고, 상기 게이트 전극(24)의 양측면에만 남도록 상기 절연막을 에치백(Etch-back)하여 절연막 측벽(27)을 형성한다.
그리고, 도 2b에 도시된 바와 같이 상기 반도체 기판(21)의 전면에 포토레지스트(28)를 도포하고 노광 및 현상 공정으로 상기 저농도 소오스 영역(25) 및 저농도 드레인 영역(26)의 일부 표면이 노출되도록 상기 포토레지스트(28)를 패터닝한다.
이어, 상기 패터닝된 포토레지스트(28)를 마스크로 이용하여 상기 반도체 기판(21)의 전면에 고농도 불순물 이온 주입하여 도 2c에 도시된 바와 같이 상기 저농도 소오스 영역(25)에 소정 깊이로 고농도 소오스 영역(29)을 형성하는 동시에 저농도 드레인 영역(26)에 소정 깊이로 고농도 드레인 영역(30)을 형성하여 본 발명의 실시예에 따른 고전압 반도체 소자를 완성한다.
상기와 같은 본 발명의 고전압 반도체 소자 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, 16V 고전압에까지 적용할 수 있으므로 공정측면에서 레이어의 개수가 많이 줄일 수 있다.
둘째, 16V 고전압에까지 적용할 수 있으므로 설계측면에서 디자인 룰이 줄어들어 칩의 크기를 효과적으로 감소시킬 수 있으므로 총 다이(Die)를 증가시킬 수 있다.
Claims (3)
- 반도체 기판의 소정영역에 형성되어 필드영역 및 활성영역을 정의하는 소자 격리영역과;상기 반도체 기판의 일정영역에 게이트 절연막을 개재하여 형성되는 게이트 전극과;상기 게이트 전극 양측의 상기 반도체 기판에 형성되는 저농도 소오스 영역 및 드레인 영역과;상기 게이트 전극 양측면에 형성되는 절연막 측벽과;상기 저농도 소오스 영역에 소정 깊이로 형성되며 그 계면이 상기 저농도 소오스 영역에만 접하여 형성되는 고농도 소오스 영역과;상기 고농도 드레인 영역에 소정 깊이로 형성되며 그 계면이 상기 저농도 드레인 영역에만 접하여 형성되는 고농도 드레인 영역을 포함하여 구성됨을 특징으로 하는 고전압 반도체 소자.
- 반도체 기판의 소정영역에 소자 격리 영역을 형성하는 단계;상기 반도체 기판의 일정영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극을 마스크로 이용하여 저농도 불순물 이온을 주입하여 저농도 소오스 영역 및 저농도 드레인 영역을 형성하는 단계;상기 게이트 전극 양측면에 절연막 측벽을 형성하는 단계;상기 저농도 소오스 영역 및 저농도 드레인 영역이 형성된 상기 반도체 기판의 일영역을 노출시키는 마스크를 이용하여 고농도 불순물 이온을 주입하여 상기 저농도 소오스 영역 및 저농도 드레인 영역에 각각 고농도 소오스 영역 및 고농도 드레인 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 고전압 반도체 소자의 제조방법.
- 제 2항에 있어서, 상기 마스크는 상기 반도체 기판의 전면에 포토레지스트를 도포하고 노광 및 현상 공정으로 상기 소자 격리 영역 및 절연막 측벽에 접하지 않은 상기 저농도 소오스 영역 및 저농도 드레인 영역의 일부분이 노출되도록 상기 포토레지스트를 선택적으로 패터닝하여 형성함을 특징으로 하는 고전압 반도체 소자 및 그의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000051233A KR20020017725A (ko) | 2000-08-31 | 2000-08-31 | 고전압 반도체 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000051233A KR20020017725A (ko) | 2000-08-31 | 2000-08-31 | 고전압 반도체 소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020017725A true KR20020017725A (ko) | 2002-03-07 |
Family
ID=19686473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000051233A KR20020017725A (ko) | 2000-08-31 | 2000-08-31 | 고전압 반도체 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020017725A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116959993A (zh) * | 2023-09-21 | 2023-10-27 | 联和存储科技(江苏)有限公司 | Nand闪存器件、高压运算晶体管及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335331A (ja) * | 1992-06-02 | 1993-12-17 | Nec Yamagata Ltd | 半導体装置 |
| JPH1126764A (ja) * | 1997-07-08 | 1999-01-29 | Sony Corp | 半導体装置の製造方法 |
| KR19990060607A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US5981343A (en) * | 1995-10-30 | 1999-11-09 | Sgs-Thomas Microelectronics, S.R.L. | Single feature size mos technology power device |
| US6083800A (en) * | 1996-06-29 | 2000-07-04 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating high voltage semiconductor device |
-
2000
- 2000-08-31 KR KR1020000051233A patent/KR20020017725A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335331A (ja) * | 1992-06-02 | 1993-12-17 | Nec Yamagata Ltd | 半導体装置 |
| US5981343A (en) * | 1995-10-30 | 1999-11-09 | Sgs-Thomas Microelectronics, S.R.L. | Single feature size mos technology power device |
| US6083800A (en) * | 1996-06-29 | 2000-07-04 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating high voltage semiconductor device |
| JPH1126764A (ja) * | 1997-07-08 | 1999-01-29 | Sony Corp | 半導体装置の製造方法 |
| KR19990060607A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 비휘발성 메모리 장치 및 그 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116959993A (zh) * | 2023-09-21 | 2023-10-27 | 联和存储科技(江苏)有限公司 | Nand闪存器件、高压运算晶体管及其制作方法 |
| CN116959993B (zh) * | 2023-09-21 | 2024-01-02 | 联和存储科技(江苏)有限公司 | Nand闪存器件、高压运算晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2847490B2 (ja) | トランジスタの製造方法 | |
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0131728B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR20020017725A (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
| KR100252858B1 (ko) | 반도체소자 및 이의 제조방법 | |
| KR100234728B1 (ko) | 모스 전계효과 트랜지스터 제조방법 | |
| KR100242378B1 (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| KR100414375B1 (ko) | 마스크롬 제조 방법 | |
| KR100253562B1 (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR100231479B1 (ko) | 필드 트랜지스터의 제조방법 | |
| KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
| KR100202642B1 (ko) | 모스형 트랜지스터 및 그 제조 방법 | |
| KR100395911B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100252849B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| KR20020050371A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR19990041580A (ko) | 반도체 소자의 제조방법 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| KR20020049934A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20000039719A (ko) | 반도체소자의 제조방법 | |
| KR20020010965A (ko) | 반도체소자의 제조 방법 | |
| KR20030072674A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR19980017256A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |