KR100202642B1 - 모스형 트랜지스터 및 그 제조 방법 - Google Patents

모스형 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100202642B1
KR100202642B1 KR1019950048314A KR19950048314A KR100202642B1 KR 100202642 B1 KR100202642 B1 KR 100202642B1 KR 1019950048314 A KR1019950048314 A KR 1019950048314A KR 19950048314 A KR19950048314 A KR 19950048314A KR 100202642 B1 KR100202642 B1 KR 100202642B1
Authority
KR
South Korea
Prior art keywords
oxide film
insulating film
gate
forming
film
Prior art date
Application number
KR1019950048314A
Other languages
English (en)
Other versions
KR970054453A (ko
Inventor
양해완
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950048314A priority Critical patent/KR100202642B1/ko
Publication of KR970054453A publication Critical patent/KR970054453A/ko
Application granted granted Critical
Publication of KR100202642B1 publication Critical patent/KR100202642B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 펀치 쓰루 스탑퍼 이온 주입 공정이 실시되어 그 도핑 프로파일을 가지는 실리콘 기판과 ; 상기 실리콘 기판의 필드 산화막과 ; 상기 실리콘 기판에 게이트 산화막과 게이트 전극 및 제3절연막으로 된 게이트와 ; 상기 게이트의 좌우 양쪽 아래 형성된 소스 및 드레인을 구비하여 구성되는 모스 트랜지스터이며, 그 제조를 위한 제1제조 방법은 실리콘 기판위에 제1패드 산화막과 제1절연막을 형성하여 사진 식각 공정을 행하는 공정과 ; 상기 공정 후 필드 산화막을 형성하고 제1절연막과 제1패드 산화막을 제거한 다음, 제2패드 산화막 및 제2절연막을 형성하여 사진 식각 공정을 행하는 공정과 ; 상기 공정 후 완충 산화막을 형성하고 제2절연막 및 제2패드 산화막을 제거한 다음 펀치-쓰루 스탑퍼 이온 주입을 하는 공정과 ; 상기 주입된 이온의 활성화를 위해 약간의 어닐링을 하고 완충 산화막을 제거한 다음 게이트 산화막, 게이트 전극, 제3절연막으로 된 게이트를 형성하는 공정과 ; 상기 공정 후 소스 및 드레인을 형성하는 공정으로 제조를 완료할 수 있고, 제2제조 방법은 실리콘 기판에 제1패드 산화막과 제1절연막을 증착하는 공정과 ; 상기 제1패드 산화막과 제1절연막을 사진 식각 공정하여 필드 산화막을 형성한 뒤, 제2패드 산화막과 제2절연막을 증착하는 공정과 ; 상기 제2패드 산화막과 제2절연막을 사진 식각 공정하여 완충 산화막을 형성하고, 펀치-쓰루 스탑퍼 이온 주입을 하는 공정과 ; 상기 공정 후 제2패드 산화막과 제2절연막 및 완충 산화막을 제거한 뒤, 게이트 산화막과 게이트 전극 및 제3절연막으로 된 게이트와 소스 및 드레인을 형성하는 공정으로 제조를 완료함으로써, 펀치-쓰루 현상을 방지할 수 있다.

Description

모스 트랜지스터 제조 방법
제1도는 종래 기술에 따른 모스 트랜지스터를 도시한 단면도.
제2도는 본 발명에 따른 모스 트랜지스터의 제1실시예의 제조 공정 수순도를 도시한 단면도.
제3도는 본 발명에 따른 모스 트랜지스터의 제2실시예의 제조 공정 수순도를 도시한 단면도.
제3도는 본 발명에 따른 모스 트랜지스터의 제2실시예의 제조 공정 소순도를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 필드 산화막
13 : 제1패드 산화막 14 : 제1절연막
15 : 완충 산화막 16 : 펀치 쓰루 스탑퍼 이온 주입
17 : 펀치 쓰루 스탑포 이온 주입의 도핑 프로파일
18 : 게이트 전극 19 : 소스
20 : 드레인 23 : 제2패드 산화막
24 : 제2절연막 33 : 게이트 산화막
34 : 제3절연막
본 발명은 모스 트랜지스터 제조 방법에 관한 것으로, 특히 숏 채널아래에 국부적으로 높은 도핑 영역을 형성하여 소스 및 드레인의 바이어스(BIAS)에 의한 펀치-쓰루(PUNCH- THROUGH)현상을 방지하는데 적당하도록 한 모스 트랜지스터 제조 방법에 관한 것이다.
종래 모스 트랜지스터의 펀치-쓰루현상에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도에 도시된 바와 같이 종래 모스 트랜지스터는 실리콘 기판(1)상의 필드 산화막(2)에 의해 정의된 액티브 영역에 게이트 산화막(3)과 게이트 전극(5)과 절연막(4)을 증착한 뒤 식각하여 형성된 게이트와 상기 게이트를 마스크로 하여 형성된 소스(9) 및 드레인(10)으로 구성된다.
이때, 상기 같은 모스 트랜지스터는 숏 채널일때 소스(9) 및 드레인(10)의 바이어스에 의해 소스(9) 및 드레인(10) 접합이 디플리션(DEPLETION)되어 소스(9)와 드레인(10)의 디플리션 영역이 만나는 펀치-쓰루 현상이 발생하여 게이트 바이어스로 더 이상 스위칭(SWITCHING)동작을 제어할 수 없는 문제가 생긴다.
상기 펀치-쓰루 현상은 채널길이가 작아짐에 따라 점점 더 심해지는데, 오늘날 반도체 디바이스의 집적도는 점점 증가하는 추세이고 이에 따라 더욱 작은 채널 길이를 가진 트랜지스터가 요구되기 때문에 숏 채널의 펀치-쓰루현상으로 인해 모스 트랜지스터의 스위칭 동작을 더 이상 제어할 수 없는 문제점을 가지게 된다.
이에 본 발명은 상기와 같은 문제점을 개선하기 위하여 창안한 것으로, 채널 아래에 국부적으로 높은 도핑 영역을 형성하여 소스 및 드레인 바이어스에 의한 펀치-쓰루 현상을 방지할수 있도록 한 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 모스 트랜지스터 는 펀치 쓰루 스탑퍼 이온 주입 공정이 실시되어 그 도핑 프로파일을 가지는 실리콘 기판과 ; 상기 실리콘 기판의 필드 산화막과 ; 상기 실리콘 기판에 게이트 산화막과 게이트 전극 및 제3절연막으로 된 게이트와 ; 상기 게이트의 좌우 양쪽 아래 형성된 소스 및 드레인을 구비하여 구성된다.
상기와 같은 모스 트랜지스터를 이루기위한 본 발명의 제1실시예에 따른 모스 트랜지스터의 제조 방법은 실리콘 기판위에 제1패드 산화막과 제1절연막을 형성하여 사진 식각 공정을 행하는 공정과 ; 상기 공정 후 필드 산화막을 형성하고 제1절연막과 제1패드 산화막을 제거한 다음, 제2패드 산화막 및 제2절연막을 형성하여 사진 식각 공정을 행하는 공정과 ; 상기 공정 후 완충 산화막을 형성하고 제2절연막 및 제2패드 산화막을 제거한 다음 펀치-쓰루 스탑퍼 이온 주입을 하는 공정과 ; 상기 주입된 이온의 활성화를 위해 약간의 어닐링을 하고 완충 산화막을 제거한 다음 게이트 산화막, 게이트 전극, 제3절연막으로 된 게이트를 형성하는 공정과 ; 상기 공정 후 소스 및 드레인을 형성하는 공정으로 제조를 완료할 수 있고, 제2제조 방법은 실리콘 기판에 제1패드 산화막과 제1절연막을 증착하는 공정과 ; 상기 제1패드 산화막과 제1절연막을 사진 식각 공정하여 필드 산화막을 형성한 뒤, 제2패드 산화막과 제2절연막을 증착하는 공정과 ; 상기 제2패드 산화막과 제2절연막을 사진 식각 공정하여 완충 산화막을 형성하고, 펀치-쓰루 스탑퍼 이온 주입을 하는 공정과 ; 상기 공정 후 제2패드 산화막과 제2절연막 및 완충 산화막을 제거한 뒤, 게이트 산화막과 게이트 전극, 제3절연막으로 된 게이트를 형성하는 공정과 ; 상기 공정 후 소스 및 드레인을 형성하는 공정으로 제조되는 것을 특징으로 한다.
상기 공정 결과, 펀치-쓰루 현상을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 제1실시예에 대해 상세히 설명한다.
본 발명은 모스 트랜지스터의 숏 채널에서 가장 큰 문제로 대두되고 있는 펀치-쓰루 현상을 방지하기 위하여 채널 아래의 국부적인 부분에 높은 도핑 영역을 형성하여 해결하는 데에 주안점을 둔 적으로, 이를 제2도의 (a) 내지 (e)도에 도시된 공정 수순도를 참조하여 설명하면 다음과 같다.
먼저, 제2도의 (a)에 도시된 바와 같이 실리콘 기판(11)상에 제1패드 산화막(13) 및 제1절연막(14)형성한 다음 사진 식각 공정을 한다.
상기 공정 후, 산화 공정으로 소자 분리를 위한 필드 산화막(12)을 형성하는데, 이때 산화되지 않는 제1절연막(14)의 특성을 이용하여 국부적으로 필드 산화막(12)을 형성할 수 있게 된다.
상기 필드 산화막(12)형성 후, 제2도의 (b)에 도시된 바와 같이 제1절연막(14) 및 제1패드 산화막(13)을 습식 식각을 통하여 제거하고 제2패드 산화막(23) 및 제2절연막(24)을 형성하여 사진 식각 공정을 행한다.
상기 공정 후, 제2도의 (c)에 도시된 바와 같이 완충 산화막(BUFFER OXIDE) (15)을 형성하고 제2절연막(24) 및 제2패드 산화막(23)을 제거한 다음 펀치-쓰루 스탑퍼 이온 주입(PUNCH-THROUGH STOPPER ION IMPLANTATION)(16)을 한다.
이때, 이온 주입시 완충 산화막(15)의 두께를 이용하여 펀치-쓰루 스탑퍼 이온 주입의 도핑 프로파일(17)의 피크(PEAK)가 완충 산화막(15)의 아래에서 이루어지도록 한다.
이후, 펀치-쓰루 스탑퍼 이온의 활성화를 위해 약간의 어닐링(ANNEALING) 공정을 한 다음 습식 식각으로 완충 산화막(5)을 제거한다.
이때, 필드 산화막(12)도 습식 식각시 함께 식각되기 때문에 필드 산화막(12)은 완충산화막(15)보다 두껍게 형성한다.
상기 완충 산화막(15) 제거 후, 제2도의 (d)에 도시된 바와 같이 게이트 산화막(33), 게이트 전극(18), 제3절연막(34)으로 형성된 게이트를 형성한다.
상기 공정 후, 제2도의 (e)에 도시된 바와 같이 이온 주입과 어닐링 공정을 통해 소스(19) 및 드레인(20)을 형성함으로써 챈러 아래 즉 게이트이 아래에 국부적으로 높은 도핑 영역을 가지는 모스 트랜지스터를 제조할수 있다.
상기 제조한 채널 아래에 국부적으로 높은 도핑영역을 가진 모스 트랜지스터는 펀치-쓰루 스탑퍼 이온의 타입이 실리콘 기판(11)의 타입과는 동일하게 소스(19) 및 드레인(20)의 타입과는 반대되는 타입의 이온을 사용하여 소스(19) 및 드레인(20)이 바이어스에 의해 디플리션되는 것을 막을 수 있다.(통상적으로 도핑이 높아질수록 바이어스에 의한 디플리션의 폭은 감소한다.)
따라서, 채널길이가 작아지더라도 펀치-쓰루 스탑퍼 이온 주입을 적절히 조절하여 펀치-쓰루 현상을 방지할 수 있다.
다음으로, 상기와 같은 모스 트랜지스터를 이루기 위한 본 발명의 제2실시예에 따른 모스 트랜지스터의 제조 방법은 실리콘 기판위에 제1패드 산화막과 제1절연막을 증착하는 공정과 ; 상기 제1패드 산화막과 제1절연막을 사진 식각 공정하여 필드 산화막을 형성한 뒤, 제2패드 산화막과 제2절연막을 증착하는 공정과 ; 상기 제2패드 산화막과 제2절연막을 사진 식각 고정하여 완충 산화막을 형성하고, 펀치-쓰루 스탑퍼 이온 주입을 하는 공정과 ; 상기 공정 후 제2패드 산화막과 제2절연막 및 완충 산화막을 제거한 뒤, 게이트 산화막과 게이트 전극 및 제3절연막으로 된 게이트와 소스 및 드레인을 형성하는 공정으로 제조된다.
이하 첨부된 도면을 참조하여 본 발명의 제2실시예 대해 상세히 설명한다.
우선, 제3도의 (a) 및 (b)에 도시된 바와 같이 실리콘 기판(11)에 필드 산화막(12)형성하고 제2패드 산화막(23)과 제2절연막(24)을 형성하여 준 다음, 제3도의 (c)에 도시된 바와 같이 제2 패드 산화막(23) 및 제2절연막(24)을 사진 식각 공정 하여 완충 산화막(15)을 형성한다.
그 다음, 펀치-쓰루 스탑퍼 이온 주입(16)을 행하여 펀치-쓰루 스탑퍼 도핑 프로파일(17)을 형성한 다음 제2절연막(24) 및 제2패드 산화막(23)을 습식식각으로 제거한다.
상기 제2절연막(24)은 산화가 되지 않고 이온 주입시 마스킹 작용을 할 수 있는 물질이어야 한다.
상기 펀치-쓰루 스탑퍼 이온 주입(16)후, 제3도의 (d)에 도시된 바와 같이 게이트 소스(19)및 드레인(20)을 형성함으로써 채널 아래에 국부적으로 높은 도핑 영역을 가진 모스 트랜지스터를 제조할 수 있다.
상기 제2실시예에서는 필드 산화막(12)을 완충 산화막(15)보다 두껍게 할 필요는 없다.
상술한 바와 같이 본 발명에 의하면, 고집적 반도체 디바이스의 숏 채널에서 필연적으로 발생하여 트랜지스터의 컷-오프(CUT-OFF)특성을 저하시키는 펀치-쓰루 현상을 채널 아래에 국부적으로 높은 도핑영역을 형성함으로써 방지할 수 있다.

Claims (6)

  1. 실리콘 기판의 상부에 필드산화막을 형성하는 공정과 ; 상기 필드산화막이 형성된 실리콘 기판위에 패드 산화막과 절연막을 순차적으로 증착하고, 패터닝하여 상기 필드산화막 사이의 기판 중앙상부를 노출시키는 공정과 ; 상기 노출된 기판의 일부영역에 완충 산화막을 형성하고, 상기 패턴이 형성된 절연막과 패드산화막을 제거하는 공정과 ; 상기 완충 산화막을 통해 펀치-쓰루 스탑퍼 이온을 이온 주입하는 공정과 ; 상기 주입된 이온의 활성화를 위해 어닐링을 하고 완충 산화막을 제거한 다음 그 완충 산화막의 제거로 홈이 형성된 위치에 게이트 산화막, 게이트 전극, 게이트켑 절연막 적층 구조의 된 게이트를 형성하는 공정과 ; 상기 게이트의 측면 기판 하부에 소스 및 드레인을 형성하는 공정으로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조 방법.
  2. 제1항에 있어서, 패드 산화막과 절연막 및 산화막은 습식 식각으로 제거하는 것을 특징으로 하는 모스 트랜지스터 제조 방법.
  3. 제1항에 있어서, 펀치-쓰루 스탑퍼 이온 주입을 실시하는 이온의 도전형은 실리콘 기판과는 동일한 도전형이며, 소스 및 드레인과는 반대되는 도전형인 것을 특징으로 하는 모스 트랜지스터 제조 방법.
  4. 실리콘 기판의 필드 산화막을 형성하고 그 필드 산화막이 형성된 실리콘 기판에 패드 산화막과 절연막을 증착하는 공정과 ; 상기 패드 산화막과 절연막을 패터닝하여 상기 필드 산화막 사이 실리콘 기판의 중앙상부를 노출시키는 공정과 ; 상기 노출된 기판에 완충 산화막을 형성하고, 그 완충 산화막과 상기 절연막 및 패드산화막을 통해 펀치-쓰루 스탑퍼 이온을 이온 주입하는 공정과 ; 상기 패드 산화막과 절연막 및 완충 산화막을 제거한 후, 상기 완충 산화막의 제거로 실리콘 기판에 형성되는 홈영역에 게이트 산화막과 게이트 전극 및 게이트켑 절연막으로 된 게이트와 소스 및 드레인을 형성하는 공정으로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조 방법.
  5. 제4항에 있어서, 패드 산화막과 절연막 및 산화막은 습식 식각으로 제거하는 것을 특징으로 하는 모스 트랜지스터 제조 방법.
  6. 제4항에 있어서, 펀치-쓰루 스탑퍼 이온 주입을 실시하는 이온의 도전형은 실리콘 기판과는 동일하며, 소스 및 드레인과는 반대의 도전형인 것을 특징으로 하는 모스 트랜지스터 제조 방법.
KR1019950048314A 1995-12-11 1995-12-11 모스형 트랜지스터 및 그 제조 방법 KR100202642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048314A KR100202642B1 (ko) 1995-12-11 1995-12-11 모스형 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048314A KR100202642B1 (ko) 1995-12-11 1995-12-11 모스형 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970054453A KR970054453A (ko) 1997-07-31
KR100202642B1 true KR100202642B1 (ko) 1999-06-15

Family

ID=19439003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048314A KR100202642B1 (ko) 1995-12-11 1995-12-11 모스형 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100202642B1 (ko)

Also Published As

Publication number Publication date
KR970054453A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR19980029024A (ko) 모스펫 및 그 제조방법
KR0150105B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
KR0161885B1 (ko) 반도체 소자와 그의 제조방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR100227644B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20000032293A (ko) 반도체 메모리 장치의 제조 방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
JPH11220128A (ja) Ｍｏｓｆｅｔ及びその製造方法
KR20030013624A (ko) 노치부가 있는 게이트 전극을 갖춘 반도체 소자 및 그제조 방법
KR100402102B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0179294B1 (ko) 반도체 장치의 제조방법
KR0165421B1 (ko) 반도체장치의 모스 트랜지스터 제조방법
KR100444771B1 (ko) 반도체장치의 제조방법
KR100252842B1 (ko) 반도체 소자 및 그 제조방법
KR0129585B1 (ko) 자기정합에 의한 트랜지스터 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR20020096393A (ko) 모스 트랜지스터의 제조방법
KR0127691B1 (ko) 트랜지스터 및 그 제조 방법
KR101004813B1 (ko) 트랜지스터 제조 방법
KR100575612B1 (ko) 모스 전계효과트랜지스터 제조방법
KR100362933B1 (ko) 모스전계효과트랜지스터및그제조방법
KR0130626B1 (ko) 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee