KR970054453A - 모스형 트랜지스터 및 그 제조 방법 - Google Patents

모스형 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR970054453A
KR970054453A KR1019950048314A KR19950048314A KR970054453A KR 970054453 A KR970054453 A KR 970054453A KR 1019950048314 A KR1019950048314 A KR 1019950048314A KR 19950048314 A KR19950048314 A KR 19950048314A KR 970054453 A KR970054453 A KR 970054453A
Authority
KR
South Korea
Prior art keywords
oxide film
insulating film
gate
forming
film
Prior art date
Application number
KR1019950048314A
Other languages
English (en)
Other versions
KR100202642B1 (ko
Inventor
양해완
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950048314A priority Critical patent/KR100202642B1/ko
Publication of KR970054453A publication Critical patent/KR970054453A/ko
Application granted granted Critical
Publication of KR100202642B1 publication Critical patent/KR100202642B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스형 트랜지스터 및 그 제조 방법에 관한 것으로, 펀치 쓰루 스탑퍼 이온 주입 공정이 실시되어 그 도핑 프로파일을 가지는 실리콘 기판과; 상기 실리콘 기판의 필드 산화막과; 상기 실리콘 기판에 게이트 산화막과 게이트 전극 및 제3절연막으로 된 게이트와; 상기 게이트의 좌우 양쪽 아래 형성된 소스 및 드레인을 구비하여 구성되는 모스형 트랜지스터이며, 그 제조를 위한 제1제조 방법은 실리콘 기판위에 제1패드 산화막과 제1절연막을 형성하여 사진 식각 공정을 행하는 공정과; 상기 공정 후 필드 산화막을 형성하고 제1절연막과 제1패드 산화막을 제거한 다음, 제2패드 산화막 및 제2절연막을 형성하여 사진 식각 공정을 행하는 공정과; 상기 공정 후 완충 산화막을 형성하고 제2절연막 및 제2패드 산화막을 제거한 다음 펀치-쓰루 스탑퍼 이온 주입을 하는 공정과; 상기 주입된 이온의 활성화를 위해 약간의 어닐링을 하고 완충 산화막을 제거한 다음 게이트 산화막, 게이트 전극, 제3절연막으로 된 게이트를 형성하는 공정과; 상기 공정 후 소스 및 드레인을 형성하는 공정으로 제조를 완료할 수 있고, 제2제조방법은 실리콘 기판에 제1패드 산화막과 제1 절연막을 증착하는 공정과; 상기 제1 패드 산화막과 제1 절연막을 사진 식각 공정하여 필드 산화막을 형성한 뒤, 제2패드 산화막과 제2절연막을 증착하는 공정과; 상기 제2패드 산화막과 제2절연막을 사진 식각 공정하여 완충 산화막을 형성하고, 펀치-쓰루 스탑퍼 이온 주입을 하는 공정과; 상기 공정 후 제2패드 산화막과 제2절연막 및 완충 산화막을 제거한 뒤, 게이트 산화막과 게이트 전극 및 제3절연막으로 된 게이트와 소스 및 드레인을 형성하는 공정으로 제조를 완료함으로써, 펀치-쓰루 현상을 방지할 수 있다.

Description

모스형 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 모스형 트랜지스터의 제1실시예의 제조 공정 수순도를 도시한 단면도.

Claims (7)

  1. 펀치 쓰루 스탑퍼 이온 주입 공정이 실시되어 그 도핑 프로파일을 가지는 실리콘 기판과; 상기 실리콘 기판의 필드 산화막과; 상기 실리콘 기판에 게이트 산화막과 게이트 전극 및 제3절연막으로 된 게이트와; 상기 게이트의 좌우 양쪽 아래 형성된 소스 및 드레인을 구비하여 구성되는 것을 특징으로 하는 모스형 트랜지스터.
  2. 실리콘 기판위에 제1패드 산화막과 제1절연막을 형성하여 사진 식각 공정을 실시하는 공정과; 상기 공정 후 필드 산화막을 형성하고 제1절연막과 제1패드 산화막을 제거한 다음, 제2패드 산화막 및 제2절연막을 형성하여 사진 식각 공정을 행하는 공정과; 상기 공정 후 완충 산화막을 형성하고 제2절연막 및 제2패드 산화막을 제거한 다음 펀치-쓰루 스탑퍼 이온 주입을 하는 공정과; 상기 주입된 이온의 활성화를 위해 약간의 어닐링을 하고 완충 산화막을 제거한 다음 게이트 산화막, 게이트 전극, 제3절연막으로 된 게이트를 형성하는 공정과; 상기 고정 후 소스 및 드레인을 형성하는 공정으로 제조되는 것을 특징으로 하는 모스형 트랜지스터의 제조방법.
  3. 제2항에 있어서, 제1패드 산화막과 제1절연막 및 완충 산화막은 습식 식각으로 제거하는 것을 특징으로 하는 모스형 트랜지스터의 제조방법.
  4. 제2항에 있어서, 펀치-쓰루 스탑퍼 이온 주입을 실시하는 이온의 타입은 실리콘 기판과는 동일하게, 소스 및 드레인과는 반대되는 타입으로 하는 것을 특징으로 하는 모스형 트랜지스터의 제조방법.
  5. 실리콘 기판에 제1패드 산화막과 제1절연막을 증착하는 공정과; 상기 제1패드 산화막과 제1절연막을 사진 식각 공정하여 필드 산화막을 형성한뒤, 제2패드 산화막과 제2절연막을 증착하는 공정과; 상기 제2패드 산화막과 제2절연막을 사진 식각 공정하여 완충 산화막을 형성하고, 펀치-쓰루 스탑퍼 이온 주입 공정을 하는 공정과; 상기 공정 후 제2패드 산화막과 제2절연막 및 완충 산화막을 제거한 뒤, 게이트 산화막과 게이트 전극 및 제3절연막으로 된 게이트와 소스 및 드레인을 형성하는 공정으로 제조되는 것을 특징으로 하는 모스형 트랜지스터의 제조방법.
  6. 제5항에 있어서, 제2패드 산화막과 제2절연막 및 완충 산화막은 습식 식각으로 제거하는 것을 특징으로 하는 모스형 트랜지스터의 제조방법.
  7. 제5항에 있어서, 펀치-쓰루 스탑퍼 이온 주입을 실시하는 이온의 타입은 실리콘 기판과는 동일하게, 소스 및 드레인과는 반대되는 타입으로 하는 것을 특징으로 하는 모스형 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048314A 1995-12-11 1995-12-11 모스형 트랜지스터 및 그 제조 방법 KR100202642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048314A KR100202642B1 (ko) 1995-12-11 1995-12-11 모스형 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048314A KR100202642B1 (ko) 1995-12-11 1995-12-11 모스형 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970054453A true KR970054453A (ko) 1997-07-31
KR100202642B1 KR100202642B1 (ko) 1999-06-15

Family

ID=19439003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048314A KR100202642B1 (ko) 1995-12-11 1995-12-11 모스형 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100202642B1 (ko)

Also Published As

Publication number Publication date
KR100202642B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970054453A (ko) 모스형 트랜지스터 및 그 제조 방법
KR970053096A (ko) 모스전계효과트랜지스터 제조방법
KR960026459A (ko) 트랜지스터 제조방법
KR920015641A (ko) 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR960026558A (ko) 반도체 소자의 소자분리막 형성방법
KR950030381A (ko) 다결정실리콘 소오스, 드레인(source, drain)을 갖는 상보형 트랜지스터 및 그 제조방법
KR950021269A (ko) 반도체 소자의 소오스/드레인 형성 방법
KR960009216A (ko) 반도체 소자 및 그 제조방법
KR970004062A (ko) 고집적 반도체 소자의 제조방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR900004035A (ko) 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법
KR970052211A (ko) 반도체 소자의 접합 영역 형성 방법
KR970054189A (ko) 반도체장치 제조방법
KR970053448A (ko) 반도체 장치의 제조방법
KR950030387A (ko) 트랜지스터 및 그 제조방법
KR960035915A (ko) 반도체 소자의 트랜지스터 제조 방법
KR970053040A (ko) Cmos 트랜지스터의 제조 방법
KR970053895A (ko) 씨모스(cmos) 소자의 구조 및 제조방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR960005891A (ko) 반도체 소자의 트랜지스터 제조방법
KR970054256A (ko) 박막 트랜지스터 및 그 제조 방법
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
KR970054257A (ko) 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee