KR960043290A - 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 - Google Patents

이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR960043290A
KR960043290A KR1019950011245A KR19950011245A KR960043290A KR 960043290 A KR960043290 A KR 960043290A KR 1019950011245 A KR1019950011245 A KR 1019950011245A KR 19950011245 A KR19950011245 A KR 19950011245A KR 960043290 A KR960043290 A KR 960043290A
Authority
KR
South Korea
Prior art keywords
forming
thin film
film transistor
drain
source
Prior art date
Application number
KR1019950011245A
Other languages
English (en)
Other versions
KR0172256B1 (ko
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950011245A priority Critical patent/KR0172256B1/ko
Publication of KR960043290A publication Critical patent/KR960043290A/ko
Application granted granted Critical
Publication of KR0172256B1 publication Critical patent/KR0172256B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술 분야
고집적 반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
종래 효과적이고 고집적화가 용이한 박막 트랜지스터로 범용되었던 저도핑 드레인 구조의 박막 트랜지스터는 측벽 스페이서 형성이나 두번의 마스크 패턴 형성같은 공정상의 어려움이 있고 제조 비용도 많이 든다는 문제점을 해결하고자 함.
3. 발명의 해결 방법의 요지
소스와 드레인 사이에 두개의 게이트 전극을 형성하므로써, 드레인쪽에 인가되는 고전압을 완화시키는 역할을 하게 되어 간단한 공정으로 저도핑 드레인 구조의 박막 트랜지스터와 동일한 특성 및 효과를 가지는 박막 트랜지스터를 제조하고자 함.
4. 발명의 중요한 용도.
박막 트랜지스터 제조에 이용됨.

Description

이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명의 한 실시예에 따른 박막 트랜지스터 제조 방법의 공정도, 제2도는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 단면도, 제3A도 내지 제3D도는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 제조 방법의 공정도.

Claims (5)

  1. 이중 게이트 전극 구조의 박막 트랜지스터를 제조하는 방법에 있어서, 반도체 기판상에 하부층 및 산화막이 형성된 구조상에 소스/드레인용 폴리실리콘, 게이트 산화막, 게이트용 폴리실리콘을 차례로 증착하고 도핑을 실시하는 단계와, 두개의 게이트 전극을 나란하게 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 식각 배리어로 이용하여 상기 게이트용 폴리실리콘을 식각하여 두개의 게이트 전극을 형성하고, 잔류 포토레지스트를 제거하는 단계와, 소스/드레인 영역을 형성하기 위한 제2포토레지스트 패턴을 형성하고 소스/드레인 이온주입을 실시하는 단계 및, 잔류 포토레지스트를 제거하고 어닐링하는 단계를 포함해서 이루어진 박막 트랜지스터 제조 방법.
  2. 제1항에 있어서, 소스/드레인 영역 형성을 위한 제2포토레지스트 패턴 형성시, 두 게이트 전극 사이의 채널 영역이 오픈되도록 포토레지스트 패턴을 형성하고 소스/드레인 이온주입을 실시하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  3. 이중 게이트 전극 구조의 박막 트랜지스터를 제조하는 방법에 있어서, 반도체 기판상에 하부층 및 산화막이 형성된 구조상에 게이트 폴리실리콘을 증착하고 도핑을 실시하는 단계와, 두개의 게이트 전극을 나란하게 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 식각 배리어로 이용하여 상기 게이트용 폴리실리콘을 식각해서 두개의 게이트 전극을 형성하는 단계와, 잔류 포토레지스트를 제거하고 게이트 산화막과 소스/드레인용 폴리실리콘을 차례로 증착하는 단계와, 소스/드레인 영역을 형성하기 위한 제2포토레지스트 패턴을 형성하고 소스/드레인 이온주입을 실시하는 단계 및, 잔류 포토레지스트를 제거하고 어닐링을 실시하는 단계를 포함해서 이루어지는 박막 트랜지스터 제조 방법.
  4. 단일 소스/드레인 영역과 그 사이에 형성된 두개의 게이트 전극을 포함해서 이루어진 이중 게이트 전극 구조의 박막 트랜지스터.
  5. 제4항에 있어서, 상기 두개의 게이트 전극 사이에도 소스/드레인 영역이 형성되어 채널 영역이 분리되어 있는 것을 특징으로 하는 이중 게이트 전극 구조의 박막 트랜지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011245A 1995-05-09 1995-05-09 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 KR0172256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011245A KR0172256B1 (ko) 1995-05-09 1995-05-09 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011245A KR0172256B1 (ko) 1995-05-09 1995-05-09 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR960043290A true KR960043290A (ko) 1996-12-23
KR0172256B1 KR0172256B1 (ko) 1999-02-01

Family

ID=19413939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011245A KR0172256B1 (ko) 1995-05-09 1995-05-09 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR0172256B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101899477B1 (ko) 2011-11-18 2018-09-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 유기 발광 표시장치

Also Published As

Publication number Publication date
KR0172256B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR950021786A (ko) 모스펫(mosfet) 및 그 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR960036145A (ko) 고집적 박막 트랜지스터 및 그 제조 방법
KR960035902A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR970054257A (ko) 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법
KR960035926A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR960035906A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR940008132A (ko) 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법
KR960026972A (ko) 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법
KR960035904A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR960043251A (ko) 저도핑 드레인(ldd) 구조의 박막 트랜지스터 제조 방법
KR970004095A (ko) 고집적 박막 트랜지스터 제조 방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR960036098A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR960035915A (ko) 반도체 소자의 트랜지스터 제조 방법
KR960026480A (ko) 고집적 모스(mos) 트랜지스터 제조 방법
KR960043173A (ko) 고집적 상보형 트랜지스터(cmosfet) 제조 방법
KR970004062A (ko) 고집적 반도체 소자의 제조방법
KR960035903A (ko) 박막 트랜지스터 제조 방법
KR960043252A (ko) 박막 트랜지스터 제조 방법
KR970054453A (ko) 모스형 트랜지스터 및 그 제조 방법
KR970013121A (ko) 박막 트랜지스터 제조 방법
KR960005895A (ko) 모스트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee