KR960043252A - 박막 트랜지스터 제조 방법 - Google Patents
박막 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR960043252A KR960043252A KR1019950013875A KR19950013875A KR960043252A KR 960043252 A KR960043252 A KR 960043252A KR 1019950013875 A KR1019950013875 A KR 1019950013875A KR 19950013875 A KR19950013875 A KR 19950013875A KR 960043252 A KR960043252 A KR 960043252A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- forming
- source
- drain
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 16
- 229920005591 polysilicon Polymers 0.000 claims 16
- 229920002120 photoresistant polymer Polymers 0.000 claims 13
- 238000005530 etching Methods 0.000 claims 8
- 230000004888 barrier function Effects 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 5
- 239000010408 film Substances 0.000 claims 4
- 150000002500 ions Chemical class 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000137 annealing Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
SRAM에서 고부하저항으로 이용되는 박막 트랜지스터를 제조하는데 있어서, 종래에는 점유 면적을 효율적으로 줄여 고집적화하기 어렵다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
게이트 전극을 형성하기 전에 소스/드레인 영역의 도핑으로 소스/드레인 라인을 설정하고 게이트 전극이 형성될 부위에원형의 트렌치를 형성한 후 게이트 전극을 형성하므로서 트렌치형의 게이트 전극을 갖는 고집적이 용이한 박막 트랜지스터를 제조하고자 함.
4. 발명의 중요한 용도
고집적 박막 트랜지스터 제조에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명의 제1실시예에 따른 박막 트랜지스터 제조 방법의 공정도, 제1D도는 본 발명의 제1실시예에 따른 박막 트랜지스터의 평면도.
Claims (5)
- 박막 트랜지스터를 제조하는 방법에 있어서, 반도체 기판상에 산화막을 성장시키고 소스/드레인용 폴리실리콘을 증착하고 도핑을 실시하는 단계와, 소스/드레인 라인을 형성하기 위한 제1포토레지스트 패턴을 형성하고 이를 식각 배리어로 이용하여 상기 소스/드레인용 폴리실리콘을 식각해서 소스/드레인 라인을 형성한 후 잔류 포토레지스트를 제거하는 단계와, 게이트 전극이 형성될 부위에 거의 원형의 트렌치를 형성하기 위한 제2포토레지스트 패턴을 형성하고 이를 식각 배리어로 이용하여 상기 소스/드레인용 폴리실리콘과 산화막의 일부를 식각하여 트렌치를 형성한 후, 잔류 포토레지스트를 제거하는 단계와, 측벽용 폴리실리콘을 증착하고 도핑을 실시한 후 상기 측벽용 폴리실리콘을 블랭킷 식각하여 상기 트렌치 측벽에 채널영역을 형성하는 단계와, 게이트 산화막을 성장시키고 게이트용 폴리실리콘을 증착하고 도핑을 실시하는 단계 및, 게이트 전극 형성을 위한 제3포토레지스트 패턴을 형성하고 이를 식각 배리어로 이용하여 상기 게이트용 폴리실리콘을 식각해서 게이트 전극을 형성하고 잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 박막 트랜지스터 제조 방법.
- 제1항에 있어서 상기 산화막의 식각되는 부분의 두께는 기형성된 산화막 두께의 약 1/2 인 것을 특징으로하는 박막 트랜지스터 제조 방법.
- 박막 트랜지스터를 제조하는 방법에 있어서, 반도체 기판 위에 산화막이 형성된 구조상에 소스/드레인용폴리실리콘을 증착하고 도핑을 실시하는 단계와, 소스/드레인 라인을 형성하기 위한 제1포토레지스트 패턴을 형성하고 이를 식각 배리어로 이용하여 상기 소스/드레인용 폴리실리콘을 식각한 후 잔류 포토레지스트를 제거하는 단계와, 게이트전극이 형성될 부위에 거의 원형의 트렌치를 형성하기 위한 제2포토레지스트 패턴을 형성하고 이를 식각 배리어로 이용하여 소스/드레인용 폴리실리콘의 일부를 식각하는 단계와, 이온주입을 실시하고 어닐링하여 소스/드레인용 폴리실리콘에주입되어 있는 이온 타입을 바꾸어 채널영역을 형성하게 한 후, 잔류 포토레지스트를 제거하는 단계와, 게이트 산화막을성장시키고 게이트용 폴리실리콘을 증착하고 도핑을 실시하는 단계 및, 게이트 전극형성을 위한 제3포토레지스트 패턴을형성하고 이를 식각 배리어로 이용하여 상기 게이트용 폴리실리콘을 식각하여 게이트 전극을 형성한 후 잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 박막 트랜지스터 제조 방법.
- 제3항에 있어서, 상기 소스/드레인용 폴리실리콘의 증착되는 두께는 약 3000Å이고 증착된 폴리실리콘의식각되지 않고 잔류하는 부분의 두께는 약 1000Å인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제3항에 있어서, 상기 소스/드레인용 폴리실리콘에 도핑하는 물질은 POCl3이고 채널 영역 형성을 위하여 상기 소스/드레인 영역과 반대 이온타입으로 주입하는 물질은 BF2인 것을 특징으로 하는 박막 트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013875A KR0167890B1 (ko) | 1995-05-30 | 1995-05-30 | 박막 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013875A KR0167890B1 (ko) | 1995-05-30 | 1995-05-30 | 박막 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043252A true KR960043252A (ko) | 1996-12-23 |
| KR0167890B1 KR0167890B1 (ko) | 1999-01-15 |
Family
ID=19415891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950013875A KR0167890B1 (ko) | 1995-05-30 | 1995-05-30 | 박막 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167890B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100762232B1 (ko) * | 2005-11-25 | 2007-10-01 | 주식회사 하이닉스반도체 | 리세스된 셀어레이 트랜지스터의 제조방법 |
-
1995
- 1995-05-30 KR KR1019950013875A patent/KR0167890B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0167890B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940003075A (ko) | 트렌치 서라운딩 게이트구조를 가지는 TFT(Thin Film Transistor) 제조방법 | |
| US4075754A (en) | Self aligned gate for di-CMOS | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR960043252A (ko) | 박막 트랜지스터 제조 방법 | |
| KR0162147B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100269602B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR0144545B1 (ko) | 저도핑 드레인구조의 박막 트랜지스터 및 그 제조방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR20020047846A (ko) | 트랜지스터의 소오스 드레인 이온주입방법 | |
| KR960035904A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970054340A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR960035902A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
| KR19980054477A (ko) | 반도체 장치 제조 방법 | |
| KR970054382A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR960026766A (ko) | 트랜지스터 제조방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970054257A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970052346A (ko) | 반도체 소자의 실리사이드막 제조방법 | |
| KR960026754A (ko) | 모스(mos) 트랜지스터 제조 방법 | |
| KR950021745A (ko) | 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법 | |
| KR940001402A (ko) | Nand형 메모리 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |