KR960035904A - 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 - Google Patents
저도핑 드레인 구조의 박막 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR960035904A KR960035904A KR1019950006363A KR19950006363A KR960035904A KR 960035904 A KR960035904 A KR 960035904A KR 1019950006363 A KR1019950006363 A KR 1019950006363A KR 19950006363 A KR19950006363 A KR 19950006363A KR 960035904 A KR960035904 A KR 960035904A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- forming
- gate electrode
- low doping
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
1. 청구 범위에 속한 발명이 속한 기술 분야
고집적 박막 트랜지스터 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
저도핑 드레인 구조의 박막 트랜지스터 제조시, 단채널 효과가 있어 점유면적을 좁히기 용이하지 않고, 저도핑 드레인 영역 형성을 위하여 추가적인 마스크를 형성하여 이온주입을 실시해야 하므로 공정이 복잡하다는 문제점을 해결하고자 함.
3. 발명의 해결 방법의 요지
게이트 전극 하부의 산화막을 식각하여 트랜치를 형성하므로써, 트랜치 굴곡을 따라 비교적 긴 채널을 형성하여 단채널 효과를 방지하면서 고집적화 할 수 있고, 한번의 이온주입만으로 소스/드레인 영역과 저도핑 드레인 영역을 형성할 수 있는 저도핑 드레인 구조의 박막 트랜지스터를 제조하고자 함.
4. 발명의 중요한 용도
저도핑 드레인 구조의 박막 트렌지스터 제조에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명의 저도핑 드레인 구조의 박막 트랜지스터 제조 방법에 따른 공정도.
Claims (3)
- 저도핑 드레인 구조의 박막 트랜지스터를 제조하는 방법에 있어서, 반도체 기판 상에 소정 두께의 산화막을 증착하고, 향후 형성될 게이트 전극보다 소정의 폭만큼 작게 트렌치를 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 식각 배리어로 이용하여 산화막의 일부를 식각해서 트렌치를 형성하고, 잔류 포토레지스트를 제거하는 단계와, 소스/드레인용 폴리실리콘을 증착하고 문턱전압 조절을 위한 이온주입을 실시하는 단계와, 게이트 산화막과 게이트 전극용 폴리실리콘을 차례로 증착하고 도핑을 실시한 다음, 게이트 전극을 형성하기 위한 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 식각 배리어로 이용하여 상기 게이트 전극용 폴리실리콘을 식각해서 게이트 전극을 형성한 후, 잔류 포토레지스트를 제거하는 단계 및, 게이트 전극 양단을 뚫고 이온이 주입되도록 소스/드레인 영역 형성을 위한 이온주입을 실시하여, 소스/드레인 영역과 저도핑 드레인 영역을 동시에 형성하고, 어닐링하는 단계를 포함해서 이루어진 저도핑 드레인 구조의 박막 트랜지스터 제조방법.
- 제1항에 있어서, 상기 증착되는 산화막의 두께는 약 1um인 것을 특징으로 하는 저도핑 드레인 구조의 박막 트랜지스터 제조 방법.
- 제2항에 있어서, 상기 산화막에 형성되는 트렌치의 깊이는 5000Å 내지 8000Å인 것을 특징으로 하는 저도핑 드레인 구조의 박막 트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006363A KR960035904A (ko) | 1995-03-24 | 1995-03-24 | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006363A KR960035904A (ko) | 1995-03-24 | 1995-03-24 | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960035904A true KR960035904A (ko) | 1996-10-28 |
Family
ID=66553119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006363A KR960035904A (ko) | 1995-03-24 | 1995-03-24 | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960035904A (ko) |
-
1995
- 1995-03-24 KR KR1019950006363A patent/KR960035904A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4075754A (en) | Self aligned gate for di-CMOS | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR960035904A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR100487504B1 (ko) | 서로 다른 게이트 스페이서 형성 방법 | |
| KR100937650B1 (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| KR960043252A (ko) | 박막 트랜지스터 제조 방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
| KR960035902A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR960026972A (ko) | 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR960035903A (ko) | 박막 트랜지스터 제조 방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970004095A (ko) | 고집적 박막 트랜지스터 제조 방법 | |
| KR950021745A (ko) | 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법 | |
| KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR970004030A (ko) | 불휘발성 반도체 메모리 장치 제조방법 | |
| KR960036144A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR960002795A (ko) | 반도체소자 제조방법 | |
| KR940016929A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR960015813A (ko) | 모스펫 형성방법 | |
| KR960036098A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR940004854A (ko) | Ldd mosfet 제조방법 | |
| KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |