KR940016927A - 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 - Google Patents

트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 Download PDF

Info

Publication number
KR940016927A
KR940016927A KR1019920027310A KR920027310A KR940016927A KR 940016927 A KR940016927 A KR 940016927A KR 1019920027310 A KR1019920027310 A KR 1019920027310A KR 920027310 A KR920027310 A KR 920027310A KR 940016927 A KR940016927 A KR 940016927A
Authority
KR
South Korea
Prior art keywords
forming
trench
high concentration
vertical channel
trench structure
Prior art date
Application number
KR1019920027310A
Other languages
English (en)
Other versions
KR960000229B1 (ko
Inventor
정대섭
김상용
최재훈
윤한섭
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920027310A priority Critical patent/KR960000229B1/ko
Priority to JP5335976A priority patent/JPH06232395A/ja
Publication of KR940016927A publication Critical patent/KR940016927A/ko
Application granted granted Critical
Publication of KR960000229B1 publication Critical patent/KR960000229B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials

Abstract

본 발명은 반도체 기판(1) 상에 완충 산화막(7)을 형성하고 문턱전압 조절을 위한 고농도 이온 주입을 하여 채널 영역(2)을 형성하는 제 1 단계, 상기 제 1 단계 후에 소오스 및 드레인 형성을 위해 고농도 불순물을 주입하여 고농도 불순물 이온 주입 영역(5)을 형성하는 제 2 단계, 상기 제 2 단계 후에 상기 반도체 기판(1)의 일정부위를 식각하여 트렌치(8)를 형성하는 제 3 단계, 및 상기 제 3 단계 후에 게이트 산화막(3), 폴리실리콘막(9)을 차례로 증착하여 상기 트렌치(8)가 형성되어 있는 부위의 폴리실리콘을 제외하고 선택적으로 상기 폴리실리콘막(9)을 식각하여 게이트전극(3')을 형성하는 제 4 단계를 포함하여 이루어 지는 것을 특징으로 하는 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법에 관한 것이다.

Description

트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 트렌치형 트랜지스터 제조 공정도.

Claims (1)

  1. 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법에 있어서, 반도체 기판(1) 상에 완충 산화막(7)을 형성하고 문턱전압 조절을 위한 고농도 이온 주입을 위하여 채널 영역(2)을 형성하는 제 1 단계, 상기 제 1 단계 후에 소오스 및 드레인 형성을 위해 고농도 불순물을 주입하여 고농도 불순물 이온 주입 영역(5)을 형성하는 제 2 단계, 상기 제 2 단계 후에 상기 반도체 기판(1)의 일정부위를 식각하여 트렌치(8)를 형성하는 제 3 단계, 및 상기 제 3 단계 후에 게이트 산화막(3), 폴리실리콘막(9)을 차례로 증착하여 상기 트렌치(8)가 형성되어 있는 부위의 폴리실리콘을 제외하고 선택적으로 상기 폴리실리콘막(9)을 식각하여 게이트전극(3')을 형성하는 제 4 단계를 포함하여 이루어 지는 것을 특징으로 하는 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920027310A 1992-12-31 1992-12-31 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법 KR960000229B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920027310A KR960000229B1 (ko) 1992-12-31 1992-12-31 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법
JP5335976A JPH06232395A (ja) 1992-12-31 1993-12-28 トレンチ構造の垂直チャンネルを有するトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027310A KR960000229B1 (ko) 1992-12-31 1992-12-31 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법

Publications (2)

Publication Number Publication Date
KR940016927A true KR940016927A (ko) 1994-07-25
KR960000229B1 KR960000229B1 (ko) 1996-01-03

Family

ID=19348460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027310A KR960000229B1 (ko) 1992-12-31 1992-12-31 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법

Country Status (2)

Country Link
JP (1) JPH06232395A (ko)
KR (1) KR960000229B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695498B1 (ko) 2005-12-28 2007-03-16 주식회사 하이닉스반도체 수직형 채널을 갖는 반도체소자 및 그의 제조 방법
KR101147314B1 (ko) * 2010-10-25 2012-05-18 고려대학교 산학협력단 트렌치를 이용한 수직 전극 구조, 및 그 제조 방법
KR101867337B1 (ko) * 2012-01-30 2018-06-15 삼성전자주식회사 이미지 센서 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239669A (ja) * 1985-04-16 1986-10-24 Citizen Watch Co Ltd 半導体集積回路

Also Published As

Publication number Publication date
KR960000229B1 (ko) 1996-01-03
JPH06232395A (ja) 1994-08-19

Similar Documents

Publication Publication Date Title
KR950021786A (ko) 모스펫(mosfet) 및 그 제조방법
KR940016927A (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법
KR100239420B1 (ko) 반도체 소자 및 그의 제조 방법
KR970053096A (ko) 모스전계효과트랜지스터 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR940022919A (ko) 모스펫(mosfet)구조 및 제조방법
KR940008132A (ko) 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법
KR960002701A (ko) 박막 트랜지스터 제조방법
KR920018973A (ko) 리세스드 채널 모오스 fet 제조방법 및 구조
KR970054387A (ko) 모스트랜지스터 제조 방법
KR940016888A (ko) 트랜지스터 형성 방법
KR950030381A (ko) 다결정실리콘 소오스, 드레인(source, drain)을 갖는 상보형 트랜지스터 및 그 제조방법
KR930009131A (ko) Mos 트랜지스터의 제조방법
KR960019608A (ko) 반도체 소자의 트랜지스터 제조방법
KR980005422A (ko) 반도체장치의 제조방법 및 그 구조
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR960002795A (ko) 반도체소자 제조방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR920015609A (ko) 곡면 이중 게이트를 갖는 반도체 장치의 제조방법
KR960035917A (ko) 반도체 소자 제조방법
KR960009066A (ko) 반도체 소자의 트랜지스터 제조방법
KR940003086A (ko) 반도체 장치의 박막트랜지스터 제조방법
KR960006056A (ko) 박막트랜지스터 제조방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR930015055A (ko) Mos 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee