KR100239420B1 - 반도체 소자 및 그의 제조 방법 - Google Patents
반도체 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100239420B1 KR100239420B1 KR1019970054381A KR19970054381A KR100239420B1 KR 100239420 B1 KR100239420 B1 KR 100239420B1 KR 1019970054381 A KR1019970054381 A KR 1019970054381A KR 19970054381 A KR19970054381 A KR 19970054381A KR 100239420 B1 KR100239420 B1 KR 100239420B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor substrate
- stop layer
- draw stop
- punch draw
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000005468 ion implantation Methods 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 125000001475 halogen functional group Chemical group 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 공정을 단순화하고 소자의 동작 특성을 향상시키는데 적당하도록한 반도체 소자에 관한 것으로, 소자 격리층에 의해 정의된 액티브 영역을 포함하는 반도체 기판과,상기 반도체 기판의 액티브 영역 내부에 제 1 깊이를 갖고 형성되는 제 1 펀치 드로우 스톱층과,상기 제 1 펀치 드로우 스톱층상의 그와 일정 간격을 갖는 반도체 기판의 표면내에 제 2 깊이를 갖고 소자의 문턱 전압을 조절하기 위해 형성되는 채널 이온 주입층과,상기 제 1 펀치 드로우 스톱층과 채널 이온 주입층사이의 채널 영역에 제 3 깊이를 갖고 형성되는 제 2 펀치 드로우 스톱층과,반도체 기판의 표면에 차례로 형성되는 게이트 산화막, 게이트 전극,나이트라이드층과,상기 게이트 전극의 측면에 형성되는 게이트 측벽 그리고 게이트 전극의 양측 반도체 기판내에 형성되는 LDD구조의 소오스/드레인 영역을 포함하여 구성된다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 공정을 단순화하고 소자의 동작 특성을 향상시키는데 적당하도록한 반도체 소자 및 그의 제조 방법에 관한 것이다.
반도체 소자 예를들면, MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 채널 길이가 짧아지면서 소자에 좋지 않은 영향을 주는 쇼트 채널 효과(Short Channel Effect)가 많이 발생하는데, 이를 개선하기 위한 많은 방법들이 제시되고 있다.
그 중에 하나가 채널 영역의 도핑 프로파일을 변화시켜 쇼트 채널 효과를 개선하는 방법인데, 대표적인 것으로 Halo Doping을 이용하는 것과 Pulse-shaped doping을 이용하는 것이 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 제조 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1f는 종래 기술의 반도체 소자의 제조 공정 단면도이다.
종래 기술의 반도체 소자의 제조 공정은 먼저, 도 1a에서와 같이, 반도체 기판의 표면내에 기판과 반대 도전형의 불순물 주입 및 확산 공정으로 웰 영역(1)을 형성하고 상기 웰 영역(1)이 형성된 반도체 기판의 소자 격리 영역에 필드 산화막(2)을 형성한다.
그리고 상기 반도체 기판의 표면에 후속되는 이온 주입 공정에 의한 기판 손상을 막기 위한 버퍼 산화막(3)을 형성한다.
이어, 도 1b에서와 같이, 상기 버퍼 산화막(3)이 형성된 반도체 기판의 소자 격리 영역상에 제 1 포토레지스트층(4a)을 형성한다. 그리고 상기 제 1 포토레지스트층(4a)을 마스크로하여 불순물 이온(NMOS의 경우 BF2,B 등의) 을 주입하여 상기 웰 영역(1)내에 펀치 드로우 스톱층(5)을 형성한다.
그리고 도 1c에서와 같이, 상기 펀치 드로우 스톱층(5)의 형성시와는 이온 주입 조건을 달리하여 소자의 문턱 전압을 조절하기 위한 채널 이온 주입 공정을 한다.
이어, 도 1d에서와 같이, 상기 제 1 포토레지스트층(4a)을 제거하고 반도체 기판의 표면에 게이트 산화막(6)을 형성한다. 그리고 상기 게이트 산화막(6)상에 게이트 형성용 물질층,나이트라이드층(8)을 차례로 형성한다. 그리고 상기 게이트 형성용 물질층,나이트라이드층(8)을 포토리소그래피 공정으로 선택적으로 제거하여 게이트 전극(7)을 형성한다.
이어, 소자 격리 영역상에 다시 제 2 포토레지스트층(4b)을 형성하고 상기 패터닝되어진 게이트 전극(7)을 마스크로하여 게이트 전극(7)의 양측 반도체 기판의 표면내에 저농도의 불순물을 주입하여 저농도 불순물 영역(9)을 형성한다.
그리고 도 1e에서와 같이, 상기의 게이트 전극(7)을 마스크로하여 틸트 할로 (Tilt Halo)이온 주입 공정을 하여 채널 영역을 제외한 상기 저농도 불순물 영역의 하측 및 측면에 Halo 이온 주입층(10)을 형성한다.
이어, 상기 제 2 폴리 실리콘층(4b)을 제거하고 게이트 전극(7)을 포함하는 반도체 기판의 전면에 게이트 측벽 형성용 물질층을 형성하고 에치백하여 게이트 전극(7)의 측면에 게이트 측벽(11)을 형성한다.
그리고 전면에 후속되는 이온 주입 공정에서 기판에 가해지는 스트레스를 줄이기위한 제 2 버퍼 산화막(12)을 형성한다. 이어,소자 격리 영역상에 제 3 포토레지스트층(4c)을 형성하고 고농도의 불순물 이온(NMOS의 경우에 As 등의)을 주입하여 고농도 불순물 영역(13)을 형성하고 제 3 포토레지스트층(4c)을 제거한다.
이어, 상기 불순물 영역들을 어닐링하여 LDD구조의 소오스/드레인 영역을 형상한다.
이와 같은 구조로 형성된 반도체 소자의 제조 공정에 있어서는 소자의 펀치 드로우 현상의 발생을 막기위하여 액티브 영역 전체를 오픈시킨 상태에서 저농도의 펀치 드로우 스톱층을 형성하기 위한 이온 중비 공정을 진행한다. 그리고 고농도 불순물 영역,Halo 이온 주입층을 형성한다.
이와 같은 종래 기술의 반도체 소자의 제조 방법은 Halo 이온 주입층을 LDD구조의 소오스/드레인 영역에 인접 형성하여 LDD영역에서의 저항이 증가되어 문턱 전압이 높아지고, Iop(구동 전류)가 감소되는 문제가 있다.
본 발명은 상기와 같은 종래 기술의 반도체 소자의 문제머을 해결하기 위하여 안출한 것으로, 공정을 단순화하고 소자의 동작 특성을 향상시키는데 적당하도록한 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1f는 종래 기술의 반도체 소자의 제조 공정 단면도
도 2a내지 도 2e는 본 발명에 따른 반도체 소자의 제조 공정 단면도
도면의 주요부분에 대한 부호의 설명
20. 웰 영역 21. 필드 산화막
22. 제 1 버퍼 산화막 23. 제 1 포토레지스트층
24. 제 1 펀치 드로우 스톱층 25. 채널 이온 주입층
26. 제 2 포토레지스트층 27. 제 2 펀치 드로우 스톱층
28. 게이트 산화막 29. 게이트 물질층
30. 나이트라이드층 31. 제 3 포토레지스트층
32. 저농도 불순물 영역 33. 게이트 측벽
34. 제 2 버퍼 산화막 35. 제 4 포토레지스트층
36. 고농도 불순물 영역
공정을 단순화하고 소자의 동작 특성을 향상시키는데 적당하도록한 본 발명의 반도체 소자는소자 격리층에 의해 정의된 액티브 영역을 포함하는 반도체 기판과,상기 반도체 기판의 액티브 영역 내부에 제 1 깊이를 갖고 형성되는 제 1 펀치 드로우 스톱층과,상기 제 1 펀치 드로우 스톱층상의 그와 일정 간격을 갖는 반도체 기판의 표면내에 제 2 깊이를 갖고 소자의 문턱 전압을 조절하기 위해 형성되는 채널 이온 주입층과,상기 제 1 펀치 드로우 스톱층과 채널 이온 주입층사이의 채널 영역에 제 3 깊이를 갖고 형성되는 제 2 펀치 드로우 스톱층과,반도체 기판의 표면에 차례로 형성되는 게이트 산화막, 게이트 전극,나이트라이드층과,상기 게이트 전극의 측면에 형성되는 게이트 측벽 그리고 게이트 전극의 양측 반도체 기판내에 형성되는 LDD구조의 소오스/드레인 영역을 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자 및 그의 제조 공정에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2e는 본 발명에 따른 반도체 소자의 제조 공정 단면도이다.
본 발명의 반도체 소자의 제조 공정은 Halo 이온 주입층을 형성하지 않고 쇼트 채널 효과에 의한 소자 특성 저하를 막을 수 있도록한 것으로, 그 구조는 다음과 같다.
필드 산화막(21)에 의해 정의된 액티브 영역을 포함하는 반도체 기판(웰 영역(20)을 포함하는)과,상기 반도체 기판의 액티브 영역 내부에 제 1 깊이를 갖고 형성되는 제 1 펀치 드로우 스톱층(24)과,상기 제 1 펀치 드로우 스톱층(24)상의 그와 일정 간격을 갖는 반도체 기판의 표면내에 제 2 깊이를 갖고 소자의 문턱 전압을 조절하기 위해 형성되는 채널 이온 주입층(25)과,상기 제 1 펀치 드로우 스톱층(24)과 채널 이온 주입층(25)사이의 채널 영역에 제 3 깊이를 갖고 형성되는 제 2 펀치 드로우 스톱층(27)과,반도체 기판의 표면에 차례로 형성되는 게이트 산화막(28),게이트 전극,나이트라이드층(30)과,상기 게이트 전극의 측면에 형성되는 게이트 측벽(33) 그리고 게이트 전극의 양측 반도체 기판내에 형성되는 저농도 불순물 영역(32),고농도 불순물 영역(35)을 포함하여 구성된다.
이와 같은 구조를 갖는 본 발명의 반도체 소자의 공정 순서는 다음과 같다.
먼저, 도 2a에서와 같이, 반도체 기판의 표면내에 기판과 반대 도전형의 불순물 주입 및 확산 공정으로 웰 영역(20)을 형성하고 상기 웰 영역(20)이 형성된 반도체 기판의 소자 격리 영역에 필드 산화막(21)을 형성한다.
그리고 도 2b에서와 같이, 상기 반도체 기판의 표면에 후속되는 이온 주입 공정에 의한 기판 손상을 막기 위한 제 1 버퍼 산화막(22)을 형성한다.
이어, 상기 제 1 버퍼 산화막(22)이 형성된 반도체 기판의 소자 격리 영역상에 제 1 포토레지스트층(23)을 형성한다. 그리고 상기 제 1 포토레지스트층(23)을 마스크로하여 불순물 이온(NMOS의 경우 BF2,B 등의)을 주입하여 상기 웰 영역(20)내에 제 1 펀치 드로우 스톱층(24)을 형성한다. 그리고 상기 제 1 펀치 드로우 스톱층(24)의 형성시와는 이온 주입 조건을 달리하여 소자의 문턱 전압을 조절하기 위한 채널 이온 주입층(25)을 형성한다.
이어, 상기 제 1 포토레지스트층(23)을 제거하고 소자의 채널 영역을 제외한 부분에 제 2 포토레지스트층(26)을 형성하고, 그를 마스크로 하여 불순물 이온(NMOS의 경우 BF2,B 등의)을 주입하여 상기 웰 영역(20)내에 제 2 펀치 드로우 스톱층(27)을 형성한다. 이때, 상기의 제 2 펀치 드로우 스톱층(27)은 채널 영역의 채널 이온 주입층(25)와 제 1 펀치 드로우 스톱층(24)의 사이에 형성된다.
그리고 도 2d에서와 같이, 상기 제 2 포토레지스트층(26)을 제거하고 제 1 버퍼 산화막(22)을 제거하고 반도체 기판의 표면에 게이트 산화막(28)을 형성한다.
이어, 상기 게이트 산화막(28)상에 게이트 물질층(29),나이트라이드층(30)을 차례로 형성한다. 그리고 상기 게이트 물질층(29),나이트라이드층(30)을 포토리소그래피 공정으로 선택적으로 제거하여 게이트 전극을 형성한다.
그리고 소자 격리 영역상에 다시 제 3 포토레지스트층(31)을 형성하고 상기 게이트 전극을 마스크로하여 저농도의 불순물 이온을 주입하여 저농도 불순물 영역(32)을 형성한다.(NMOS의 경우에는 P,As 등의)
이어, 도 2e에서와 같이, 상기 제 3 포토레지스트층(31)을 제거하고 전면에 게이트 측벽 형성용 물질을 증착하고 에치백하여 게이트 측벽(33)을 형성한다.
그리고 상기 게이트 측벽(33)게이트 전극을 포함하는 전면에 후속되는 이온 주입 공정에서 기판에 가해지는 스트레스를 줄이기 위한 제 2 버퍼 산화막(34)을 형성한다.
이어, 다시 소자 격리 영역상에 제 4 포토레지스트층(35)을 형성하고 노출된 게이트 전극의 양측 반도체 기판의 표면내에 고농도의 불순물을 주입하여 고농도 불순물 영역(36)을 형성하고 어닐 공정으로 주입된 이온층을 확산하여 LDD구조의 소오스/드레인 영역을 형성한다.
이와 같은 본 발명의 반도체 소자의 제조 공정은 제 1 펀치 드로우 스톱층(24)을 형성하여 소오스/드레인 영역의 하측 부분에서 공핍 영역이 확대되는 것을 막는다.
그리고 제 2 펀치 드로우 스톱층(27)은 소오스와 드레인간의 직접적인 펀치 드로우 현상의 발생을 억제하는 역할을 한다.
여기서, 제 2 펀치 드로우 스톱층(27)에 의해 채널 영역 주위의 이온 농도가 증가할 수 있으므로 채널 이온 주입층(25)은 제 2 펀치 드로우 스톱층(27)의 이온과 반대 도전형의 이온을 사용하여 형성한다.
이와 같은 본 발명의 반도체 소자의 제조 공정은 채널 영역에만 펀치 드로우 스톱층을 형성하고 Halo 이온 주입층을 형성하지 않아 LDD영역의 저항을 감소시킬 수 있다.
즉, Halo 이온 주입에 의한 문턱 전압의 증가,Iop(구동 전류)의 감소 현상을 막아 소자의 특성을 향상시키는 효과가 있다.
Claims (4)
- 소자 격리층에 의해 정의된 액티브 영역을 포함하는 반도체 기판과,상기 반도체 기판의 액티브 영역 내부에 제 1 깊이를 갖고 형성되는 제 1 펀치 드로우 스톱층과,상기 제 1 펀치 드로우 스톱층상의 그와 일정 간격을 갖는 반도체 기판의 표면내에 제 2 깊이를 갖고 소자의 문턱 전압을 조절하기 위해 형성되는 채널 이온 주입층과,상기 제 1 펀치 드로우 스톱층과 채널 이온 주입층사이의 채널 영역에 제 3 깊이를 갖고 형성되는 제 2 펀치 드로우 스톱층과,반도체 기판의 표면에 차례로 형성되는 게이트 산화막, 게이트 전극,나이트라이드층과,상기 게이트 전극의 측면에 형성되는 게이트 측벽 그리고 게이트 전극의 양측 반도체 기판내에 형성되는 LDD구조의 소오스/드레인 영역을 포함하여 구성되는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 반도체 기판의 표면으로 부터 제 1 깊이 〉제 3 깊이 〉제 2 깊이의 순서로 형성되는 것을 특징으로 하는 반도체 소자.
- 소자 격리층에 의해 정의된 액티브 영역을 포함하는 반도체 기판의 전면에 제 1 버퍼 산화막을 형성하고 반도체 기판의 액티브 영역 내부에 제 1 펀치 드로우 스톱층을 형성하는 공정과,상기 제 1 펀치 드로우 스톱층상의 그와 일정 간격을 갖는 반도체 기판의 표면내에 소자의 문턱 전압을 조절하기 위한 채널 이온 주입층을 형성하는 공정과,상기 제 1 펀치 드로우 스톱층과 채널 이온 주입층사이의 채널 영역에 제 2 펀치 드로우 스톱층을 형성하고 반도체 기판의 표면에 게이트 산화막을 형성하는 공정과,상기 게이트 산화막상에 상면에 나이트라이드층을 포함하는 게이트 전극을 형성하는 공정과,상기 게이트 전극을 마스크로하여 저농도의 불순물 이온을 주입하여 저농도 불순물 영역을 형성하고 게이트 전극의 측면에 게이트 측벽을 형성하는 공정과,전면에 제 2 버퍼 산화막을 형성하고 게이트 전극의 양측 반도체 기판의 표면내에 고농도의 불순물을 주입하여 고농도 불순물 영역을 형성하여 LDD구조의 소오스/드레인 영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서, 제 2 펀치 드로우 스톱층에 의해 채널 영역 주위의 이온 농도가 증가하는 것을 억제하기 위하여 채널 이온 주입층을 제 2 펀치 드로우 스톱층과 반대 도전형의 이온을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970054381A KR100239420B1 (ko) | 1997-10-23 | 1997-10-23 | 반도체 소자 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970054381A KR100239420B1 (ko) | 1997-10-23 | 1997-10-23 | 반도체 소자 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990033123A KR19990033123A (ko) | 1999-05-15 |
| KR100239420B1 true KR100239420B1 (ko) | 2000-01-15 |
Family
ID=19523256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970054381A KR100239420B1 (ko) | 1997-10-23 | 1997-10-23 | 반도체 소자 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239420B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707087B1 (ko) * | 2001-03-16 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체소자의 제조방법 |
| KR100794094B1 (ko) * | 2001-12-28 | 2008-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
-
1997
- 1997-10-23 KR KR1019970054381A patent/KR100239420B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990033123A (ko) | 1999-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548143A (en) | Metal oxide semiconductor transistor and a method for manufacturing the same | |
| KR100223847B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| KR19980029024A (ko) | 모스펫 및 그 제조방법 | |
| US6054357A (en) | Semiconductor device and method for fabricating the same | |
| KR950013790B1 (ko) | 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법 | |
| KR100239420B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JPH07263693A (ja) | Ｆｅｔの製造方法及び集積構造 | |
| KR101099560B1 (ko) | 고전압 트랜지스터 제조방법 | |
| KR100375600B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100937649B1 (ko) | 반도체 장치의 트렌지스터 형성 방법 | |
| KR20040009748A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR960000229B1 (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법 | |
| KR100290874B1 (ko) | 모스펫(mosfet)제조방법 | |
| JPH11220128A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100212150B1 (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR100190380B1 (ko) | 액세스트랜지스터에대한드라이브트랜지스터의셀비율증대방법 | |
| KR100537272B1 (ko) | 반도체 소자의 제조 방법 | |
| KR940002781B1 (ko) | 곡면 이중 게이트를 갖는 반도체 장치의 제조방법 | |
| KR100252870B1 (ko) | 반도체소자의 제조방법 | |
| KR0156158B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050108197A (ko) | 엔모스 트랜지스터 형성방법 | |
| KR100308783B1 (ko) | 반도체소자제조방법 | |
| KR100250690B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |