KR100375600B1 - 트랜지스터 및 그의 제조 방법 - Google Patents
트랜지스터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100375600B1 KR100375600B1 KR10-1999-0064093A KR19990064093A KR100375600B1 KR 100375600 B1 KR100375600 B1 KR 100375600B1 KR 19990064093 A KR19990064093 A KR 19990064093A KR 100375600 B1 KR100375600 B1 KR 100375600B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- gate electrode
- device isolation
- transistor
- channel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 abstract description 36
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 description 24
- 239000010410 layer Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 트랜지스터 및 그의 제조 방법에 관한 것으로, 특히 소자 분리 산화막의 상부 부위의 식각으로 돌출된 활성 영역의 반도체 기판에 채널 조절용 불순물 이온을 틸트 이온주입 하여 채널 폭과 게이트 폭을 증가시키므로, 게이트 폭의 증가로 게이트 저항 및 층간 기생 캐패시터를 감소시키고 채널 폭의 증가로 드레인 전류가 증가되어 소자의 동작 속도를 향상시키고 또한 틸트 이온주입으로 소자 분리 산화막의 측면 부위의 채널 조절용 불순물 이온 농도가 증가되기 때문에 기생 트랜지스터가 트랜지스터보다 먼저 턴-온되는 현상을 방지하여 험프 현상 및 누설 전류를 방지하므로 소자의 집적화를 향상시키는 특징이 있다.
Description
본 발명은 트랜지스터 및 그의 제조 방법에 관한 것으로, 특히 채널(Channel) 폭과 게이트 폭을 증가시켜 소자의 동작 속도 및 집적도를 향상시키는 트랜지스터 및 그의 제조 방법에 관한 것이다.
도 1은 종래 기술에 따른 트랜지스터를 나타낸 레이아웃도이다.
그리고, 도 2는 도 1의 Ⅰ-Ⅰ선상의 트랜지스터를 나타낸 구조 단면도이고, 도 3은 도 1의 Ⅱ-Ⅱ선상의 트랜지스터를 나타낸 구조 단면도이다.
종래의 기술에 따른 트랜지스터는 도 1 그리고 도 2 및 도 3에서와 같이, p형이며 소자 분리 영역, 활성 영역 및 채널 영역(C)이 정의된 반도체 기판(11), 상기 반도체 기판(11) 표면내의 소자 분리 영역에 형성되는 소자 분리 산화막(14), 상기 소자 분리 산화막(14)과 활성 영역의 일부 부위 그리고 채널 영역(C)의 반도체 기판(11)상에 게이트 산화막(15)을 내재하며 막대 모양의 일 방향으로 형성된 다수 개의 게이트 전극들(16), 상기 각 게이트 전극(16) 양측의 반도체 기판(11) 표면내의 활성 영역에 형성되는 엘디디(Lightly Doped Drain:LDD) 영역(17), 상기 각 게이트 전극(16) 양측의 반도체 기판(11)상에 형성되는 제 2 질화막 스페이서(Spacer)(18) 및 상기 제 2 질화막 스페이서(18)를 포함한 각 게이트 전극(16) 양측의 반도체 기판(11) 표면내의 활성 영역에 형성되는 소오스/드레인 영역(19)으로 구성된다.
도 4a 내지 도 4d는 도 1의 Ⅰ-Ⅰ선상의 트랜지스터의 제조 방법을 나타낸 공정 단면도이고, 도 5a 내지 도 5d는 도 1의 Ⅱ-Ⅱ선상의 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
종래 기술에 따른 트랜지스터의 제조 방법은 도 4a 및 도 5a에서와 같이, 일반적인 에스티아이(Shallow Trench Isolation:STI) 방법으로 소자 분리 영역이 정의되며 p형인 반도체 기판(11)상에 패드(Pad) 산화막(12), 질화막(13) 및 제 1 감광막을 차례로 형성한다.
그리고, 상기 제 1 감광막을 상기 소자 분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 1 질화막(13), 제 1 산화막(12) 및 반도체 기판(11)을 선택적 식각하여 트렌치를 형성한다.
이어, 상기 제 1 감광막을 제거한 다음, 상기 트렌치를 포함한 전면에 소자 분리 산화막(14)을 성장시키고, 상기 제 1 질화막(13)을 식각 종말점으로 하여 상기 소자 분리 산화막(14)을 시엠피(Chemical Mechanical Polishing:CMP) 방법 또는 에치 백(Etch Back) 방법을 사용하여 상기 트렌치내에만 남기면서 평탄화 시킨다.
도 4b 및 도 5b에서와 같이, 상기 반도체 기판(11)상에 형성된 제 1 질화막(13) 및 제 1 산화막(12)을 제거하고, 상기 소자 분리 산화막(14)을 포함한 반도체 기판(11)상에 채널 조절용 불순물 이온의 이온주입 공정을 하여 상기 반도체 기판(11) 표면내에 채널 영역(C)을 형성한다.
여기서, 채널 폭에 따른 문턱 전압을 나타낸 도면인 도 6에서와 같이, 상기 채널 영역(C) 폭의 크기가 A영역 이하로 작을 경우에는 급격하게 트랜지스터의 문턱 전압(Vt)이 변화게 된다.
그리고, 험프 현상의 발생을 나타낸 도면인 도 7에서와 같이, 이온들이 후공정 등에 의해 외부로 확산되기 때문에 상기 소자 분리 산화막(14)의 측벽 부위에 채널 조절용 불순물 이온 농도가 작아 기생 트랜지스터가 트랜지스터보다 먼저 턴-온(Turn-on)되어 즉 기생 트랜지스터가 트랜지스터의 턴-온 게이트 전압(Vg)보다 더 작은 Vg에서 턴-온되어 험프(Hump) 현상이 발생된다.
그리고, 전면의 열산화 공정으로 상기 반도체 기판(11)상에 제 2 산화막을 성장시킨 다음, 상기 제 2 산화막상에 다결정 실리콘층(16a)과 텅스텐(W)층(16b)을 형성한다.
이어, 상기 텅스텐층(16b)상에 제 2 감광막을 도포하고, 상기 제 2 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 텅스텐층(16b), 다결정 실리콘층(16a) 및 제 2 산화막을 선택적으로 식각하여 게이트산화막(15)과 게이트 전극(16)을 형성한 후, 상기 제 2 감광막을 제거한다.
도 4c 및 도 5c에서와 같이, 상기 게이트 전극(16)을 마스크로 전면에 저농도 n형 불순물 이온주입 공정을 실시하고, 드라이브-인(Drive-in) 확산함으로써 상기 게이트 전극(16) 양측의 반도체 기판(11) 표면내의 활성 영역에 LDD 영역(17)을 형성한다.
도 4d 및 도 5d에서와 같이, 상기 게이트 전극(16)을 포함한 전면에 제 2 질화막을 형성하고, 상기 제 2 질화막을 에치 백하여 상기 게이트 전극(16) 양측의 반도체 기판(11)상에 제 2 질화막 스페이서(18)를 형성한다.
그리고, 상기 게이트 전극(16)과 제 2 질화막 스페이서(18)를 마스크로 고농도 n형 불순물 이온주입 공정을 실시하고, 드라이브 인 확산하므로써 상기 제 2 질화막 스페이서(18)를 포함한 게이트 전극(16) 양측의 반도체 기판(11) 표면내의 활성 영역에 소오스/드레인 영역(19)을 형성한다.
그러나 종래의 트랜지스터 및 그의 제조 방법은 소자의 집적화에 따라 다음과 같은 문제점이 있었다.
첫째, 게이트 폭의 감소로 게이트 저항 및 층간 기생 캐패시터가 증가하고 또한 채널 폭의 감소로 드레인 전류가 감소되어 소자의 동작 속도가 감소된다.
둘째, 소자 분리 산화막의 측면 부위에 채널 조절용 불순물 이온 농도의 감소로 그리고 기생 트랜지스터가 트랜지스터보다 먼저 턴-온되어 험프 현상이 발생되고 누설 전류가 증가된다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 소자 분리 산화막의 상부 부위의 식각으로 돌출된 활성 영역의 반도체 기판에 채널 조절용 불순물 이온을 틸트(Tilt) 이온주입 하여 채널 폭과 게이트 폭을 증가시키는 트랜지스터 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 트랜지스터를 나타낸 레이아웃도
도 2는 도 1의 Ⅰ-Ⅰ선상의 트랜지스터를 나타낸 구조 단면도
도 3은 도 1의 Ⅱ-Ⅱ선상의 트랜지스터를 나타낸 구조 단면도
도 4a 내지 도 4d는 도 1의 Ⅰ-Ⅰ선상의 트랜지스터의 제조 방법을 나타낸 공정 단면도
도 5a 내지 도 5d는 도 1의 Ⅱ-Ⅱ선상의 트랜지스터의 제조 방법을 나타낸 공정 단면도
도 6은 채널 폭에 따른 문턱 전압을 나타낸 그래프
도 7은 험프 현상의 발생을 나타낸 그래프
도 8은 본 발명의 실시 예에 따른 트랜지스터를 나타낸 레이아웃도
도 9는 도 8의 Ⅲ-Ⅲ선상의 트랜지스터를 나타낸 구조 단면도
도 10은 도 8의 Ⅳ-Ⅳ선상의 트랜지스터를 나타낸 구조 단면도
도 11a 내지 도 11d는 도 8의 Ⅲ-Ⅲ선상의 트랜지스터의 제조 방법을 나타낸 공정 단면도
도 12a 내지 도 12d는 도 8의 Ⅳ-Ⅳ선상의 트랜지스터의 제조 방법을 나타낸공정 단면도
<도면의 주요부분에 대한 부호의 설명>
11: 반도체 기판 12: 패드 산화막
13: 제 1 질화막 14: 소자 분리 산화막
15: 게이트 산화막 16: 게이트 전극
17: LDD 영역 18: 제 2 질화막 스페이서
19: 소오스/드레인 영역
이상의 목적을 달성하기 위해 본 발명에 따른 트랜지스터는소자 분리 영역, 활성 영역 및 채널 영역이 정의된 기판과,상기 활성 영역의 기판이 돌출되도록 소정두께 식각된 소자 분리막과,상기 돌출된 활성영역의 중앙부를 통과하는 막대 모양으로 형성된 게이트전극과,상기 게이트전극 하부로 형성된 채널 영역과,상기 게이트전극 양측의 돌출된 활성영역에 형성된 소오스/드레인 영역과,상기 게이트전극 측벽 및 돌출된 활성영역 측벽에 형성된 절연막 스페이서를 포함하는 것을 특징으로 한다.또한, 이상의 목적을 달성하기 위해 본 발명에 따른 트랜지스터 제조방법은,기판 상에 활성영역을 정의하는 소자분리막을 형성하되, 상기 소자분리막을 소정두께 식각하여 상기 활성영역의 기판을 돌출시키는 공정과,상기 돌출된 활성영역에 채널 조절 이온을 이온주입하는 공정과,상기 돌출된 활성영역 상에 게이트절연막이 게재된 게이트전극을 형성하는 공정과,상기 게이트전극을 마스크로 하여 상기 돌출된 활성영역에 저농도의 불순물을 이온주입하는 공정과,상기 게이트전극 및 돌출된 활성영역의 기판 측벽에 절연막 스페이서를 형성하는 공정과,상기 절연막 스페이서 및 게이트전극을 마스크로 하여 상기 돌출된 활성영역 고농도의 불순물을 이온주입하는 공정을 포함하는 것을 특징으로 한다.상기와 같은 본 발명에 따른 트랜지스터 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 8은 본 발명의 실시 예에 따른 트랜지스터를 나타낸 레이아웃도이다.
그리고, 도 9는 도 8의 Ⅲ-Ⅲ선상의 트랜지스터를 나타낸 구조 단면도이고, 도 10은 도 8의 Ⅳ-Ⅳ선상의 트랜지스터를 나타낸 구조 단면도이다.
본 발명의 실시 예에 따른 트랜지스터는 도 8 그리고 도 9 및 도 10에서와 같이, p형이며 소자 분리 영역, 활성 영역 및 채널 영역(C')이 정의된 반도체 기판(11), 상기 활성 영역의 반도체 기판(11)이 돌출되도록 상기 반도체 기판(11)내의 소자 분리 영역에 상부 부위가 식각되어 형성되는 소자 분리 산화막(14), 상기 일부 부위의 소자 분리 산화막(14)상에 그리고 활성 영역의 일부 부위와 채널 영역(C')의 반도체 기판(11)상에 게이트 산화막(15)을 내재하며 막대 모양의 일 방향으로 형성되어 상기 식각된 소자 분리 산화막(14)의 측면 부위만큼 그 폭이 증가된 다수 개의 게이트 전극들(16), 상기 활성 영역의 각 게이트 전극(16) 양측의 반도체 기판(11) 표면내에 형성되는 LDD 영역(17), 상기 각 게이트 전극(16) 양측의 반도체 기판(11)상에 형성되는 질화막 스페이서(18) 및 상기 활성 영역의 질화막 스페이서(18)를 포함한 각 게이트 전극(16) 양측의 반도체 기판(11) 표면내에 형성되는 소오스/드레인 영역(19)으로 구성된다.
도 11a 내지 도 11d는 도 8의 Ⅲ-Ⅲ선상의 트랜지스터의 제조 방법을 나타낸공정 단면도이고, 도 12a 내지 도 12d는 도 8의 Ⅳ-Ⅳ선상의 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 트랜지스터의 제조 방법은 도 11a 및 도 12a에서와 같이, 일반적인 STI 방법으로 소자 분리 영역이 정의되며 p형인 반도체 기판(11)상에 패드 산화막(12), 질화막(13) 및 제 1 감광막을 차례로 형성한다.
그리고, 상기 제 1 감광막을 상기 소자 분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 1 질화막(13), 제 1 산화막(12) 및 반도체 기판(11)을 선택적 식각하여 트렌치를 형성한다.
이어, 상기 제 1 감광막을 제거한 다음, 상기 트렌치를 포함한 전면에 소자 분리 산화막(14)을 성장시키고, 상기 제 1 질화막(13)을 식각 종말점으로 하여 상기 소자 분리 산화막(14)을 CMP 방법 또는 에치 백 방법을 사용하여 상기 트렌치내에만 남으면서 평탄화 시킨다.
도 11b 및 도 12b에서와 같이, 상기 반도체 기판(11)상에 형성된 제 1 질화막(13) 및 제 1 산화막(12)을 제거하고, 상기 소자 분리 산화막(14)을 상기 트렌치의 측벽 부위가 노출되도록 즉 상기 활성 영역의 반도체 기판(11)이 돌출되도록 상기 소자 분리 산화막(14)을 전면 식각한다.
여기서, 상기 소자 분리 산화막(14)의 전면 식각 공정시 CMP 방법 또는 에치 백 방법을 사용하여 상기 형성된 소자 분리 산화막(14) 두께의 절반이 잔존하도록 식각한다.
그리고 상기 절반의 두께로 잔존한 소자 분리 산화막(14)을 포함한 반도체 기판(11)상에 틸트 이온주입 방법으로 채널 조절용 불순물 이온을 주입한다.
여기서, 상기 틸트 이온주입 방법에 의해 상기 노출된 트렌치의 측벽 부위에도 채널 조절용 불순물 이온의 이온주입 공정이 진행되어 상기 노출된 트렌치의 측벽 부위를 포함한 반도체 기판(11) 표면내에 채널 영역(C')을 형성한다.
도 11c 및 도 12c에서와 같이, 전면의 열산화 공정으로 상기 반도체 기판(11)상에 제 2 산화막을 성장시킨 다음, 상기 제 2 산화막상에 다결정 실리콘층(16a)과 텅스텐층(16b)을 형성한다.
그리고, 상기 텅스텐층(16b)상에 제 2 감광막을 도포하고, 상기 제 2 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 텅스텐층(16b), 다결정 실리콘층(16a) 및 제 2 산화막을 선택적으로 식각하여 게이트 산화막(15)과 게이트 전극(16)을 형성한 후, 상기 제 2 감광막을 제거한다.
그리고, 상기 게이트 전극(16)을 마스크로 전면에 저농도 n형 불순물 이온주입 공정을 실시하고, 드라이브-인 확산함으로써 상기 게이트 전극(16) 양측의 반도체 기판(11) 표면내의 활성 영역에 LDD 영역(17)을 형성한다.
도 11d 및 도 12d에서와 같이, 상기 게이트 전극(16)을 포함한 전면에 제 2 질화막을 형성하고, 상기 제 2 질화막을 에치 백하여 상기 게이트 전극(16) 양측의 반도체 기판(11)상에 제 2 질화막 스페이서(18)를 형성한다.
그리고, 상기 게이트 전극(16)과 제 2 질화막 스페이서(18)를 마스크로 고농도 n형 불순물 이온주입 공정을 실시하고, 드라이브 인 확산하므로써 상기 제 2 질화막 스페이서(18)를 포함한 게이트 전극(16) 양측의 반도체 기판(11) 표면내의 활성 영역에 소오스/드레인 영역(19)을 형성한다.
본 발명의 트랜지스터 및 그의 제조 방법은 소자 분리 산화막의 상부 부위의 식각으로 돌출된 활성 영역의 반도체 기판에 채널 조절용 불순물 이온을 틸트 이온주입 하여 채널 폭과 게이트 폭을 증가시키므로, 게이트 폭의 증가로 게이트 저항 및 층간 기생 캐패시터를 감소시키고 채널 폭의 증가로 드레인 전류가 증가되어 소자의 동작 속도를 향상시키고 또한 틸트 이온주입으로 소자 분리 산화막의 측면 부위의 채널 조절용 불순물 이온 농도가 증가되기 때문에 기생 트랜지스터가 트랜지스터보다 먼저 턴-온되는 현상을 방지하여 험프 현상 및 누설 전류를 방지하므로 소자의 집적화를 향상시키는 효과가 있다.
Claims (4)
- 소자 분리 영역, 활성 영역 및 채널 영역이 정의된 기판과,상기 활성 영역의 기판이 돌출되도록 소정두께 식각된 소자 분리막과,상기 돌출된 활성영역의 중앙부를 통과하는 막대 모양으로 형성된 게이트전극과,상기 게이트전극 하부로 형성된 채널 영역과,상기 게이트전극 양측의 돌출된 활성영역에 형성된 소오스/드레인 영역과,상기 게이트전극 측벽 및 돌출된 활성영역 측벽에 형성된 절연막 스페이서를 포함하는 것을 특징으로 하는 트랜지스터.
- 기판 상에 활성영역을 정의하는 소자분리막을 형성하되, 상기 소자분리막을 소정두께 식각하여 상기 활성영역의 기판을 돌출시키는 공정과,상기 돌출된 활성영역에 채널 조절 이온을 이온주입하는 공정과,상기 돌출된 활성영역 상에 게이트절연막이 게재된 게이트전극을 형성하는 공정과,상기 게이트전극을 마스크로 하여 상기 돌출된 활성영역에 저농도의 불순물을 이온주입하는 공정과,상기 게이트전극 및 돌출된 활성영역의 기판 측벽에 절연막 스페이서를 형성하는 공정과,상기 절연막 스페이서 및 게이트전극을 마스크로 하여 상기 돌출된 활성영역 고농도의 불순물을 이온주입하는 공정을 포함하는 트랜지스터 제조방법.
- 제 2 항에 있어서,상기 소자 분리막은 소자 분리막 두께의 절반을 남기는 CMP 방법이나 에치 백 방법을 사용하여 식각하는 것을 특징으로 하는 트랜지스터의 제조 방법.
- 제 2 항에 있어서,상기 채널 조절 이온은 틸트 이온주입 방법에 의해 이온주입하는 것을 특징으로 하는 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0064093A KR100375600B1 (ko) | 1999-12-28 | 1999-12-28 | 트랜지스터 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0064093A KR100375600B1 (ko) | 1999-12-28 | 1999-12-28 | 트랜지스터 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061597A KR20010061597A (ko) | 2001-07-07 |
| KR100375600B1 true KR100375600B1 (ko) | 2003-03-15 |
Family
ID=19631411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0064093A KR100375600B1 (ko) | 1999-12-28 | 1999-12-28 | 트랜지스터 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100375600B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150078590A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100627518B1 (ko) * | 2004-12-30 | 2006-09-21 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100606925B1 (ko) * | 2004-12-30 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 핀 구조 전계 트랜지스터의 제조방법 |
| KR100731142B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Ｍｏｓ 트랜지스터 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129335A (ja) * | 1991-10-31 | 1993-05-25 | Sharp Corp | 縦型トランジスタの製造方法 |
-
1999
- 1999-12-28 KR KR10-1999-0064093A patent/KR100375600B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129335A (ja) * | 1991-10-31 | 1993-05-25 | Sharp Corp | 縦型トランジスタの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150078590A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
| KR102153000B1 (ko) | 2013-12-31 | 2020-09-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061597A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| KR100205320B1 (ko) | 모스펫 및 그 제조방법 | |
| JPH06333942A (ja) | トランジスタの製造方法 | |
| KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
| KR19990023850A (ko) | 반도체 장치 제조 방법 | |
| JPH11150270A (ja) | トランジスターの特性を改善するための半導体装置製造方法 | |
| KR100315728B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| US6621118B2 (en) | MOSFET, semiconductor device using the same and production process therefor | |
| KR100375600B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| US7575989B2 (en) | Method of manufacturing a transistor of a semiconductor device | |
| JP4170270B2 (ja) | モストランジスタ及びその製造方法 | |
| KR100390907B1 (ko) | 반도체 소자의 제조방법 | |
| US5923949A (en) | Semiconductor device having fluorine bearing sidewall spacers and method of manufacture thereof | |
| KR100479820B1 (ko) | 반도체소자의 제조방법 | |
| KR100761547B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100239420B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100516230B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100555454B1 (ko) | Soi 트랜지스터의 제조방법 | |
| KR940010926B1 (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
| KR100935249B1 (ko) | 고전압 소자 및 그의 제조 방법 | |
| KR100263464B1 (ko) | 반도체 소자 격리방법 | |
| KR19990074932A (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR100537272B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100308783B1 (ko) | 반도체소자제조방법 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |