KR100537272B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100537272B1
KR100537272B1 KR10-1999-0048425A KR19990048425A KR100537272B1 KR 100537272 B1 KR100537272 B1 KR 100537272B1 KR 19990048425 A KR19990048425 A KR 19990048425A KR 100537272 B1 KR100537272 B1 KR 100537272B1
Authority
KR
South Korea
Prior art keywords
forming
threshold voltage
region
ion implantation
gate electrode
Prior art date
Application number
KR10-1999-0048425A
Other languages
English (en)
Other versions
KR20010045218A (ko
Inventor
이기민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0048425A priority Critical patent/KR100537272B1/ko
Publication of KR20010045218A publication Critical patent/KR20010045218A/ko
Application granted granted Critical
Publication of KR100537272B1 publication Critical patent/KR100537272B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 추가적인 이온 주입 공정없이 고문턱 전압의 소자를 형성할 수 있도록하여 공정 단순화하고 소자의 특성을 향상시킬 수 있도록한 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판의 소정 영역내에 웰 영역을 형성하는 단계;상기 웰 영역내에 노말 문턱 전압 조절용 이온 주입 공정을 진행하고 웰 영역상에 게이트 전극을 형성하는 단계;상기 게이트 전극의 양측 반도체 기판 표면내에 LDD 영역을 형성하고 소자의 문턱 전압을 높이기 위한 고문턱 전압 조절용 불순물 이온을 주입하는 단계;상기 게이트 전극의 측면에 게이트 측벽을 형성하고 고농도 불순물을 이온 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 제조 방법{Method for fabricating of semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 특히 추가적인 이온 주입 공정없이 고문턱 전압의 소자를 형성할 수 있도록하여 공정 단순화하고 소자의 특성을 향상시킬 수 있도록한 반도체 소자의 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 제조 방법에 관하여 설명하면 다음과 같다.
도 1a내지 도 1f는 종래 기술의 반도체 소자의 공정 단면도이다.
먼저, 도 1a에서와 같이, 반도체 기판(1)의 소정 영역내에 n형 불순물 이온을 주입하여 N형 웰 영역(2)을 형성한다.
그리고 도 1b에서와 같이, 상기 N형 웰 영역(2)내에 노말 PMOS 트랜지스터를 형성하기 위한 pMOS Vt 이온 주입 공정을 진행한다.
이와 같은 이온 주입 공정시에 이온 주입 영역을 선택하기 위하여 마스크층(도면에 도시하지 않음)을 형성한다.
마스크층은 통상적으로 산화막 또는 질화막의 절연층을 형성하고 포토리소그래피 공정으로 선택적으로 패터닝하여 형성한다.
이어, 도 도 1c에서와 같이, 고문턱 전압을 갖는 pMOS High Vt 트랜지스터를 형성하기 위하여 pMOS High Vt 이온 주입 공정을 진행한다.
그리고 도 1d에서와 같이, 상기 pMOS High Vt 이온 주입 공정이 이루어진 N형 웰 영역(2)상에 게이트 산화막 및 게이트 전극(3)을 형성한다.
그리고 상기 게이트 전극(3)을 마스크로 LDD 이온 주입 공정을 진행하여 게이트 전극(3)의 양측 반도체 기판(1) 표면내에 LDD 영역(4a)(4b)을 형성한다.
이어, 도 1e에서와 같이, 원하는 레벨의 고문턱 전압을 얻기 위하여 Halo 이온 주입 공정을 진행하여 Halo 이온 주입 영역(5a)(5b)을 상기 LDD 영역(4a)(4b)과 기판의 계면에 위치되도록 형성한다.
그리고 도 1f에서와 같이, 상기 게이트 전극(3)의 측면에 게이트 측벽(7)을 형성하고 고농도의 p형 불순물 이온을 주입하여 LDD 구조의 소오스/드레인 영역(6a)(6b)을 형성한다.
이와 같은 종래 기술의 고문턱 전압 트랜지스터 제조 공정은 웰 영역을 형성하기 위한 웰 마스크를 이용하여 이온 주입을 행한후에 일반적인 MOSFET 제조 공정에 따라 LDD 영역에 Halo 이온 주입등을 하여 Vt를 높이기 위한 방법을 사용한다.
그러나 이와 같은 종래 기술의 반도체 소자의 제조 방법은 다음과 같은 문제가 있다.
첫째, 고문적 전압을 얻기 위하여 도핑된 As의 경우에는 p+ 확산(diffusion)을 충분히 방지하지 못하여 게이트와 LDD 영역의 오버랩 정도가 커지게 된다.
이는 GIDL(Gate Induced Drain Leakage)문제를 일으키게 되고, 게이트 오버랩 영역의 증가로 인한 커패시턴스의 증가로 인하여 소자 특성의 저하를 가져온다.
둘째, P 이온의 경우에는 As에 비해 확산 제어는 용이하지만, 상대적으로 큰 확산도에 의해 원하는 만큼의 문턱 전압 상승 효과를 기대하기 어려워 Halo 이온 주입 공정을 반드시 필요로 한다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 제조 방법의 문제를 해결하기 위하여 안출한 것으로, 추가적인 이온 주입 공정없이 고문턱 전압의 소자를 형성할 수 있도록하여 공정 단순화하고 소자의 특성을 향상시킬 수 있도록한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판의 소정 영역내에 웰 영역을 형성하는 단계;상기 웰 영역내에 노말 문턱 전압 조절용 이온 주입 공정을 진행하고 웰 영역상에 게이트 전극을 형성하는 단계;상기 게이트 전극의 양측 반도체 기판 표면내에 LDD 영역을 형성하고 소자의 문턱 전압을 높이기 위한 고문턱 전압 조절용 불순물 이온을 주입하는 단계;상기 게이트 전극의 측면에 게이트 측벽을 형성하고 고농도 불순물을 이온 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2e는 본 발명에 따른 반도체 소자의 공정 단면도이다.
먼저, 도 2a에서와 같이, 반도체 기판(21)의 소정 영역내에 n형 불순물 이온을 주입하여 N형 웰 영역(22)을 형성한다.
그리고 도 2b에서와 같이, 상기 N형 웰 영역(22)내에 노말 PMOS 트랜지스터를 형성하기 위한 pMOS Vt 이온 주입 공정을 진행한다.
이와 같은 이온 주입 공정시에 이온 주입 영역을 선택하기 위하여 마스크층(도면에 도시하지 않음)을 형성한다. 마스크층은 통상적으로 산화막 또는 질화막의 절연층을 형성하고 포토리소그래피 공정으로 선택적으로 패터닝하여 형성한다.
이어, 도 2c에서와 같이, 상기 pMOS 노말 Vt 이온 주입 공정이 이루어진 N형 웰 영역(22)상에 게이트 산화막 및 게이트 전극(23)을 형성한다.
그리고 상기 게이트 전극(23)을 마스크로 LDD 이온 주입 공정을 진행하여 게이트 전극(23)의 양측 반도체 기판(21) 표면내에 LDD 영역(24a)(24b)을 형성한다.
이어, 도 2d에서와 같이, 상기 게이트 전극(23)을 마스크로 소자의 문턱 전압을 높이기 위해 질소(Nitrogen) 이온을 주입하여 Vt 증가 이온 주입 영역(25a)(25b)을 형성한다.
그리고 도 2e에서와 같이, 상기 게이트 전극(23)의 측면에 게이트 측벽(26)을 형성하고 고농도의 p형 불순물을 이온 주입하여 소오스/드레인 영역(27a)(27b)을 형성한다.
이와 같은 본 발명에 따른 반도체 소자의 제조 방법은 소자의 문턱 전압을 높이기 위한 halo 이온 주입 공정을 하지 않고 LDD 마스크를 이용하여 문턱 전압을 높이기 위한 질소 이온 주입 공정을 진행하여 공정을 단순화할 수 있다.
이는 As 도팬트를 사용하는 경우에 충분하지 못한 p+ 확산에 따른 게이트와 LDD 영역의 오버랩 영역의 증가로 인한 커패시턴스 증가의 문제를 해결한다.
이와 같은 본 발명에 따른 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.
웰 영역 형성 공정시에 고문턱 전압을 얻기 위한 별도의 이온 주입 공정을 하지 않고 halo 이온 주입 공정을 하지 않아 공정을 단순화하는 효과가 있다.
이는 질소 이온이 LDD 영역에 도핑되므로써 halo 이온 주입 공정 없이도 고농도 p+ 이온의 확산을 억제하기 때문에 게이트와 LDD 영역의 오버랩 영역이 커지는 것을 방지하는 효과가 있다.
이와 같은 본 발명의 반도체 소자의 제조 방법은 별도의 추가 공정 없이 고문턱 전압의 소자를 형성할 수 있고, GIDL 문제를 해결할 수 있는 장점을 갖는다.
도 1a내지 도 1f는 종래 기술의 반도체 소자의 공정 단면도
도 2a내지 도 2e는 본 발명에 따른 반도체 소자의 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21. 반도체 기판 22. N형 웰 영역
23. 게이트 전극 24a.24b. LDD 영역
25a.25b. Vt 증가 이온 주입 영역 26. 게이트 측벽
27a.27b. 소오스/드레인 영역

Claims (2)

  1. 반도체 기판의 소정 영역내에 웰 영역을 형성하는 단계;
    상기 웰 영역내에 노말 문턱 전압 조절용 이온 주입 공정을 진행하고 웰 영역상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 양측 반도체 기판 표면내에 LDD 영역을 형성하고 소자의 문턱 전압을 높이기 위한 고문턱 전압 조절용 불순물 이온을 주입하는 단계;
    상기 게이트 전극의 측면에 게이트 측벽을 형성하고 고농도 불순물을 이온 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 소자의 문턱 전압을 높이기 위한 불순물 이온을 주입하는 공정에서 불순물 이온으로 질소를 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR10-1999-0048425A 1999-11-03 1999-11-03 반도체 소자의 제조 방법 KR100537272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0048425A KR100537272B1 (ko) 1999-11-03 1999-11-03 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0048425A KR100537272B1 (ko) 1999-11-03 1999-11-03 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010045218A KR20010045218A (ko) 2001-06-05
KR100537272B1 true KR100537272B1 (ko) 2005-12-19

Family

ID=19618374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0048425A KR100537272B1 (ko) 1999-11-03 1999-11-03 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100537272B1 (ko)

Also Published As

Publication number Publication date
KR20010045218A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
US7396713B2 (en) Structure and method for forming asymmetrical overlap capacitance in field effect transistors
KR100223847B1 (ko) 반도체 소자의 구조 및 제조 방법
US6054357A (en) Semiconductor device and method for fabricating the same
KR100391959B1 (ko) 반도체 장치 및 제조 방법
KR19990080646A (ko) 모스 전계 효과 트랜지스터의 제조 방법
KR100537272B1 (ko) 반도체 소자의 제조 방법
KR20050045560A (ko) 리세스 게이트 트랜지스터의 채널형성용 이온주입 방법
KR960000229B1 (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법
KR100601917B1 (ko) 씨모스 트랜지스터 제조 방법
KR20050108201A (ko) 고전압 트랜지스터 제조방법
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
KR100239420B1 (ko) 반도체 소자 및 그의 제조 방법
US8048730B2 (en) Semiconductor device and method for manufacturing the same
KR100457228B1 (ko) 모스펫의 제조방법
KR20050108197A (ko) 엔모스 트랜지스터 형성방법
KR100219073B1 (ko) 전계 효과 트랜지스터 및 그 제조방법
KR100333356B1 (ko) 반도체장치의 제조방법
KR100271801B1 (ko) 반도체장치의 제조방법
KR100250690B1 (ko) 반도체 장치 및 그 제조 방법
KR20030001942A (ko) 반도체소자 및 그 제조방법
KR100772115B1 (ko) 모스펫 소자의 제조방법
KR100973091B1 (ko) Ｍｏｓ 트랜지스터 제조 방법
US7402494B2 (en) Method for fabricating high voltage semiconductor device
JPH02102543A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
KR20020056638A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee