KR100308783B1 - 반도체소자제조방법 - Google Patents
반도체소자제조방법 Download PDFInfo
- Publication number
- KR100308783B1 KR100308783B1 KR1019980027496A KR19980027496A KR100308783B1 KR 100308783 B1 KR100308783 B1 KR 100308783B1 KR 1019980027496 A KR1019980027496 A KR 1019980027496A KR 19980027496 A KR19980027496 A KR 19980027496A KR 100308783 B1 KR100308783 B1 KR 100308783B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate insulating
- substrate
- junction
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 24
- 239000010410 layer Substances 0.000 description 14
- 238000009826 distribution Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
Abstract
본 발명에 의한 반도체 소자 제조방법은, 필드 산화막이 구비된 반도체 기판 상의 액티브영역에 에피층을 형성하는 공정과; 상기 에피층 상에 게이트 절연막을 형성하는 공정과; 상기 게이트 절연막 상의 소정 부분에 게이트 전극을 형성하고, 그 전면으로 고농도의 불순물을 이온주입하여 상기 게이트 전극 양 에지측의 상기 기판 내부에 소오스·드레인 정션을 형성하는 공정; 및 상기 게이트 전극 양 에지측의 상기 게이트 절연막을 제거하는 공정으로 이루어져, Vth를 조절하기 위한 별도의 불순물 이온주입 공정없이도 에피층을 이용하여 모스 트랜지스터의 전기적인 특성을 조절할 수 있게 되므로, 소오스·드레인 정션 접합부에서의 불순물 농도를 종래의 경우보다 낮게 가져갈 수 있게 되어 소오스·드레인 정션과 기판 간의 내압을 높일 수 있게 된다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 모스 트랜지스터의 소오스·드레인 정션과 기판간의 내압 특성을 개선하여 고성능(high performance)의 반도체 소자를 구현할 수 있도록 한 반도체 소자 제조방법에 관한 것이다.
일반적으로, 고성능의 반도체 소자를 구현하기 위해서는 소자 제조시 소오스·드레인 정션과 기판간의 내압을 높여 주어야만 한다. 이는, 소오스·드레인 정션과 기판간의 내압이 떨어질 경우 애버런치 전압 감소로 인해 동작 전압이 낮아지는 현상이 발생하게 되어 고성능의 소자를 구현할 수 없기 때문이다.
따라서, 모스 트랜지스터 제조시에는 통상 소오스·드레인 정션과 기판간의 내압이 감소하는 것을 막아 주기 위하여, 버퍼 산화막이 형성된 상태에서 문턱전압(이하, Vth라 한다) 조절용 이온주입 공정을 실시해 주어, Vth 이온주입시 기판 내로 주입되는 불순물이 가능한한 기판 표면쪽에 맞도록 하고 있다.
도 1a 내지 도 1c에는 이와 관련된 종래의 모스 트랜지스터 제조방법을 도시한 공정수순도가 제시되어 있다. 이를 참조하여 그 제조방법을 크게 제 3 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계로서, 도 1a에 도시된 바와 같이 반도체 기판(10) 상의 소자격리영역에 필드 산화막(12)을 형성하여 능동소자가 형성될 액티브영역을 정의해 준 다음, 상기 기판 (10) 상의 액티브영역에 버퍼 산화막(14)을 형성하고, 모스 트랜지스터의 전기적인 특성을 조절하기 위한 Vth 이온주입을 실시한다.
제 2 단계로서, 도 1b에 도시된 바와 같이 버퍼 산화막(14)을 제거하고, 산화 공정을 통해 기판(10) 상의 액티브영역에 게이트 절연막(16)을 형성한 다음, 그 전면에 폴리실리콘 재질의 도전성막을 형성한다. 이어, 도전성막 상에 게이트 전극 형성부를 한정하는 감광막 패턴(20)을 형성하고, 이를 마스크로 이용하여 상기 도전성막을 식각하여 게이트 전극(18)을 형성한 다음, 그 위로 고농도의 불순물을 이온주입하고 어닐링 처리하여 상기 게이트 전극(18) 양 에지측의 기판(10) 내부에 소오스·드레인 정션(22)을 형성한다.
제 3 단계로서, 도 1c에 도시된 바와 같이 감광막 패턴(20)을 제거하고, 그 전면에 층간 절연막(24)을 형성한 다음, 소오스·드레인 정션(22)이 형성된 부분의 상기 기판(10) 표면이 소정 부분 노출되도록 이를 선택식각하여 콘택 홀(h)을 형성해 주므로써, 본 공정 진행을 완료한다.
그러나, 상기 공정을 적용하여 모스 트랜지스터를 제조할 경우에는 버퍼 산화막(14)을 형성한 상태에서 Vth 조절용 이온주입 공정을 실시하더라고 공정 진행상의 어려움으로 인해 기판 내로 주입될 수 있는 불순물의 최대 Rp(project range)를 정확하게 제어하는데 어려움이 따르게 되므로, Vt 이온주입이 트랜지스터의 채널 영역 이외에 소오스·드레인 정션(22)의 접합 부위에서도 이루어지게 되어, 이 부분의 불순물 농도가 증가되는 문제가 발생하게 된다.
도 2에는 이러한 문제가 발생된 경우에 있어서, 도 1c에 제시된 모스 트랜지스터의 농도 분포 특성을 나타낸 그래프가 제시되어 있다. 상기 그래프에서 참조부호 Ⅰ로 표시된 부분은 소오스 정션(22) 접합 부위에서의 불순물 농도 분포를 나타낸다.
이와 같이, 소오스·드레인 정션(22) 접합부에서의 불순물 농도가 증가하게 될 경우, 소오스·드레인 정션(22)과 기판(10)간의 내압이 떨어지게 되어 반도체 소자의 전체적인 동작 성능이 저하되는 현상이 초래되므로, 이에 대한 개선책이 시급하게 요구되고 있다.
상기 개선책의 일환으로서, 최근에는 소오스·드레인 정션의 깊이를 깊게 가져가는 기술이 제안된 바 있으나, 이 경우에는 소자 구동시 펀치-쓰루(punch-through) 현상이 야기되므로 그 적용에 한계가 따르고 있는 상태이다.
이에 본 발명의 목적은, 모스 트랜지스터 제조시 불순물이 도핑된 에피층을 사용하여 Vth 조절을 위한 별도의 불순물 이온주입 공정없이도 상기 트랜지스터의 전기적인 특성을 조절할 수 있도록 공정을 변경해 주므로써, 소오스·드레인 정션과 기판간의 내압 특성을 향상시킬 수 있도록 한 반도체 소자 제조방법을 제공함에 있다.
도 1a 내지 도 1c는 종래의 모스 트랜지스터 제조방법을 도시한 공정수순도,
도 2는 도 1c에 제시된 모스 트랜지스터의 농도 분포 특성을 나타낸 그래프,
도 3a 및 도 3b는 본 발명에 의한 모스 트랜지스터 제조방법을 도시한 공정수순도,
도 4는 도 3b에 제시된 모스 트랜지스터의 농도 분포 특성을 나타낸 그래프이다.
상기 목적을 달성하기 위하여 본 발명에서는, 필드 산화막이 구비된 반도체 기판 상의 액티브영역에 에피층을 형성하는 공정과; 상기 에피층 상에 게이트 절연막을 형성하는 공정과; 상기 게이트 절연막 상의 소정 부분에 게이트 전극을 형성하고, 그 전면으로 고농도의 불순물을 이온주입하여 상기 게이트 전극 양 에지측의 상기 기판 내부에 소오스·드레인 정션을 형성하는 공정; 및 상기 게이트 전극 양 에지측의 상기 게이트 절연막을 제거하는 공정으로 이루어진 반도체 소자 제조방법이 제공된다.
상기와 같이 공정을 진행할 경우, Vth를 조절하기 위한 별도의 불순물 이온주입 공정없이도 에피층을 이용하여 모스 트랜지스터의 전기적인 특성을 조절할 수 있게 되므로, Vth 이온주입으로 인해 소오스·드레인 정션 접합부에서 불순물 도핑 농도가 증가하는 것을 막을 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 3a 및 도 3b는 본 발명에 의한 모스 트랜지스터 제조방법을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조방법을 크게 제 2 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계로서, 도 3a에 도시된 바와 같이 반도체 기판(100) 상의 소자격리영역에 필드 산화막(102)을 형성하여 능동소자가 형성될 액티브영역을 정의해 준 다음, 상기 기판 (100) 상의 액티브영역에 에피층(104)을 형성하고, 그 위에 산화 공정을 이용하여 소정 두께의 게이트 절연막(106)을 형성한다. 이때, 상기 에피층(104)은 트랜지스터의 Vth를 조절할 수 있을 정도의 불순물이 도핑되도록 형성된다. 이와 같이, 에피층(104)의 불순물 도핑 농도를 조절해 준 것은 Vth 조절용 이온주입 공정없이도 상기 에피층(104)을 이용하여 트랜지스터의 전기적인 특성을 조절할 수 있도록 하기 위함이다. 이어, 필드 산화막(102)을 포함한 게이트 절연막(106) 상에 폴리실리콘 재질의 도전성막을 형성하고, 그 위에 게이트 전극 형성부를 한정하는 감광막 패턴(110)을 형성한 다음, 이를 마스크로 이용하여 상기 도전성막을 건식식각하여 폴리실리콘 재질의 게이트 전극(108)을 형성한다. 그후, 상기 결과물이 형성된 기판(100) 상으로 고농도의 불순물을 이온주입하고 어닐링하여 상기 게이트 전극(108) 양 에지측의 기판(100) 내부에 에피층(104)과 접하는 소오스·드레인 정션(112)을 형성한다.
제 2 단계로서, 도 3b에 도시된 바와 같이 감광막 패턴(110)을 제거하고, 그 전면에 층간 절연막(114)을 형성한 다음, 소오스·드레인 정션(112)이 형성된 부분의 상기 기판(100) 표면이 소정 부분 노출되도록 이를 선택식각하여 콘택 홀(h)을 형성해 주므로써, 본 공정 진행을 완료한다.
이와 같이 공정을 진행할 경우, 기판(100) 상의 액티브영역에 형성된 에피층(104)으로 인해 모스 트랜지스터 제조시 Vth 조절용 이온주입 공정을 스킵(skip)할 수 있게 되므로, 소오스·드레인 정션(112) 접합 부위에서 불순물 농도가 증가하는 것을 방지할 수 있게 되어, 소오스·드레인 정션(112)과 기판(100)간의 내압을 높일 수 있게 된다.
도 4에는 상기 공정에 의거하여 제조된 도 3b에 제시된 모스 트랜지스터의 농도 분포 특성을 나타낸 그래프가 도시되어 있다. 상기 그래프에서 참조부호 Ⅱ로 표시된 부분은 소오스 정션(112) 접합 부위에서의 불순물 농도 분포를 나타낸다.
상기 그래프를 참조하면, 소오스·드레인 정션(112) 접합부에서의 불순물 농도 증가없이도 에피층(104)을 사용하여 모스 트랜지스터의 전기적인 특성 조절이 가능함을 확인할 수 있다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 에피층을 이용하여 Vth 조절용 이온주입 공정없이도 모스 트랜지스터의 전기적인 특성을 조절할 수 있게 되므로, 소오스·드레인 정션 접합부에서의 불순물 농도를 종래의 경우보다 낮게 가져갈 수 있게 되어 소자 구동시 소오스·드레인 정션과 기판 간의 내압 특성을 향상시킬 수 있게 된다.
Claims (1)
- 필드 산화막이 구비된 반도체 기판 상의 액티브영역에 문턱전압 조절이 가능한 정도의 불순물이 도핑된 에피층을 형성하는 공정 ; 상기 에피층 상에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 상의 소정 부분에 게이트 전극을 형성하고, 그 전면으로 고농도의 불순물을 이온주입하여 상기 게이트 전극 양 에지측의 상기 기판 내부에 소오스·드레인 정션을 형성하는 공정; 및 상기 게이트 전극 양 에이측의 상기 게이트 절연막을 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027496A KR100308783B1 (ko) | 1998-07-08 | 1998-07-08 | 반도체소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027496A KR100308783B1 (ko) | 1998-07-08 | 1998-07-08 | 반도체소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007917A KR20000007917A (ko) | 2000-02-07 |
| KR100308783B1 true KR100308783B1 (ko) | 2001-12-17 |
Family
ID=19543486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980027496A KR100308783B1 (ko) | 1998-07-08 | 1998-07-08 | 반도체소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100308783B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284858A (ja) * | 1987-05-15 | 1988-11-22 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果トランジスタ |
-
1998
- 1998-07-08 KR KR1019980027496A patent/KR100308783B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284858A (ja) * | 1987-05-15 | 1988-11-22 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000007917A (ko) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| JP5547361B2 (ja) | 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス | |
| KR100206876B1 (ko) | 모스전계효과트랜지스터 제조방법 | |
| KR100261170B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100221120B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| KR100611111B1 (ko) | 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법 | |
| KR19980020943A (ko) | 절연막 터널링 트랜지스터 및 그 제조방법 | |
| US20050151185A1 (en) | Semiconductor device and fabricating method thereof | |
| US6069384A (en) | Integrated circuit including vertical transistors with spacer gates having selected gate widths | |
| KR100308783B1 (ko) | 반도체소자제조방법 | |
| KR100390907B1 (ko) | 반도체 소자의 제조방법 | |
| KR100375600B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| US20050133831A1 (en) | Body contact formation in partially depleted silicon on insulator device | |
| KR20050108201A (ko) | 고전압 트랜지스터 제조방법 | |
| KR100239420B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100192183B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR0167606B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH07335875A (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| KR100525299B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 | |
| KR100520216B1 (ko) | 반도체소자제조방법 | |
| KR20020056259A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR19980029591A (ko) | 듀얼 게이트 씨모오스 트랜지스터의 제조방법 | |
| KR20010064328A (ko) | 인버스 ｔ형 ｌｄｄ 구조의 모스 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040901 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |