KR920018973A - 리세스드 채널 모오스 fet 제조방법 및 구조 - Google Patents
리세스드 채널 모오스 fet 제조방법 및 구조 Download PDFInfo
- Publication number
- KR920018973A KR920018973A KR1019910004018A KR910004018A KR920018973A KR 920018973 A KR920018973 A KR 920018973A KR 1019910004018 A KR1019910004018 A KR 1019910004018A KR 910004018 A KR910004018 A KR 910004018A KR 920018973 A KR920018973 A KR 920018973A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- forming
- recessed
- depositing
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 5
- 238000004519 manufacturing process Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 리세스도 채널 모오스 FET 구조도,
제4도는 (A)~(K)는 본 발명에 따른 리세스도 채널 모오스 FET의 제조공정도.
Claims (2)
- 실리콘 웨이퍼위에 옥사이드를 디포지션한후 폴리실리콘을 증착시키고 그위에 다시 옥사이드를 디포지션한 다음 실리콘 웨이퍼위의 옥사이드를 에치하는 공정과, 상기 공정에서 옥사이드를 에치한후 실리콘 에피텍셜층을 성장시키고 실리콘과 옥사이드를 에치한다음 그 자리에 게이트 옥사이드를 형성시키는 공정과, 상기 공정에서 게이트 옥사이드를 형성한후 불순물 이온주입하여 소오스/드레인을 형성하고 게이트 옥사이드를 에치한다음 게이트 폴리실리콘을 증착시키고 그다음 콘택을 형성하는 공정을 포함하여 리세스드-채널 모오스 FET를 제조하도록 하는 것을 특징으로 하는 리세스드-채널 모오드 FET 제조방법.
- 리세스드 채널 모오스 FET 구조에 있어서, 소오스/드레인 영역밑으로 게이트 채널이 형성되어 구성되는 것을 특징으로 하는 리세스도 채널 모오스 FET 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910004018A KR940004270B1 (ko) | 1991-03-14 | 1991-03-14 | 리세스드 채널 모오스 fet 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910004018A KR940004270B1 (ko) | 1991-03-14 | 1991-03-14 | 리세스드 채널 모오스 fet 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920018973A true KR920018973A (ko) | 1992-10-22 |
KR940004270B1 KR940004270B1 (ko) | 1994-05-19 |
Family
ID=19312062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910004018A KR940004270B1 (ko) | 1991-03-14 | 1991-03-14 | 리세스드 채널 모오스 fet 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940004270B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100743652B1 (ko) * | 2006-06-02 | 2007-07-30 | 주식회사 하이닉스반도체 | Soi 소자의 제조방법 |
-
1991
- 1991-03-14 KR KR1019910004018A patent/KR940004270B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100743652B1 (ko) * | 2006-06-02 | 2007-07-30 | 주식회사 하이닉스반도체 | Soi 소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR940004270B1 (ko) | 1994-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930001477A (ko) | 모스패트의 제조 방법 | |
KR920018973A (ko) | 리세스드 채널 모오스 fet 제조방법 및 구조 | |
KR930001485A (ko) | Gldd 모스패트 제조방법 | |
KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
KR920013700A (ko) | 소이 구조의 트랜지스터 제조방법 | |
KR940016888A (ko) | 트랜지스터 형성 방법 | |
KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
KR920015632A (ko) | 소이모스소자 제조방법 | |
KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
KR920017215A (ko) | 실리콘 성장을 이용한 soi의 제조방법 | |
KR950030381A (ko) | 다결정실리콘 소오스, 드레인(source, drain)을 갖는 상보형 트랜지스터 및 그 제조방법 | |
KR920013775A (ko) | 트랜치 사용 트랜지스터 제조방법 | |
KR930015081A (ko) | 얕은 접합 모스패트 제조방법 | |
KR910013475A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
KR930005243A (ko) | 얕은 접합을 이용한 트랜지스터의 구조 및 제조방법 | |
KR930001478A (ko) | 모스패트의 구조 및 제조 방법 | |
KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
KR960005895A (ko) | 모스트랜지스터 제조방법 | |
KR910001895A (ko) | Ldd구조 반도체 장치의 제조방법 | |
KR940010382A (ko) | 트랜지스터 제조방법 | |
KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
KR910005483A (ko) | 캐패시터 제조 방법 | |
KR920013772A (ko) | Mosfet 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030417 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |