KR910013475A - 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 - Google Patents
초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR910013475A KR910013475A KR1019890018567A KR890018567A KR910013475A KR 910013475 A KR910013475 A KR 910013475A KR 1019890018567 A KR1019890018567 A KR 1019890018567A KR 890018567 A KR890018567 A KR 890018567A KR 910013475 A KR910013475 A KR 910013475A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- scale integrated
- deposited
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 230000001681 protective effect Effects 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000003252 repetitive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 (가) 내지 (마)는 본 발명에 의한 VLSI CMOS 트랜지스터 제조방법을 순차적으로 보인 공정도.
Claims (1)
- VLSI CMOS 트랜지스터 제조방법에 있어서, 기존의 LOCOS 공정에 R.I.E(reacfive ion etch)를 적용하여 이방성 식각으로 액티브 영역을 개방시킨 다음 소오스/드레인 다결정실리콘(10)을 증착하며, 도우핑시키거나 도우프된 다결정실리콘을 증착하여 소오스/드레인전극 및 도우핑원으로 이용하고, 채널영역에 산화보호막(11) 및 질화막(12)을 증착한 후, 산화성분위기에서 열처리하여 소오스/드레인 영역을 형성하며, 다결정실리콘(10)의 상부에 형성된 산화막(13)을 게이트와 소오스/드레인 사이의 절연막으로 이용하고, 게이트 영역위의 산화보호막을 제거한 다음, 다결정실리콘을 증착하고 부분식각하여 게이트를 형성함을 특징으로 하는 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890018567A KR930000327B1 (ko) | 1989-12-14 | 1989-12-14 | 초대규모 집적회로 씨모스 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890018567A KR930000327B1 (ko) | 1989-12-14 | 1989-12-14 | 초대규모 집적회로 씨모스 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013475A true KR910013475A (ko) | 1991-08-08 |
| KR930000327B1 KR930000327B1 (ko) | 1993-01-15 |
Family
ID=19292903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890018567A KR930000327B1 (ko) | 1989-12-14 | 1989-12-14 | 초대규모 집적회로 씨모스 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000327B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506723A (zh) * | 2021-06-28 | 2021-10-15 | 上海华力集成电路制造有限公司 | 改善高压器件非对称端鸟嘴状缺陷的方法 |
-
1989
- 1989-12-14 KR KR1019890018567A patent/KR930000327B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506723A (zh) * | 2021-06-28 | 2021-10-15 | 上海华力集成电路制造有限公司 | 改善高压器件非对称端鸟嘴状缺陷的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930000327B1 (ko) | 1993-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970053066A (ko) | 씨모스(cmos) 소자 제조방법 | |
| KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR910013475A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
| US5407848A (en) | Method for forming a gate electrode having a polycide structure | |
| KR960002815A (ko) | 마스크-롬의 제조방법 | |
| KR900001023A (ko) | 트랜치 분리를 이용한 eprom 셀 및 이의 제조방법 | |
| KR940012575A (ko) | 반도체 소자의 트렌치 아이솔레이션 제조 방법 | |
| KR970053096A (ko) | 모스전계효과트랜지스터 제조방법 | |
| KR910016102A (ko) | 개량 locos 제조 방법 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| KR920018973A (ko) | 리세스드 채널 모오스 fet 제조방법 및 구조 | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR960005895A (ko) | 모스트랜지스터 제조방법 | |
| KR910005306A (ko) | Cvd법을 이용한 새부리 없는 격리 공정방법 | |
| KR920010752A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR910020933A (ko) | 씨 모스 트랜지스터 제조방법 | |
| KR920013744A (ko) | 소이구조의 트랜지스터 제조방법 | |
| KR950021765A (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR900007109A (ko) | 트랜치를 이용한 mos fet 및 그 제조방법 | |
| KR920015424A (ko) | 반도체 제조 방법 | |
| KR920005373A (ko) | 수직모스 트랜지스터 제조방법 | |
| KR910013550A (ko) | 고용량 스택 셀 제조방법 | |
| KR880008421A (ko) | 다결정 실리콘 산화막 성장억제 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021223 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |