KR920007181A - 앤-모스 ldd트랜지스터의 제조방법 - Google Patents
앤-모스 ldd트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR920007181A KR920007181A KR1019900014487A KR900014487A KR920007181A KR 920007181 A KR920007181 A KR 920007181A KR 1019900014487 A KR1019900014487 A KR 1019900014487A KR 900014487 A KR900014487 A KR 900014487A KR 920007181 A KR920007181 A KR 920007181A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- manufacturing
- ldd transistor
- nitride film
- depositing
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조공정을 나타낸 단면도.
Claims (3)
- 기판위에 게이트 산화막, 다결정 실리콘, 산화막을 형성하고 사진식각 기술에 의해 한정한후 그위에 CVD산화막(5)을 증착하는 공정, 상기 CVD 산화막 위에 질화막을 증착하고 이방성 식각으로 질화막측벽을 형성한후 N+이온주입 및 산화분위기에서 고온열처리를 실시하는 공정,상기 산화막측벽을 제거하고 N-이온을 주입하는 공정, CVD산화막을 증착하고 이방성 식각으로 산화막측벽을 형성시키는 공정을 순차적으로 실시함을 특징으로 하는 앤-모스 LDD 트랜지스터의 제조방법.
- 제1항에 있어서, CVD 산화막(5)은 200~300A 두께로 형성하여 후공정시 덮여질 실리콘 질화막이 이방성 식각시 베리어 역할을 하게함을 특징으로 하는 앤-모스 LDD 트랜지스터의 제조방법.
- 제1항에 있어서, N+이온주입후 실시하는 고온열처리시 질화막 습식식각을 고려하여 식각베리어가 될수 있도록 약 100A의 산화막이 성장되게 산화분위기로 조절함을 특징으로 하는 앤-모스 LDD 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014487A KR920007181A (ko) | 1990-09-13 | 1990-09-13 | 앤-모스 ldd트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014487A KR920007181A (ko) | 1990-09-13 | 1990-09-13 | 앤-모스 ldd트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920007181A true KR920007181A (ko) | 1992-04-28 |
Family
ID=67542568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900014487A KR920007181A (ko) | 1990-09-13 | 1990-09-13 | 앤-모스 ldd트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920007181A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361529B1 (en) * | 1995-12-29 | 2003-08-21 | Hynix Semiconductor Inc | Method for manufacturing mos transistor with lightly doped drain structure |
-
1990
- 1990-09-13 KR KR1019900014487A patent/KR920007181A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361529B1 (en) * | 1995-12-29 | 2003-08-21 | Hynix Semiconductor Inc | Method for manufacturing mos transistor with lightly doped drain structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399448B1 (en) | Method for forming dual gate oxide | |
| JPH04229650A (ja) | Ｃｍｏｓデバイスの製造方法 | |
| KR930009114A (ko) | Mosfet 구조 및 그 제조방법 | |
| KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| JPS63151047A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR930003274B1 (ko) | 절연게이트형 전계효과 트랜지스터의 제조방법 | |
| KR940012575A (ko) | 반도체 소자의 트렌치 아이솔레이션 제조 방법 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| JPS62274665A (ja) | 半導体装置の製造方法 | |
| KR930009479B1 (ko) | 절연게이트형 전계효과 트랜지스터 제조방법 | |
| KR920005373A (ko) | 수직모스 트랜지스터 제조방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR970054478A (ko) | 이중막 스페이서를 이용한 금속실리사이드 게이트 전극 형성 방법 | |
| KR930015065A (ko) | 반도체 장치의 제조방법 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| KR950021261A (ko) | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR910007104A (ko) | 자기정렬콘택(Self-Aligned Contact) 형성방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR920018973A (ko) | 리세스드 채널 모오스 fet 제조방법 및 구조 | |
| KR910013475A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
| KR940012659A (ko) | 보텀(Bottom) 게이트 트랜지스터 제조방법 | |
| KR970053071A (ko) | 모스펫의 제조방법 | |
| KR880013236A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |