KR970053071A - 모스펫의 제조방법 - Google Patents
모스펫의 제조방법 Download PDFInfo
- Publication number
- KR970053071A KR970053071A KR1019950069621A KR19950069621A KR970053071A KR 970053071 A KR970053071 A KR 970053071A KR 1019950069621 A KR1019950069621 A KR 1019950069621A KR 19950069621 A KR19950069621 A KR 19950069621A KR 970053071 A KR970053071 A KR 970053071A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon film
- oxidation rate
- film
- oxide film
- low
- Prior art date
Links
Abstract
본 발명은 MOSFET 트랜지스터의 제조방법을 개시한다. 개시된 본 발명은 반도체 기판 일정부분에 소자분리 절연막을 형성하고, 게이트 산화막과 게이트 전극을 실리콘막을 형성하는 단계로서, 상기 게이트 전극용 실리콘막은 하부가 불순물의 농도가 낮은 저산화율 실리콘막이고, 상부는 불순물의 농도가 큰 고산화율 실리콘막으로 형성하는 단계; 게이트 전극 마스크를 이용하여 일정부분의 실리콘막을 식각하는 단계; 게이트 전극 마스크를 이용하여 일정부분의 실리콘막을 식각하는 단계로서, 실리콘막 식각시 게이트 산화막의 일정 두께가 식각되어 얇은 산화막이 남고, 상기 반도체 기판과 반대 타입의 불순물을 이온주입하여 LDD용 소오스/드레인 전극을 형성하는 단계; 및 열적으로 산화막을 선장시키는 단계로서, 상기 고산화율 실리콘막의 산화율이 반도체 기판 및 저산화율의 산화율보다 5배이상 되도록 하고, 상기 고산화율 실리콘막에 성장된 산화막을 LDD 형성용 마스크 산화막으로 하여 상기 반도체 기판과 반대 타입의 불순물을 이온주입하여 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (가) 내지 (다)는 본 발명에 따라 MOSFET을 제조하는 과정을 공정순서에 따라서 나타낸 단면도.
Claims (7)
- 소자 분리용 절연막이 형성된 반도체 기판 위에 게이트 산화막, 불순물의 농도가 낮은 저산화율 실리콘막, 불순물의 농도가 큰 고산화율 실리콘막을 소정 두께로 적층하는 단계; 상기 고산화율 실리콘막의 상부에 감광막 마스크를 형성하여 상기 게이트 산화막이 소정 두께만큼 남을 때까지 상기 고산화율 실리콘막, 저산화율 실리콘막을 순차적으로 식각하는 단계; 불순물을 소정 농도로 이온 주입하여 저도핑 확산 영역을 형성하는 단계; 게이트 전극용 실리콘막과 식각되고 남은 게이트 산화막을 열적 산화시키는 단계; 불순물 소정 농도 이상으로 이온주입하여 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 저도핑 영역 및 소오스 드레인 전극의 형성을 위한 불순물은 반도체 기판의 불순물 도핑 상태와 반대되는 형으로 하는 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 저산화율 실리콘막에 주입된 불순물 농도는 인 또는 비소가 5×1018/㎤이하이며, 상기 고산화율 실리콘막에 주입된 불순물 또는 비소가 5×1018/㎤ 이하이며, 상기 고산화율 실리콘막에 주입된불순물 농도는 인 또는 비소가 5×1020/㎤이상인 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 고산화율 실리콘막은 실리콘에 인 또는 비소를 5×1020/㎤이상으로 이온주입하고, 실리콘, 게르마늄, 아르곤중 어느 하나를 소정 농도로 이온 주입하여 형성하는 것을 특징으로 하는 MOSFET의 제조방법.
- 제4항에 있어서, 상기 실리콘, 게르마늄, 아르곤의 주입 농도는 5×1014내지5×1016/㎤의 범위로 하는 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 열적 산화막은 750 내지 850℃의 온도범위에서 습식산화하여 성장시키는 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 저산화율 실리콘막은 산화막 형성을 위한 열처리 단계에서 상부의 실리콘막에 도핑된 불순물의 확산시켜 형성하는 것을 특징으로 하는 MOSFET의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069621A KR970053071A (ko) | 1995-12-30 | 1995-12-30 | 모스펫의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069621A KR970053071A (ko) | 1995-12-30 | 1995-12-30 | 모스펫의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970053071A true KR970053071A (ko) | 1997-07-29 |
Family
ID=66639137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069621A KR970053071A (ko) | 1995-12-30 | 1995-12-30 | 모스펫의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970053071A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552296B1 (ko) * | 1998-11-04 | 2006-06-07 | 삼성전자주식회사 | 다결정규소박막트랜지스터기판의제조방법 |
-
1995
- 1995-12-30 KR KR1019950069621A patent/KR970053071A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552296B1 (ko) * | 1998-11-04 | 2006-06-07 | 삼성전자주식회사 | 다결정규소박막트랜지스터기판의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| US5656518A (en) | Method for fabrication of a non-symmetrical transistor | |
| KR910013577A (ko) | 반도체 장치의 제조방법 | |
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| US5923982A (en) | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps | |
| KR970004078A (ko) | 반도체소자 및 그 제조방법 | |
| KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR970024304A (ko) | 박막 트랜지스터 제조방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| KR970053071A (ko) | 모스펫의 제조방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR960035912A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2578417B2 (ja) | 電界効果型トランジスタの製造方法 | |
| KR940016961A (ko) | 모스(mos) 트랜지스터 및 그 제조 방법 | |
| JPS62273774A (ja) | 電界効果トランジスタの製造方法 | |
| KR100253340B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| KR0146079B1 (ko) | 반도체 소자 제조방법 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPH03270137A (ja) | 半導体装置の製造方法 | |
| JPH0410547A (ja) | 半導体装置の製造方法 | |
| KR960035903A (ko) | 박막 트랜지스터 제조 방법 | |
| KR950021261A (ko) | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 | |
| KR960005888A (ko) | 반도체 소자의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |