KR960005888A - 반도체 소자의 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 폴리사이드(polycide) 구조의 게이트 전극이 형성될 부위의 실리콘 기판을 돌출되게하고, 소오스 및 드레인 영역에 포켓 (pocket) 이온 주입영역을 형성하여 MOSFET의 유효채널 길이를 증대시키면서 전기적 특성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.

Description

반도체 소자의 트랜지스터 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2A도 내지 제2F도는 본 발명에 의한 반도체 소자의 트랜지스터를 제조하는 단계를 도시한 소자의 단면도이다.

Claims (3)

1. 제한된 면적하에서 유효채널 길이를 증대시키기 위한 반도체 소자의 트랜지스터 제조 방법에 있어서, 실리콘 기판(11)상부에 제1열산화막(12)을 형성하고, 그 상부에 제1감광막(13)을 도포한 후 소정의 마스크를 사용한 식각공정으로 상기 제1감광막(13)을 패턴화하고, 패턴화된 제1감광막(13)을 이용한 식각공정으로 상기 제1열산화막(12)과 그 하부의 실리콘 기판(11)을 소정두께 식각하여 돌출된 구조의 실리콘 기판(11)을 형성하는 단계와, 상기 단계로부터 패턴화된 제1감광막(13)을 제거한 후 전체구조 상부에 제2열산화막(14)을 형성한 다음 저농도 불순물 이온을 주입하여 저농도 불순물 영역(15)을 형성하는 단계와, 상기 단계로부터 제1 및 2열산화막(12 및 14)을 습식식각으로 제거한 다음 전체구조 상부에 게이트 산화막(16)을 형성하고, 그 상부에 불순물이 도핑된 폴리실리콘을 증착한 후 게이트 전극용 마스크를 이용하여 실리콘 기판(11)의 돌출부를 감싸도록 패턴화된 폴리실리콘층(17)을 형성하는 단계와, 상기 단계로부터 패턴화된 폴리실리콘층(17)의 측벽에 질화막 스페이서(18)를 형성한 후 고농도 불순물 이온을 주입하고, 고온의 어닐링 공정을 거쳐 고농도 불순물영역(19)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 제2감광막(20)을 도포한 후 패턴화된 폴리실리콘층(17) 및 질화막 스페이서(18)의 상단이 노출되게 패턴화하고, 상기 패턴화된 제2감광막(20)을 식각 장벽층으로 하여 질화막 스페이서(18)를 제거한 후 포켓이온을 주입하여 포켓이온주입영역(21)을 형성하는 단계와, 상기 단계로부터 패턴화된 감광막(20)을 제거한 후 전체구조 상부에 전이온금속을 증착하고 고온 열처리하여 저농도 불순물 영역(15), 고농도 불순물 영역(19) 및 포켓이온주입영역(21)으로 된 소오스/드레인 영역과 패턴화된 폴리실리콘층(17)에 실리사이드(22)를 형성하고, 실리사이드가 형성되지 않은 전이금속은 황산과 과산화수소의 혼합액으로 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터를 제조방법.
2. 제1항에 있어서, 상기 제1열산화막(12)은 1000~1500Å정도의 두께로 형성되고, 상기 제2열산화막(14)은 100~300Å정도의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터를 제조방법.
3. 제1항에 있어서, 상기 저농도 불순물 영역(15)은 실리콘 기판(11)에 대해 수직선의 7°이내의 경사를 갖는 이온주입방법으로 인(P)원자를 주입하여 형성되고, 상기 고농도 불순물 영역(19)은 비소(As)원자를 주입하여 형성되며, 상기 포켓이온주입영역(21)은 1X10¹¹~ 1x10¹⁷원자 /㎠ 의 농도 및 50~200 KeV의 에너지로 붕소(B)원자를 주입하여 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터를 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.