KR100253340B1 - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100253340B1 KR100253340B1 KR1019970055950A KR19970055950A KR100253340B1 KR 100253340 B1 KR100253340 B1 KR 100253340B1 KR 1019970055950 A KR1019970055950 A KR 1019970055950A KR 19970055950 A KR19970055950 A KR 19970055950A KR 100253340 B1 KR100253340 B1 KR 100253340B1
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- impurity ions
- gate
- concentration source
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims description 7
- -1 fluorine ions Chemical class 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910001439 antimony ion Inorganic materials 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 엘디디 구조의 소스 및 드레인을 형성하기 위해 측벽을 형성함으로써, 공정단계가 복잡하고 시간이 많이 걸려 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 드레인 형성단계와; 상기 저농도 소스 드레인의 상부에 확산방지용 불순물 이온을 이온주입하여 확산방지막을 형성하는 확산방지막 형성단계와; 상기 확산방지막의 상부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성함과 아울러 게이트의 하부 기판 양측에 저농도 소스 및 드레인을 위치시키는 고농도 소스 및 드레인 형성단계로 이루어져 공정을 단순화하여 제조비용을 절감하는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 게이트의 측면에 측벽을 형성하지 않고, 고농도와 저농도의 소스 및 드레인 사이에 확산을 제한하는 확산방지막을 형성하여 엘디디구조의 소스 및 드레인을 형성함으로써, 제조공정을 단순화하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 모스 트랜지스터는 기판의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착한 후, 사진식각 공정을 통해 상기 게이트산화막과 다결정실리콘을 식각하여 게이트를 형성하고, 그 게이트의 측면 하부기판에 저농도 불순물 이온을 이온주입한 다음, 그 게이트의 측면에 측벽을 형성하여 그 측벽의 측면 하부 기판에 고농도 불순물 이온을 주입하여 제조하였다. 이와 같이 게이트 부근에 저농도 소스 및 드레인과 그 저농도 소스 및 드레인에 접한 고농도 소스 및 드레인을 형성하여 열전하의 발생을 방지하였으며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착하고, 사진식각공정을 통해 상기 다결정실리콘과 게이트산화막을 부분적으로 식각하여 게이트(2)를 형성하고, 그 게이트(2)의 측면 기판(1)하부에 저농도 불순물 이온을 주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도1a)와; 상기 게이트(2)와 저농도 소스 및 드레인(3)의 상부에 산화막을 증착하고, 건식식각하여 게이트(2)의 측면에 측벽(4)을 형성하는 단계(도1b)와; 상기 측벽(4)의 측면 하부 기판(1)에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성하는 단계(도1c)로 구성된다.
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(도면 미도시)을 증착하여 소자가 형성될 영역을 정의하고, 그 소자가 형성될 영역의 상부에 얇은 게이트산화막과 다결정실리콘을 순차적으로 증착한다. 보통 기판(1)은 피형 기판을 사용하여 엔모스 트랜지스터를 형성하게 되며, 경우에 따라서는 엔형 웰을 형성하고, 그 웰의 상부에 피형 모스 트랜지스터를 제조하기도 한다.
그 다음, 상기 다결정실리콘의 상부에 포토레지스트를 도포하고, 노광하여 게이트 패턴을 형성하고, 상기 패턴이 형성된 포토레지스트를 식각 마스크로 하는 식각공정으로 상기 다결정실리콘과 게이트산화막의 일부를 식각하여 게이트(2)를 형성한다.
그 다음, 상기 게이트(2)의 측면 기판(1) 하부에 저농도의 불순물 이온을 이온주입하여 저농도의 소스 및 드레인(3)을 형성한다. 이때, 엔형 저농도 소스 및 드레인(3)은 보통 인이온(P+)을 이온주입하여 형성한다.
그 다음, 도1b에 도시한 바와 같이, 상기 기판(1)에 형성한 게이트(2)와 저농도 소스 및 드레인(3)의 상부에 고온저압의 분위기에서 산화막을 증착하고, 그 산화막을 건식식각함으로써 게이트(2)의 측면에 측벽(4)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 측벽(4)의 측면 기판하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성한다. 이때 주입하는 이온은 비소이온(As+)이다.
이와 같이 이온주입을 통해 고농도 소스 및 드레인(5)을 형성한 후에는 높은 온도로 상기 기판(1)을 가열하여 이온주입시 기판(1)에 손상이 간 것을 상쇄하며, 이온들을 정렬시켜 모스 트랜지스터를 활성화하게 되며, 금속공정을 통해 배선을 하게 된다.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 엘디디 구조의 소스 및 드레인을 형성하기 위해 측벽을 형성함으로써, 공정단계가 복잡하고 시간이 많이 걸려 제조비용이 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 측벽의 형성 없이 엘디디 구조의 소스 및 드레인을 형성하는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도.
도2a 내지 도2c는 본 발명 모스 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트
3:저농도 소스 및 드레인 5:고농도 소스 및 드레인
6:확산방지막
상기와 같은 목적은 기판의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 드레인 형성단계와; 상기 저농도 소스 드레인의 상부에 확산방지용 불순물 이온을 이온주입하여 확산방지막을 형성하는 확산방지막 형성단계와; 상기 확산방지막의 상부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성함과 아울러 게이트의 하부 기판 양측에 저농도 소스 및 드레인을 위치시키는 고농도 소스 및 드레인 형성단계로 이루어져, 모스 트랜지스터의 활성화를 위한 어닐링공정시 불순물 이온이 고농도 소스 및 드레인으로 부터 저농도 소스 및 드레인으로 확산되는 것을 확산방지막을 사용하여 방지함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트(2)를 형성하고, 그 게이트(2)의 측면 기판(1) 하부에 저농도 불순물 이온을 주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도2a)와; 상기 저농도 소스 및 드레인(3)의 상부에 확산방지를 위한 불순물 이온을 이온주입하여 확산방지막(6)을 형성하는 단계(도2b)와; 상기 확산방지막(6)의 상부에 고농도 불순물 이온을 주입하여 상기 저농도 소스 및 드레인(3)과 확산방지막(6)을 기판(1)의 하부로 밀어내고, 그 저농도 소스 및 드레인(3)과 확산방지막(6)이 위치하는 기판(1)의 하부영역에 고농도 소스 및 드레인(5)을 형성하는 단계(도2c)로 이루어진다.
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 필드산화막을 증착하여 소자를 형성할 영역을 정의하고, 그 소자가 형성될 영역의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착한다.
그 다음, 사진식각공정을 통해 상기 다결정실리콘과 게이트산화막의 일부를 식각하여 소자가 형성될 영역의 중앙부에 게이트(2)를 형성한다.
그 다음, 상기 게이트(2)의 측면 기판(1)의 하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(3)을 형성한다. 이때 저농도 불순물 이온은 엔형 모스 트랜지스터를 제조시에는 인이온(P+)을 주입한다.
그 다음, 도2b에 도시한 바와 같이 상기 형성한 저농도 소스 및 드레인(3)의 상부에 확산방지를 위한 불순물이온을 주입하여 확산방지막(6)을 형성한다. 이때, 확산방지를 위한 불순물이온은 불소이온(F+)을 사용한다.
그 다음, 도2c에 도시한 바와 같이 상기 확산방지막(6)의 상부에 고농도 불순물이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성한다. 이때 주입하는 고농도 불순물 이온은 안티몬이온(Sb+)을 사용한다.
이와 같이 고농도 소스 및 드레인(5)을 형성하기 위해 불순물 이온을 주입하면 상기 게이트(2)측면 기판(1)의 하부에 형성한 저농도 소스 및 드레인(3)과 확산방지막(6)은 기판(1)의 하부로 더 밀려나게 되며, 이로 인해 기판(1)의 표면에는 고농도 소스 및 드레인(5)이 형성됨과 아울러 게이트(2)의 하부 양측면 기판(1)에는 저농도 소스 및 드레인(3)이 형성된다.
이와 같이 형성한 고농도 소스 및 드레인(5)과 저농도 소스 및 드레인(3)을 활성화하는 어닐링공정에서 상기 고농도 소스 및 드레인(5)과 저농도 소스 및 드레인(3)의 사이에 형성한 확산방지막(6)에 의해 고농도 소스 및 드레인(5)으로부터 저농도 소스 및 드레인(3)으로 불순물 이온이 확산되는 것을 방지하여, 이온주입시 형성한 그대로의 상태를 유지한다.
상기한 바와 같이 본 발명 모스 트랜지스터 제조방법은 기판의 상부에 게이트를 형성하고, 그 게이트 측면기판에 저농도 불순물 이온과 확산방지용 불순물 이온, 고농도 불순물 이온을 순차적으로 이온주입하고, 어닐링하여 엘디디구조의 모스 트랜지스터를 제조함으로써, 공정단계를 단순화하여 제조비용을 절감하는 효과가 있다.
Claims (4)
- 기판의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 드레인 형성단계와; 상기 저농도 소스 드레인의 상부에 확산방지용 불순물 이온을 이온주입하여 확산방지막을 형성하는 확산방지막 형성단계와; 상기 확산방지막의 상부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성함과 아울러 게이트의 하부 기판 양측에 저농도 소스 및 드레인을 위치시키는 고농도 소스 및 드레인 형성단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 확산방지막 형성단계에서 사용하는 확산방지용 불순물 이온은 불소이온인 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 저농도 소스 및 드레인 형성단계에서 사용하는 저농도 불순물 이온은 인이온인 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 고농도 소스 및 드레인 형성단계에서 사용하는 고농도 불순물 이온은 안티몬이온인 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970055950A KR100253340B1 (ko) | 1997-10-29 | 1997-10-29 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970055950A KR100253340B1 (ko) | 1997-10-29 | 1997-10-29 | 모스 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990034355A KR19990034355A (ko) | 1999-05-15 |
| KR100253340B1 true KR100253340B1 (ko) | 2000-04-15 |
Family
ID=19523666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970055950A KR100253340B1 (ko) | 1997-10-29 | 1997-10-29 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100253340B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE518710C2 (sv) * | 2000-06-26 | 2002-11-12 | Ericsson Telefon Ab L M | Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets |
-
1997
- 1997-10-29 KR KR1019970055950A patent/KR100253340B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990034355A (ko) | 1999-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268871B1 (ko) | 반도체소자의제조방법 | |
| US5272099A (en) | Fabrication of transistor contacts | |
| US5652152A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| US4984042A (en) | MOS transistors using selective polysilicon deposition | |
| US6566208B2 (en) | Method to form elevated source/drain using poly spacer | |
| US6258675B1 (en) | High K gate electrode | |
| US4621413A (en) | Fabricating a semiconductor device with reduced gate leakage | |
| US6001692A (en) | Method of fabricating trench MOS | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US6323077B1 (en) | Inverse source/drain process using disposable sidewall spacer | |
| KR100253340B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR940010543B1 (ko) | 모스 트랜지스터의 제조방법 | |
| KR950002196B1 (ko) | 반도체 소자의 ldd 제조방법 | |
| KR100274979B1 (ko) | 반도체소자내의콘택트형성방법 | |
| JP2990118B2 (ja) | 高性能ｍｏｓ型電界効果トランジスタ | |
| KR100313783B1 (ko) | 모스트랜지스터제조방법 | |
| KR100287872B1 (ko) | 반도체 소자의 제조방법 | |
| KR100243024B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100280535B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100226496B1 (ko) | 반도체장치의 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100281544B1 (ko) | 저도핑 드레인 구조의 얕은 접합을 갖는 트랜지스터 제조 방법 | |
| KR100231479B1 (ko) | 필드 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |