KR100274979B1 - 반도체소자내의콘택트형성방법 - Google Patents

반도체소자내의콘택트형성방법 Download PDF

Info

Publication number
KR100274979B1
KR100274979B1 KR1019980006738A KR19980006738A KR100274979B1 KR 100274979 B1 KR100274979 B1 KR 100274979B1 KR 1019980006738 A KR1019980006738 A KR 1019980006738A KR 19980006738 A KR19980006738 A KR 19980006738A KR 100274979 B1 KR100274979 B1 KR 100274979B1
Authority
KR
South Korea
Prior art keywords
gate
contact
forming
silicon substrate
contact hole
Prior art date
Application number
KR1019980006738A
Other languages
English (en)
Other versions
KR19990073664A (ko
Inventor
신현동
Original Assignee
황인길
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체주식회사 filed Critical 황인길
Priority to KR1019980006738A priority Critical patent/KR100274979B1/ko
Publication of KR19990073664A publication Critical patent/KR19990073664A/ko
Application granted granted Critical
Publication of KR100274979B1 publication Critical patent/KR100274979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

소스/드레인 콘택트 형성시 적용될 수 있는 콘택트 형성방법에 관한 것으로, 층간 절연막 상부에 콘택트 홀을 형성한 다음 인이온 또는 비소이온을 재차 이온 주입하여 비정질 실리콘 또는 고농도의 확산층을 형성하여 콘택트의 깊이를 얕게 하고 확산을 방지하여 누설 전류 및 콘택트 저항을 감소시키고, 소자의 신뢰성을 향상시킨다.

Description

반도체 소자내의 콘택트 형성방법
본 발명은 반도체 소자내의 콘택트 형성방법에 관한 것으로, 보다 더 상세하게는 소스/드레인 콘택트 형성시 적용될 수 있는 반도체 소자내의 콘택트 형성방법에 관한 것이다.
일반적으로 콘택트 형성방법은 실리콘 표면처리, 확산, 이온주입, 콘택트 금속의 증착이나 패턴 형성이라는 여러 가지 요소를 가진 복합 기술이다.
특히, 반도체 소자가 고집적화 됨에 따라 게이트 길이가 짧아져 소스/드레인부의 확산접합의 깊이가 엷어지는 경향이 있다. 이 확산접합의 저하는 필연적으로 확산층의 시트저항을 증가시키는 결과, 확산층 배선저항 및 확산층과 알루미늄 배선과의 콘택트 저항이 증대한다.
또한, 게이트 폭이 좁아짐에 따라 드레인으로 전계 집중이 일어나 표면부에서의 pn 접합간의 공핍층 퍼짐이 억제되어 결과적으로는 접합내압을 저하시켜 벌크 내의 접합내압보다 낮은 전압에서 브레이크 다운이 발생한다. 이것을 방지하기 위해 게이트 측벽에 산화막을 남기고 이온 주입하여 저농도의 접합을 만드는 LDD(light doped drain)구조를 사용한다.
그러나, LDD구조는 채널 길이가 짧아져 소스-드레인 간의 관통현상이 일어나며, 소스/드레인 콘택트를 형성하는 경우 콘택트 저항이 증가한다는 문제점이 있다.
이하, 첨부된 도면을 참고로 하여 종래의 LDD 구조의 소자에서 콘택트 형성방법을 설명하면 다음과 같다.
먼저, 도1a와 같이 통상의 LOCOS 분리방법으로 실리콘 기판(1) 상부에 필드영역(2)과 액티브 영역(3)을 형성한 다음, 도1b와 같이 액티브 영역(3)에 게이트 산화막(4)을 증착하고, 이 산화막(4) 상부에 폴리 실리콘(5)을 증착한다. 이후, 폴리 실리콘(5) 상부에 감광막을 도포한 다음, 게이트를 형성하기 위한 감광막 패턴(미도시)을 형성하고, 이 감광막 패턴을 마스크로 식각한 후, 감광막을 제거하여 게이트(5)를 형성한다. 이어서, 게이트(5)를 마스크로 하여 인이온을 실리콘 기판(1)으로 이온 주입한다.
다음, 도1c와 같이 이온 주입된 불순물을 어니링하여 저농도의 확산영역(6)을 형성한다. 이어서, 실리콘 기판(1) 전면에 화학 기상 증착 방법(chamical vapor deposion)으로 산화막(7)을 증착하고, 이 산화막(7)을 이방성 식각하여 도1c와 같이 게이트 측벽(8)을 형성한다.
다음, 도1d와 같이 게이트(3)를 마스크로 하여 비소이온을 실리콘 기판(1)으로 이온 주입한다.
이후, 도1e와 같이 이온 주입된 불순물을 어니링하여 고농도의 확산영역(9)을 형성한다. 이어서, 도1f와 같이 기판 전면에 층간 절연막(10)을 증착하고, 사진 식각하여 도1g와 같이 소스/드레인 콘택트를 위한 콘택트 홀(11)을 형성한다.
최종적으로, 도1h와 같이 금속막을 전면 도포하고 패터닝하여 콘택홀(12)에 소스/드레인 콘택트(12)을 각각 형성한다.
상기에서와 같이 종래의 콘택트 형성방법은 어닐링과 같은 열처리 공정시 이온 주입에 의해 형성된 불순물등이 이온 원자의 확산을 촉진시켜 소스/드레인 콘택트의 영역이 확장되어 인접한 접합부와의 이격거리가 좁아져 누설 전류의 발생을 초래하게 되고, 저 농도 이온을 주입하여 LDD 구조를 형성하는 경우 콘택트의 깊이는 얕아지나 표면에서 확산이 증가하여 콘택트 저항이 증가한다는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 그 목적은 콘택트 홀 형성후 소스/드레인 확산층에 비정질 실리콘 또는 고농도의 확산층을 형성하여 누설 전류 및 콘택트 저항을 낮게 하기 위한 것이다.
도1a ~ 도1i는 종래의 LDD 구조의 소자에서 콘택트 형성방법을 도시한 단면도이다.
도2a ~도2j는 본 발명의 일실시예에서 콘택트 형성방법을 도시한 단면도이다.
도3a ~ 도3h는 또 다른 일 실시예에서 콘택트 형성방법을 도시한 단면도이다.
상기와 같은 목적을 달성하기 위한 본 발명은 층간 절연막 상부에 콘택트 홀을 형성한 다음 인이온을 재차 이온 주입하여 비정질 실리콘을 형성하고, 이후 콘택트 홀에 금속막을 증착하여 콘택트를 형성하는 것을 특징으로 한다.
또한, 층간 절연막 상부에 콘택트 홀을 형성한 다음, 비소이온을 이온 주입하여 고농도의 확산층을 형성하고, 이후 콘택트 홀에 금속막을 증착하여 콘택트를 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하면 다음과 같다.
도2a ~도2j는 본 발명의 일실시예에서 반도체 소자내의 콘택트 형성 방법을 도시한 단면도이다.
먼저, 도2a와 같이 통상의 LOCOS 분리 방법을 이용하여 실리콘 기판(11) 상부에 필드영역(12)과 액티브 영역(13)을 형성한 다음, 도2b와 같이 액티브 영역(13)에 게이트 산화막(14)을 증착하고, 이 산화막(14) 상부에 폴리 실리콘(15)을 증착한다. 이후, 폴리 실리콘(15) 상부에 감광막을 도포한 다음, 게이트를 형성하기 위한 감광막 패턴(미도시)을 형성하고, 이 감광막 패턴을 마스크로 식각한 후, 감광막을 제거하여 게이트(15)를 형성한다. 이어서, 게이트(15)를 마스크로 하여 인이온을 실리콘 기판(1)으로 이온 주입한다.
다음, 도2c와 같이 이온 주입된 불순물을 어니링하여 저농도의 확산영역(16)을 형성한다. 이어서, 실리콘 기판(1) 전면에 화학 기상 증착 방법(chamical vapor deposion)으로 산화막(17)을 증착하고, 이 산화막(17)을 이방성 식각하여 도2c와 같이 게이트 측벽(18)을 형성한다.
다음, 도2d와 같이 게이트(15)를 마스크로 하여 비소이온을 실리콘 기판(11)으로 이온 주입한다.
이후, 도2e와 같이 이온 주입된 불순물을 어니링하여 고농도의 확산영역(19)을 형성한다. 이어서, 도2f와 같이 기판 전면에 층간 절연막(20)을 증착하고, 사진 식각하여 도2g와 같이 소스/드레인 콘택트를 위한 콘택트 홀(21)을 형성한다.
다음, 도2h와 같이 형성되어 있는 콘택트 홀(21)을 마스크로 하여 인이온을 실리콘 기판(1)으로 재차 이온 주입하고, 이 이온 주입된 불순물을 어니링하여 비정질 실리콘(22)을 형성한다.
최종적으로, 도2i와 같이 금속막을 전면 도포하고 패터닝하여 콘택홀(12)에 소스/드레인 콘택트(23)을 각각 형성한다.
따라서, 콘택트 홀(21) 형성후 인 이온을 재차 이온 주입하여 비정절 실리콘을 형성함으로써 이온 원자의 확산을 방지하여 누설 전류 및 콘택트 저항을 감소시킨다.
또 다른 일 실시예를 도3a ~ 도3h 참조하여 반도체 소자내의 콘택트 형성방법을 설명하면 다음과 같다.
먼저, 도3a와 같이 통상의 LOCOS 분리 방법으로 실리콘 기판(31) 상부에 필드영역(32)과 액티브 영역(33)을 형성한 다음, 도3b와 같이 액티브 영역(33)에 게이트 산화막(34)을 증착하고, 이 산화막(34) 상부에 폴리 실리콘(35)을 증착한다. 이후, 폴리 실리콘(35) 상부에 감광막을 도포한 다음, 게이트를 형성하기 위한 감광막 패턴(미도시)을 형성하고, 이 감광막 패턴을 마스크로 식각한 후, 감광막을 제거하여 게이트(35)를 형성한다. 이어서, 게이트(35)를 마스크로 하여 인이온을 실리콘 기판(31)으로 이온 주입한다.
다음, 도3c와 같이 이온 주입된 불순물을 어니링하여 저농도의 확산영역(36)을 형성한다. 이어서, 실리콘 기판(31) 전면에 화학 기상 증착 방법(chamical vapor deposion)으로 산화막(37)을 증착하고, 이 산화막(37)을 이방성 식각하여 도2d와 같이 게이트 측벽(38)을 형성한다.
다음, 도3e와 같이 실리콘 기판(31) 전면에 층간 절연막(39)을 증착하고, 사진 식각하여 도3f와 같이 소스/드레인 콘택트를 위한 콘택트 홀(40)을 형성한다.
다음, 도3g와 같이 절연막(39) 상부에 형성되어 있는 콘택트 홀(40)을 마스크로 하여 비소이온을 실리콘 기판(1)으로 이온 주입하고, 이 이온 주입된 불순물을 어닐링하여 고농도의 확산영역(41)을 형성한다.
최종적으로, 도3h와 같이 금속막을 전면 도포하고 패터닝하여 콘택홀(12)에 소스/드레인 콘택트(42)을 각각 형성한다.
따라서, 콘택트 홀(40) 형성후 비소이온을 이온 주입하여 고농도의 확상영역을 형성함으로써 인접한 접합부와의 이격거리가 길어져 누설 전류를 감소시킨다.
이상에서 설명한 바와 같이 본 발명은 콘택트 홀 형성 후 이온 주입에 의해 비정질 실리콘 또는 고농도의 확산층을 형성하고, 이후 금속막을 증착하여 콘택트를 형성함으로써 공정이 단축되며, 콘택트의 깊이를 얕게 하고 확산을 방지하여 누설 전류 및 콘택트 저항이 감소되어 소자의 신뢰성을 향상시킨다.

Claims (1)

  1. 실리콘 기판에 게이트를 형성하는 단계;
    상기 게이트를 마스크로 하여 불순물을 이온 주입하는 단계;
    상기 이온 주입된 불순물을 어닐링하여 저농도의 확산층을 형성하는 단계;
    상기 실리콘 기판 상부에 산화막을 증착하는 단계;
    상기 산화막을 사진 식각하여 게이트 측벽을 형성하는 단계;
    상기 게이트를 마스크로 하여 불순물을 이온 주입하는 단계;
    상기 불순물을 어니링하여 고농도의 확산층을 형성하는 단계;
    상기 실리콘 기판 상부에 층간 절연막을 증착하는 단계;
    상기 층간 절연막을 사진 식각하여 콘택트 홀을 형성하는 단계;
    상기 절연막에 형성되어 있는 콘택트 홀을 마스크로 하여 불순물을 이온 주입하는 단계;
    상기 이온 주입된 불순물을 어닐링하여 비정질 실리콘을 형성하는 단계;
    상기 콘택트 홀에 금속막을 증착하여 소스/ 드레인 콘택트를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자내의 콘택트 형성방법.
KR1019980006738A 1998-03-02 1998-03-02 반도체소자내의콘택트형성방법 KR100274979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980006738A KR100274979B1 (ko) 1998-03-02 1998-03-02 반도체소자내의콘택트형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006738A KR100274979B1 (ko) 1998-03-02 1998-03-02 반도체소자내의콘택트형성방법

Publications (2)

Publication Number Publication Date
KR19990073664A KR19990073664A (ko) 1999-10-05
KR100274979B1 true KR100274979B1 (ko) 2001-01-15

Family

ID=40749560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006738A KR100274979B1 (ko) 1998-03-02 1998-03-02 반도체소자내의콘택트형성방법

Country Status (1)

Country Link
KR (1) KR100274979B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609557B1 (ko) * 2000-06-30 2006-08-04 주식회사 하이닉스반도체 트랜지스터의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240731A (ja) * 1991-01-24 1992-08-28 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240731A (ja) * 1991-01-24 1992-08-28 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990073664A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US5714393A (en) Diode-connected semiconductor device and method of manufacture
KR100239707B1 (ko) 반도체 소자의 제조방법
KR100223927B1 (ko) 전계 효과 트랜지스터 및 그 제조방법
US20090047757A1 (en) Semiconductor device and method of manufacturing the same
US6566208B2 (en) Method to form elevated source/drain using poly spacer
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US20010044191A1 (en) Method for manufacturing semiconductor device
JPH07283400A (ja) 半導体装置及びその製造方法
KR100274979B1 (ko) 반도체소자내의콘택트형성방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR100289056B1 (ko) 절연막경사식각을이용한전력소자제조방법
KR100273320B1 (ko) 반도체소자의 실리사이드 형성방법_
KR0170436B1 (ko) 모스트랜지스터 제조방법
KR100286899B1 (ko) 엘디디 구조의 반도체 소자 형성방법
KR940010543B1 (ko) 모스 트랜지스터의 제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR100258000B1 (ko) 모스 트랜지스터 제조방법
KR100247634B1 (ko) 반도체 소자 및 그의 제조방법
KR100309645B1 (ko) 반도체장치 및 그 제조방법
KR100421899B1 (ko) 반도체소자제조방법
KR19990041628A (ko) 반도체소자의 제조 방법
KR100216320B1 (ko) 모스 트랜지스터 제조방법
KR960012262B1 (ko) 모스(mos) 트랜지스터 제조방법
KR19980058385A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee