SE518710C2 - Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets - Google Patents

Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets

Info

Publication number
SE518710C2
SE518710C2 SE0002389A SE0002389A SE518710C2 SE 518710 C2 SE518710 C2 SE 518710C2 SE 0002389 A SE0002389 A SE 0002389A SE 0002389 A SE0002389 A SE 0002389A SE 518710 C2 SE518710 C2 SE 518710C2
Authority
SE
Sweden
Prior art keywords
layer
transistor
doped
antimony
collector
Prior art date
Application number
SE0002389A
Other languages
English (en)
Other versions
SE0002389L (sv
SE0002389D0 (sv
Inventor
Hans Norstroem
Torkel Arnborg
Ted Johansson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE0002389A priority Critical patent/SE518710C2/sv
Publication of SE0002389D0 publication Critical patent/SE0002389D0/sv
Priority to TW089117381A priority patent/TW504842B/zh
Priority to CNB01811833XA priority patent/CN1244142C/zh
Priority to PCT/SE2001/001385 priority patent/WO2002001623A1/en
Priority to JP2002505670A priority patent/JP2004502300A/ja
Priority to AU2001266469A priority patent/AU2001266469A1/en
Priority to EP01944020A priority patent/EP1303872B1/en
Priority to KR1020027017546A priority patent/KR100770060B1/ko
Priority to US09/887,037 priority patent/US6579773B2/en
Publication of SE0002389L publication Critical patent/SE0002389L/sv
Publication of SE518710C2 publication Critical patent/SE518710C2/sv

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7378Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Description

518 710 2 gí%v¥ÅÄ'ÄÄLÉħ hjälpa upp prestandan hos existerande dubbelpolykiselbaserade HF-IC-kretsar och BICMOS-tekniker. Det finns emellertid ett intresse för att förbättra kretsarnas frekvenskaraktäristik, särskilt för anordningar där höga strömmar måste förstärkas vid höga frekvenser.
Det s.k. accelerationsskiktskonceptet (eng. launcher layer) för att förbättra transistorprestandan har varit känd under viss tid och beskrivs i mer detalj i publikationen ”Optimization Guidelines for Epitaxial Collectors of Advance BJT's with Improved Breakdown Voltages and Speed", P. Palestri, C. Fiegna, L. Selmi, G.A.M. Hurkx, J.W. Slotboom och E. Sangiorgi, International Electron Devices Meeting Techn. Dig., 1998, sid. 741, och i "A Better Insight into the Performance of Silicon BJT's Featuring Highly Nonuniform Collector Doping Profiles”, P. Palestri, C. Fiegna, L. Slemi, M.S. Peter, G.A.M. Hurkx, J.W. Slotboom, E. Sangiorgi, IEEE Transactions on Electron Devices, volym 47, nr 5, sid. 1044, maj 2000. Huvudidén är att skapa ett högfältsskikt mellan basen och kollektorn så tunt, att ingen spridning kommer att äga rum, och med ett så högt fält att bärarhastigheterna väsentligen ökas. Tjockleken skall vara jämförbar med den fria medelväglängden mellan spridning och dopningsnivåerna skall vara huvudsakligen högre än resten av kollektorn. Typiska värden på tjockleken är 10-100 nm och för dopningsnivån 1 x 10” - 1 x 10" cma. Om lämpliga värden kan användas kommer genombrottsspänningen att vara i princip oförändrad och anordningens hastighet kommer att ökas.
Experimentell konfirmering av accelerationsskiktsfunktionen visades i publikationen "Enhanced SiGe Heterojunction Bipolar Transistors with 160 GHz Fmax", A. Schtippen, U. Erben, A.
Gruhle, H. Kibbel, H. Schumacher, U. König, International Electron Devices Meeting Tech. Dig. 1995, sid. 743, vari beskrivs att prestanda hos SiGe-transistorer av dubbelmesatyp förbättrades väsentligt och ett högsta fmx av 160 GHz erhölls. 51 8 71 03 2 šii? Anordningsstrukturen som användes för att visa den förbättrade prestandan med en SiGe-transistor av dubbelmesatyp växtes med MBE (molecular beam epitaxy). En sådan struktur är inte särskilt lämpad för massproduktion eller framställning av stora integrerade kretsar.
En sådan SiGe-transistor av dubbelmesatyp innefattande ett kollektoraccelerationsskikt visas också i den tyska patentansökningen nr 196 17 030 Al.
Redoqörelse för uppfinningen Ett förenklat framställningsförfarande som kan användas för bipolära RF-IC-transistorer i kisel/kisel-germanium med mini- mala ändringar i det existerande processflödet behövs.
Det är således ett syfte med föreliggande uppfinning att åstadkomma ett förfarande vid framställning av en transistoran- ordning, särskilt en transistoranordning för radiofrekvenstil- lämpningar, för att skapa ett kollektoraccelerationsskikt på ett enklare och mera flexibelt sätt.
Det är ännu ett syfte med uppfinningen att åstadkomma ett sådant förfarande, som har ökad integreringsflexibilitet och som är kompatibelt med flera tekniker.
Dessa syften bl.a. uppnås enligt en aspekt på uppfinningen medelst ett förfarande innefattande följande steg: - att ett halvledarsubstrat med ett n-dopat kollektorskikt om- givet av isolationsområden tillhandahålles; - antimonjoner implanteras i kollektorskiktet så att ett tunt, kraftigt n-dopat skikt skapas i den översta delen av nämnda kollektorskikt; och - att en bas skapas ovanpå nämnda tunna, kraftigt n-dopade skiktj 4 . . .. . u. . . . . . . . . N Företrädesvis placeras en mask ovanpå nämnda substrat, där nämnda mask innefattar en öppning över det n-dopade kollektor- skiktet, varvid antimonjoner implanteras genom denna masköpp- ning.
Det är ett vidare syfte med föreliggande uppfinning att åstadkomma en halvledarbaserad transistoranordning framställd enligt det ovan nämnda framställningsförfarandet.
Enligt en andra aspekt på föreliggande uppfinning tillhanda- hålls således en halvledarbaserad transistoranordning inne- fattande ett tunt, antimonjonimplanterat skikt av hög dopnings- nivå mellan dess kollektor och bas.
Genom att implantera antimon (Sb) vid låg energi före depone- ring av basskikten i en existerande bipolär RF-IC-process och således skapa ett kollektoraccelerationsskikt under basen, för- bättras väsentligt transistorns högfrekvensprestanda och ström- hanteringskapacitet.
Genom att använda antimon, kan ett tunt, kraftigt dopat skikt skapas under basen tack vare den korta utskjutningsräckvidden för antimon under jonimplantation. Eftersom antimon också har en låg diffusionskoefficient kan det tunna skiktet motstå termiska uppvärmningscykler hos ett normalt processflöde utan att degradera den skarpa dopingprofilen hos skiktet.
Ytterligare fördelar med och kännetecken hos föreliggande uppfinning kommer att visas i den följande detaljerade beskrivningen av utföringsformer. nu n . n . q n o A .n 518 710 'f 5 Kort beskrivning av ritninqarna Föreliggande uppfinning kommer att bättre förstås från den de- taljerade beskrivningen av utföringsformer av föreliggande upp- finning given här nedan och de medföljande figurerna 1-6, vilka endast ges av illustrativa skäl och skall således icke begränsa uppfinningen.
Fig. 1-3 är kraftigt förstorade tvärsnittsvyer av en del av en halvledarstruktur under förfarandet enligt föreliggande uppfin- ning.
Fig. 4 är ett diagram av dopningsprofilerna hos en bipolär transistor, varvid skillnaden skapad genom det uppfinningsen- liga jonimplanterade accelerationsskiktet tydligt indikeras.
Fig. 5-6 är diagram av transistorprestanda för en transistor som innefattar det uppfinningsenliga jonimplanterade accelerationsskiktet samt för en konventionell transistor.
Detaljerad beskrivning av utföringsformer I följande beskrivning är särskilda detaljer angivna i förkla- rande och icke-begränsande syfte för att ge en grundlig för- ståelse av föreliggande uppfinning. Det är emellertid uppenbart för fackmannen inom området att uppfinningen kan utövas i andra utföringsformer som avviker från dessa särskilda detaljer. I andra fall är detaljerade beskrivningar av välkända förfaran- den, protokoll, anordningar och kretsar utelämnade för att inte tynga beskrivningen av föreliggande uppfinning med onödiga de- taljer.
Med hänvisning till fig. 1-3 kommer en uppfinningsenlig utfö- ringsform av en processekvens, som innefattar skapande av ett jon-implanterat accelerationsskikt, att beskrivas.
Processflödet följer en vanlig process för framställning av bipolära/BiCMOS baserade integrerade kretsar med epitaxiellt 518 7 1 å) šïï* f šffš växt bas, möjligen också innefattande SiGe i basen. Således dopas ett substrat 1 till n* för att bilda en begravd kollektor 3 hos en npn-anordning. På den begravda kollektorn 5 bildas ett isolerat, nï-dopat kollektorskikt 3 medelst LOCOS (Local Oxida- tion) eller STI (Shallow Trench Isolation ) 4.
På kollektorn 5 och isolationsomrâdena 4 växes en termisk oxid 12, typiskt 100-300 Å tjock. Därefter deponeras typiskt 100-300 Å kiselnitrid 14 på oxiden 12 medelst CVD. En E/B-öppningsmask (typiskt med en dimension av omkring 1 u) mönstras genom att använda fotoresist, varefter nitriden och den termiska oxiden torretsas, varvid således ett E/B-fönster definieras. Efter- följningsvis avlägsnas den kvarvarande fotoresisten. En resul- terande struktur illustreras i figur 1.
Med hänvisning nu till fig. 2 jonimplanteras antimonjoner (Sb- joner) i kollektorskiktet 5 i E/B-fönstret såsom schematiskt indikeras med pil 16 för att bilda ett grunt kollektor- accelerationsskikt.
Antimon är ett n-dopningsämne i kisel och har en tung massa (122 g/mol, Si 28 g/mol), vilket gör det lämpligt för att bilda grunda dopningsprofiler och det har en mycket låg termisk diffusionskoefficient, som gör det okänsligt för efterföljande uppvärmningssteg. En antimonimplantering utförs vid låg energi (typiskt 5-10 keV) och låg dos (typiskt 1el2-1e13 cmq) för att skapa en kraftigt n-dopad ytkoncentration som kommer att bilda kollektoraccelerationsskiktet.
En kort högtemperatur-anneal (>600°C) återskapar kristallegen- skaperna hos kollektorskiktet. Denna anneal kan utföras i en konventionell ugn, eller genom att använda RTA (Rapid-Thermal Anneal) eller utgöra del av förbakningen som vanligtvis utförs före deponering av Si/SiGe-multiskiktstrukturen, som kommer att utgöra basen hos NPN-transistorn. Accelerationsskiktet 518 710 ål* :få 7 indikeras schematiskt medelst hänvisningsbeteckning 18 i fig. 3.
Processflödet fortsätter med epitaxiell deponering av kisel för basen. Således deponeras omkring 2000 Å polykisel 20 för den extrinsiska baskontakten. Den extrinsiska basen dopas genom att implantera B eller BF2 vid låg energi. I stället för skiktet 20 kan en multiskiktstruktur av kisel och/eller kisel/kiselgerma- nium bildas.
Framställningsprocessen fortsätter sedan på konventionellt sätt (icke illustrerat), t.ex. genom att deponera 1000-2000 Å TEOS; att en emitter-öppning definieras; att TEOS-skiktet och poly- kiselskiktet 20 etsas ned till kiselytan; samt att en tunn ter- misk oxid växes i emitterfönstret före basimplanteringen. Efter basdopningen deponeras omkring 2000 Å nitrid konformt för att isolera det extrinsiska baspolykislet 20 från emitter- polykislet och för att ytterligare minska emitteröppningen, varefter denna etsas anisotropt, varvid s.k. nitriddistanser (spacers) kvarlämnas vid de inre väggarna hos emitter- öppningen.
Processflödet fortsätter sedan genom deponering av emitter- polykisel (typiskt zooo-sooo Å) följt av dopning (typiskt im- plantering av arsenik vid hög dos), maskning och torretsning av emitter-polykislet. Vidare aktiverar annealing av strukturen vid hög temperatur under kort tid dopämnena och sätter dop- ningsprofilerna. Typiskt används RTA vid z1000°C under 10-30 sekunder. Slutligen följer skiktresistivitetsreduktion genom silicidformering och metallisering.
Detaljerna för formering av kollektorkontakten utelämnas här eftersom den kan göras på varje konventionellt sätt.
För att Validera föreliggande uppfinning simulerades bipolära högfrekvenstransistorer med ett antimonjonimplanterat s 1 s 710 šïï* 8 accelerationsskikt och jämfördes med konventionella bipolära högfrekvenstransistorer.
I fig. 4 visas dopningsprofilerna för en bipolär höghastighets- transistor med ett jonimplanterat accelerationsskikt samt för en konventionell bipolär höghastighetstransistor.
Accelerationsskiktet skapas genom användning av processekvensen beskriven ovan.
I fig. 5 visas elektronhastigheter för en typisk förspänning anbringad på en transistor med ett accelerationsskikt och på en konventionell transistor. Hastighetsdistributionen ändras genom eller på grund av accelerationsskiktet. Toppvärdet ökas, basområdeshastigheten ökar och epikollektorområdeshastigheten minskar. Notera att det finns en väsentlig hastighetsöverskridning jämfört med den spridningsbegränsade hastigheten (omkring le7 cm/s) som vanligtvis nås i stora anordningar. Den slutligt erhållna kollektorströmmen skall tänkas såsom ett viktat medelvärde av dessa hastigheter.
Huvudpunkten för att föreliggande uppfinning skall fungera är att området med hög hastighet/fältområdet är så tunt att ingen spridning uppträder.
I fig. 6 visas den förbättrade RF-prestandan med accelerationsskikt och med accelerationsskikt och SIC (sekundär implanterad kollektor, ett vanligt förfarande för att förbättra prestandan hos bipolär RF-transistor). Både en ökning i det maximala fT såväl som i högfrekvensprestanda (strömförstärkningsnedgången vid högre strömmar) observeras.
Fördelar med föreliggande uppfinning innefattar bl.a.: - Förbättring av de bipolära RF-transistorernas högfrekvens- och strömhanteringskapacitet. 51 8 7 1 Û Éïï* Iššffš 9 - Enkel integrering i existerande processflöden för framställning av integrerade kretsar för radiofrekvenstillämpningar.
Den ovan schematiskt beskrivna processen för framställning av bipolära IC-kretsar för radiofrekvenstillämpningar skall endast ses såsom ett exempel.
Det skall inses att antimonimplantering kan, enligt föreliggan- de uppfinning, altlernativt utföras i ett öppet kollektor- område, utan att resten av skivan täcks av oxid och nitridskik- ten, såsom visas i processen ovan.
I ytterligare en alternativ version kan varje typ av maske- ringsmaterial placeras på strukturen före antimonjonimplante- ring i ett ytterligare masksteg. På sådant sätt kan de laterala dimensionerna hos accelerationsskiktet väl styras.
Det är uppenbart att uppfinningen kan varieras på ett flertal sätt. Sådana variationer skall inte betraktas som en avvikelse från skyddsomfånget för föreliggande uppfinning. Alla sådana modifikationer som är uppenbara för fackmannen inom området är avsedda är innefattas inom skyddsomfånget för de bifogade pa- tentkraven.

Claims (16)

- n n uno nu n .o a n n anno 51 s 71 o ' 10 PATENTKRAV
1. Förfarande för att förbättra transistorprestanda och högfrekvenskaraktäristika vid framställning av en transistoranordning, särskilt en lågvolts- och högfrekvenstransistor för användning inom mobil telekommunikation, k ä n n e t e c k n a t a v stegen: - att ett halvledarsubstrat (1) med ett n-dopat kollektorskikt (5) omgivet av isolationsområden (4) åstadkoms; - att antimonjoner implanteras i nämnda kollektorskikt så att ett tunt, kraftigt n-dopat skikt (18) skapas i den översta delen av nämnda kollektorskikt; och - att en bas skapas på nämnda tunna, kraftigt n-dopade skikt (18).
2. Förfarande enligt krav 1, varvid antimon vid låg energi och av låg dos implanteras för att skapa en kraftigt n-dopad ytkon- centration.
3. Förfarande enligt krav 2, varvid lågenergidosen av antimon är mindre än 20 keV, företrädesvis mindre än 15 keV, och mest företrädesvis mellan 1 och 10 keV.
4. Förfarande enligt krav 2 eller 3, varvid den låga dosen av antimon är mellan 1 x 10” och 1 x 10” cm”.
5. Förfarande enligt något av kraven 2-4, varvid jonimplanta- tionen ökar dopningsnivån med en faktor av omkring 10-1000 inu- ti det tunna, kraftigt n-dopade skiktet.
6. Förfarande enligt något av kraven 1-3, varvid antimonjonim- plantationen utförs så att det tunna, kraftigt n-dopade skiktet erhåller en tjocklek av omkring 1-100 nm. 518 710 11
7. Förfarande enligt något av kraven 1-6, varvid implanta- tionssteget följs av en högtemperatur-anneal för att återskapa kristallegenskaperna hos kollektorskiktet.
8. Förfarande enligt krav 7, varvid annealen utförs vid en temperatur över 600°C i en konventionell ugn, eller genom att använda en RTA (Rapid-Therman Anneal).
9. Förfarande enligt något av kraven 1-8, varvid en andra implanterad kollektor (SIC, secundary implanted collector) bildas.
10. Förfarande enligt något av kraven 1-9, varvid basen bildas såsom en med bor in situ-dopad, epitaxiellt växt kiselskikt- struktur.
11. Förfarande enligt något av kraven 1-9, varvid basen bildas såsom en Se/SeGe-multiskiktstruktur.
12. Förfarande enligt något av kraven 1-ll, varvid en mask (12, 14) placeras ovanpå substratet före antimonjonimplantationen, där nämnda mask innefattar en öppning över nämnda n-dopade kol- lektorskikt och antimonjonerna implanteras genom nämnda masköppning.
13. Förfarande enligt krav 12, varvid steget av att placera en mask innefattar stegen att en termisk oxid växes ovanpå kollek- torskiktet, ett kiselnitridskikt deponeras ovanpå oxiden, varvid kiselnitrid- och oxidskikten mönstras och etsas för att på så sätt definiera masköppningen.
14. Transistoranordning, särskilt en lågspännings- och högfre- kvenstransistor för användning inom mobil telekommunikation, k ä n n e t e c k n a d a v att transistoranordningen är framställd i enlighet med något av kraven 1-13.
15. Transistoranordning, särskilt en lågspännings- och högfre- kwenstransistor för användning inom mobil telekommunikation, 518 7 1 0 12 k ä n n e t e c k n a d a v att transistoranordningen innefattar ett tunt antimonjonimplanterat skikt (18) av hög dopningsnivå mellan dess kollektor (5) och bas (20).
16. Integrerad krets, särskilt innefattande en lågspännings- och högfrekvenstransistor för användning inom mobil telekommu- nikation, k ä n n e t e c k n a d a v att den integrerade kretsen innefattar åtminstone en transistoranordning enligt krav 15.
SE0002389A 2000-06-26 2000-06-26 Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets SE518710C2 (sv)

Priority Applications (9)

Application Number Priority Date Filing Date Title
SE0002389A SE518710C2 (sv) 2000-06-26 2000-06-26 Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets
TW089117381A TW504842B (en) 2000-06-26 2000-08-28 Transistor device and fabrication method thereof
KR1020027017546A KR100770060B1 (ko) 2000-06-26 2001-06-19 안티몬이 주입된 고주파 트랜지스터 장치 및 그 제조방법
JP2002505670A JP2004502300A (ja) 2000-06-26 2001-06-19 アンチモニ注入による高周波トランジスタ装置及び製造方法
PCT/SE2001/001385 WO2002001623A1 (en) 2000-06-26 2001-06-19 High frequency transistor device with antimony implantation and fabrication method thereof
CNB01811833XA CN1244142C (zh) 2000-06-26 2001-06-19 具有锑注入的高频晶体管器件及其制造方法
AU2001266469A AU2001266469A1 (en) 2000-06-26 2001-06-19 High frequency transistor device with antimony implantation and fabrication method thereof
EP01944020A EP1303872B1 (en) 2000-06-26 2001-06-19 High frequency transistor device with antimony implantation and fabrication method thereof
US09/887,037 US6579773B2 (en) 2000-06-26 2001-06-25 Transistor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0002389A SE518710C2 (sv) 2000-06-26 2000-06-26 Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets

Publications (3)

Publication Number Publication Date
SE0002389D0 SE0002389D0 (sv) 2000-06-26
SE0002389L SE0002389L (sv) 2001-12-27
SE518710C2 true SE518710C2 (sv) 2002-11-12

Family

ID=20280241

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0002389A SE518710C2 (sv) 2000-06-26 2000-06-26 Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets

Country Status (9)

Country Link
US (1) US6579773B2 (sv)
EP (1) EP1303872B1 (sv)
JP (1) JP2004502300A (sv)
KR (1) KR100770060B1 (sv)
CN (1) CN1244142C (sv)
AU (1) AU2001266469A1 (sv)
SE (1) SE518710C2 (sv)
TW (1) TW504842B (sv)
WO (1) WO2002001623A1 (sv)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020177253A1 (en) * 2001-05-25 2002-11-28 International Business Machines Corporation Process for making a high voltage NPN Bipolar device with improved AC performance
US7038298B2 (en) * 2003-06-24 2006-05-02 International Business Machines Corporation High fT and fmax bipolar transistor and method of making same
CN100433340C (zh) * 2003-12-31 2008-11-12 天津大学 与深亚微米射频工艺兼容的硅光电探测器
US9105677B2 (en) 2013-10-22 2015-08-11 International Business Machines Corporation Base profile of self-aligned bipolar transistors for power amplifier applications

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065677B2 (ja) * 1984-04-16 1994-01-19 ロ−ム株式会社 半導体装置の製造方法
JPS61161761A (ja) * 1985-01-10 1986-07-22 Nec Corp 半導体装置
US4669179A (en) * 1985-11-01 1987-06-02 Advanced Micro Devices, Inc. Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
JP2590236B2 (ja) * 1987-10-07 1997-03-12 株式会社日立製作所 半導体装置
JPH02234422A (ja) * 1989-03-08 1990-09-17 Sony Corp オートドーピング抑制方法
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
US5581115A (en) * 1994-10-07 1996-12-03 National Semiconductor Corporation Bipolar transistors using isolated selective doping to improve performance characteristics
US5719082A (en) 1995-08-25 1998-02-17 Micron Technology, Inc. Angled implant to improve high current operation of bipolar transistors
DE19617030C2 (de) * 1996-04-27 1999-11-18 Daimler Chrysler Ag Si/SiGe-Heterobipolartransistor mit hochdotiertem SiGe-Spacer
JP3562611B2 (ja) * 1996-11-05 2004-09-08 ソニー株式会社 半導体装置及びその製造方法
KR100253340B1 (ko) * 1997-10-29 2000-04-15 김영환 모스 트랜지스터 제조방법
JP3727482B2 (ja) * 1998-06-05 2005-12-14 セイコーインスツル株式会社 半導体装置の製造方法
FR2779573B1 (fr) * 1998-06-05 2001-10-26 St Microelectronics Sa Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication
FR2779571B1 (fr) * 1998-06-05 2003-01-24 St Microelectronics Sa Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee

Also Published As

Publication number Publication date
KR100770060B1 (ko) 2007-10-24
EP1303872A1 (en) 2003-04-23
US20010055893A1 (en) 2001-12-27
WO2002001623A1 (en) 2002-01-03
AU2001266469A1 (en) 2002-01-08
EP1303872B1 (en) 2012-12-19
SE0002389L (sv) 2001-12-27
US6579773B2 (en) 2003-06-17
KR20030028490A (ko) 2003-04-08
TW504842B (en) 2002-10-01
SE0002389D0 (sv) 2000-06-26
CN1244142C (zh) 2006-03-01
CN1439171A (zh) 2003-08-27
JP2004502300A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
JP4448462B2 (ja) バイポーラ・トランジスタの製作方法
EP2800127B1 (en) Method of manufacturing a bipolar transistor, bipolar transistor and integrated circuit
SE519382C2 (sv) Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana
US6563146B1 (en) Lateral heterojunction bipolar transistor and method of fabricating the same
US6724066B2 (en) High breakdown voltage transistor and method
WO2009107087A1 (en) Semiconductor device and method of manufacture thereof
US8603885B2 (en) Flat response device structures for bipolar junction transistors
US20070207585A1 (en) Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication
SE517833C2 (sv) Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden
US20090212394A1 (en) Bipolar transistor and method of fabricating the same
WO2012170219A1 (en) A transistor and method of forming the transistor so as to have reduced base resistance
SE518710C2 (sv) Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets
JP4988339B2 (ja) 高いfTおよびfmaxを有するバイポーラ・トランジスタおよびこれを製造する方法
US10032868B2 (en) High performance super-beta NPN (SBNPN)
US7008851B2 (en) Silicon-germanium mesa transistor
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
JP2011210743A (ja) 半導体装置
JPWO2017187831A1 (ja) 半導体装置、cmos回路及び電子機器

Legal Events

Date Code Title Description
NUG Patent has lapsed
NUG Patent has lapsed