JP2590236B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2590236B2 JP2590236B2 JP63247351A JP24735188A JP2590236B2 JP 2590236 B2 JP2590236 B2 JP 2590236B2 JP 63247351 A JP63247351 A JP 63247351A JP 24735188 A JP24735188 A JP 24735188A JP 2590236 B2 JP2590236 B2 JP 2590236B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- impurity concentration
- base
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000012535 impurity Substances 0.000 claims description 189
- 239000000758 substrate Substances 0.000 claims description 26
- 230000005669 field effect Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000001816 cooling Methods 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 54
- 238000003199 nucleic acid amplification method Methods 0.000 description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 20
- 238000009826 distribution Methods 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 230000007423 decrease Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 10
- 230000009467 reduction Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052723 transition metal Inorganic materials 0.000 description 5
- 150000003623 transition metal compounds Chemical group 0.000 description 5
- 150000003624 transition metals Chemical group 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000013138 pruning Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007710 freezing Methods 0.000 description 2
- 230000008014 freezing Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66992—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by the variation of applied heat
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイポーラトランジスタを少なくとも有す
る半導体装置に係り、特に、低温においても十分大きな
電流増幅率を有し、かつ高速に動作する半導体装置に関
する。
る半導体装置に係り、特に、低温においても十分大きな
電流増幅率を有し、かつ高速に動作する半導体装置に関
する。
以下ではnpn型バイポーラトランジスタを例に説明す
る。第２図（Ａ）及び（Ｂ）は『超高速バイポーラ・デ
バイス』（培風館1985）第80頁から81頁において示され
てる従来のnpn型バイポーラトランジスタの断面図及び
ａ−ａ′における不純物分布を示す図である。１はｎ型
のエミツタ領域、２はｐ型のベース活性領域、３はｐ型
の外部ベース電極引き出し領域、４はｎ型の低濃度コレ
クタ活性領域、５はｎ型の高濃度コレクタ電極引き出し
領域であり、６は素子間分離用の厚いSiO2膜であり、８
はｐ型Si基板であり、10はチヤネルストツパの高濃度ｐ
型領域である。ここでベース活性領域２とは、ｐ型ベー
ス領域２及び３のうちエミツタから注入された電子がコ
レクタへ流出する経路として働く部分を指し、外部ベー
ス電極引き出し領域３とはｐ型ベース領域のうち活性領
域２以外の部分を指す。同図（Ｂ）において12はｎ型不
純物の濃度分布を示し、13はｐ型不純物の濃度分布を示
す。この図に示すように従来のバイポーラトランジスタ
では、エミツタ１として１×1020/cm3以上の高濃度の不
純物領域を用いている。またベース活性領域２はエミツ
タ１よりも低濃度のｐ型領域により形成していて、この
例に示すように通常１×1018/cm3以下の値に設定されて
いる。
る。第２図（Ａ）及び（Ｂ）は『超高速バイポーラ・デ
バイス』（培風館1985）第80頁から81頁において示され
てる従来のnpn型バイポーラトランジスタの断面図及び
ａ−ａ′における不純物分布を示す図である。１はｎ型
のエミツタ領域、２はｐ型のベース活性領域、３はｐ型
の外部ベース電極引き出し領域、４はｎ型の低濃度コレ
クタ活性領域、５はｎ型の高濃度コレクタ電極引き出し
領域であり、６は素子間分離用の厚いSiO2膜であり、８
はｐ型Si基板であり、10はチヤネルストツパの高濃度ｐ
型領域である。ここでベース活性領域２とは、ｐ型ベー
ス領域２及び３のうちエミツタから注入された電子がコ
レクタへ流出する経路として働く部分を指し、外部ベー
ス電極引き出し領域３とはｐ型ベース領域のうち活性領
域２以外の部分を指す。同図（Ｂ）において12はｎ型不
純物の濃度分布を示し、13はｐ型不純物の濃度分布を示
す。この図に示すように従来のバイポーラトランジスタ
では、エミツタ１として１×1020/cm3以上の高濃度の不
純物領域を用いている。またベース活性領域２はエミツ
タ１よりも低濃度のｐ型領域により形成していて、この
例に示すように通常１×1018/cm3以下の値に設定されて
いる。
この従来のバイポーラトランジスタは、室温では正常
に動作するが、200K以下の低温では電流増幅率が著しく
減少してしまうという問題点を有する。実測したエミツ
タ接地電流増幅率の温度依存性を第３図に示す。線l1で
示したのが第２図に示した従来構造の電流増幅率の温度
依存性である。室温では約150であつた電流増幅率が100
Kでは１以下に減少する。
に動作するが、200K以下の低温では電流増幅率が著しく
減少してしまうという問題点を有する。実測したエミツ
タ接地電流増幅率の温度依存性を第３図に示す。線l1で
示したのが第２図に示した従来構造の電流増幅率の温度
依存性である。室温では約150であつた電流増幅率が100
Kでは１以下に減少する。
第４図（Ａ）には、テクニカルダイジエスト,1974イ
ンターナシヨナル エレクトロン デバイシズ ミーテ
イング，（1974年）第262頁から第265頁（Technical Di
gest 1974 International Electron Devices Meeting p
p262-265）においてH.Yagiらにより論じられているバイ
ポーラトランジスタの断面図を示す。同図（Ｂ）にはｂ
−ｂ′断面における不純物分布を示す。この文献にも論
じられているように、一般にエミツタ濃度を低くすると
電流増幅率は小さくなるが、低濃度エミツタ領域９の厚
さが正孔の拡散長に比べて小さい場合には、ベース活性
領域よりエミツタ領域の不純物濃度が低いこのような構
造においても、室温では十分大きな電流増幅率を示す。
しかしながらこの構造においても、低温下では電流増幅
率が著しく減少するという第２図の構造と同様な問題点
を有する。第３図において線l2によつて示したのが第４
図の構造をもつバイポーラトランジスタの電流増幅率を
実測した結果である。室温で約100であつた電流増幅率
が90Kでは約４に減少する。
ンターナシヨナル エレクトロン デバイシズ ミーテ
イング，（1974年）第262頁から第265頁（Technical Di
gest 1974 International Electron Devices Meeting p
p262-265）においてH.Yagiらにより論じられているバイ
ポーラトランジスタの断面図を示す。同図（Ｂ）にはｂ
−ｂ′断面における不純物分布を示す。この文献にも論
じられているように、一般にエミツタ濃度を低くすると
電流増幅率は小さくなるが、低濃度エミツタ領域９の厚
さが正孔の拡散長に比べて小さい場合には、ベース活性
領域よりエミツタ領域の不純物濃度が低いこのような構
造においても、室温では十分大きな電流増幅率を示す。
しかしながらこの構造においても、低温下では電流増幅
率が著しく減少するという第２図の構造と同様な問題点
を有する。第３図において線l2によつて示したのが第４
図の構造をもつバイポーラトランジスタの電流増幅率を
実測した結果である。室温で約100であつた電流増幅率
が90Kでは約４に減少する。
以上述べた低温動作下におけるバイポーラトランジス
タの電流増幅率の顕著なる減少傾向を回避する方法とし
ては、アイ・イー・イー・イー，トランザクシヨン オ
ン エレクトロン デバイシズ，イー デイー34,（198
7年）第139頁から第142頁（IEEE,Trans.Electron Devic
es,ED-34（1987）pp139-142）においてエミツタ濃度を
１×1019/cm3以下にする方法が論じられている。ただし
具体的な構造については全く開示されていない。我々が
第５図に示すようなエミツタ濃度５×1018/cm3、ベース
濃度１×1018/cm3という構造を有するバイポーラトラン
ジスタを実測した結果、この構造においても低温では十
分大きな電流増幅率が得られないことが判明した。第３
図にこの結果を線l3で示す。第２図及び第４図（Ａ）で
示した構造の結果に比較すると電流増幅率の温度依存性
は小さくなつているものの、100K以下の低温では電流増
幅率として10以下の小さな値しか得られない。
タの電流増幅率の顕著なる減少傾向を回避する方法とし
ては、アイ・イー・イー・イー，トランザクシヨン オ
ン エレクトロン デバイシズ，イー デイー34,（198
7年）第139頁から第142頁（IEEE,Trans.Electron Devic
es,ED-34（1987）pp139-142）においてエミツタ濃度を
１×1019/cm3以下にする方法が論じられている。ただし
具体的な構造については全く開示されていない。我々が
第５図に示すようなエミツタ濃度５×1018/cm3、ベース
濃度１×1018/cm3という構造を有するバイポーラトラン
ジスタを実測した結果、この構造においても低温では十
分大きな電流増幅率が得られないことが判明した。第３
図にこの結果を線l3で示す。第２図及び第４図（Ａ）で
示した構造の結果に比較すると電流増幅率の温度依存性
は小さくなつているものの、100K以下の低温では電流増
幅率として10以下の小さな値しか得られない。
もう一つ別の従来技術のバイポーラトランジスタの構
造は、アイ・イー・イー・イー，トランザクシヨン オ
ン エレクトロン デバイシズ，イー デイー27,（198
0年）第563頁から第570頁（IEEE,Trans.Electron Devic
es,ED-27（1987）pp563-570）においてpnpトランジスタ
について論じられている、ベース活性領域の不純物濃度
の高いバイポーラトランジスタである。しかし同文献に
述べてある結果によれば、最大ベース濃度2.5×1018/cm
3のデバイスでは、室温で電流増幅率150であつたのが、
77Kでは16〜30にまで減少している。また同文献の構造
ではエミツタ領域もベース領域も高濃度不純物を有して
いるので、エミツタ・ベース間の接合耐圧が小さいとい
う欠点を持つ。
造は、アイ・イー・イー・イー，トランザクシヨン オ
ン エレクトロン デバイシズ，イー デイー27,（198
0年）第563頁から第570頁（IEEE,Trans.Electron Devic
es,ED-27（1987）pp563-570）においてpnpトランジスタ
について論じられている、ベース活性領域の不純物濃度
の高いバイポーラトランジスタである。しかし同文献に
述べてある結果によれば、最大ベース濃度2.5×1018/cm
3のデバイスでは、室温で電流増幅率150であつたのが、
77Kでは16〜30にまで減少している。また同文献の構造
ではエミツタ領域もベース領域も高濃度不純物を有して
いるので、エミツタ・ベース間の接合耐圧が小さいとい
う欠点を持つ。
低温動作下における電流増幅率を改善する別の方法と
してはアプライド フイジクス レターズ,45（1984）
第1086頁から第1088頁（Appl.Phys.Lett.vol.45（198
4）pp1086-1088）に開示されているように、エミツタAl
GaAsを用い、ベースにGaAsを用いて、エミツタ・ベース
間にヘテロ接合（異種接合）を形成する方法が公知とな
つている。しかしながらこのようなヘテロ接合を形成す
るには、製造技術術に困難があるばかりでなく、またそ
の構造に要する時間・費用も多大なものとなるという欠
点を有する。またエミツタ・ベース間は異種の材料を接
合させているため、界面においてキヤリアの再結合が起
こりやすいという欠点を有する。
してはアプライド フイジクス レターズ,45（1984）
第1086頁から第1088頁（Appl.Phys.Lett.vol.45（198
4）pp1086-1088）に開示されているように、エミツタAl
GaAsを用い、ベースにGaAsを用いて、エミツタ・ベース
間にヘテロ接合（異種接合）を形成する方法が公知とな
つている。しかしながらこのようなヘテロ接合を形成す
るには、製造技術術に困難があるばかりでなく、またそ
の構造に要する時間・費用も多大なものとなるという欠
点を有する。またエミツタ・ベース間は異種の材料を接
合させているため、界面においてキヤリアの再結合が起
こりやすいという欠点を有する。
一方、従来技術によるバイポーラトランジスタが低温
においては著しく低い電流増幅率しか示さない理由は、
アイ・イー・イー・イー，トランザクシヨン オン エ
レクトロン デバイシズ，イー デイー15,（1968年）
第732頁から第735頁（IEEE,Trans.Electron Devices,ED
-15（1968）,pp732-735）において説明されている。す
なわち、エミツタ１の不純物濃度が１×1019/cm3以上の
高濃度の不純物を含むために、エミツタ領域のバンドギ
ヤツプがベース活性領域のバンドギヤツプにくらべて小
さくなつているためである。このことは、後に詳細に説
明する。
においては著しく低い電流増幅率しか示さない理由は、
アイ・イー・イー・イー，トランザクシヨン オン エ
レクトロン デバイシズ，イー デイー15,（1968年）
第732頁から第735頁（IEEE,Trans.Electron Devices,ED
-15（1968）,pp732-735）において説明されている。す
なわち、エミツタ１の不純物濃度が１×1019/cm3以上の
高濃度の不純物を含むために、エミツタ領域のバンドギ
ヤツプがベース活性領域のバンドギヤツプにくらべて小
さくなつているためである。このことは、後に詳細に説
明する。
一方、『超高速化合物半導体デバイス』（培風館1986
年）第108頁に「ホモ接合では不可能なNE1018cm-3PB
1019cm-3としベース抵抗を下げ、エミツターベース容
量の小さいHBTが実現できる」（ここではNE,PBはそれぞ
れエミツタ，ベースの不純物濃度であり、HBTはヘテロ
接合バイポーラトランジスタの略）と記されているよう
にエミツタ・ベース間にホモ接合（同一材料による接
合）を持つ本発明のようなトランジスタでは本発明のよ
うな濃度分布を持つと常温における低い注入効率、低い
電流増幅率になり実用的でないと従来考えられていた。
年）第108頁に「ホモ接合では不可能なNE1018cm-3PB
1019cm-3としベース抵抗を下げ、エミツターベース容
量の小さいHBTが実現できる」（ここではNE,PBはそれぞ
れエミツタ，ベースの不純物濃度であり、HBTはヘテロ
接合バイポーラトランジスタの略）と記されているよう
にエミツタ・ベース間にホモ接合（同一材料による接
合）を持つ本発明のようなトランジスタでは本発明のよ
うな濃度分布を持つと常温における低い注入効率、低い
電流増幅率になり実用的でないと従来考えられていた。
一方、特開昭62-190758号公報には、ホモ接合型バイ
ポーラ・トランジスタにおいて、電流増幅率の低下を回
避するとともにベースの低抵抗化による高速化を図るた
め、ベース不純物濃度をエミツタ不純物濃度よりも著し
く大きくした構造、即ち２×1020/cm3以上のベース不純
物濃度とし、エミツタ領域とベース領域でバンド・ギヤ
ツプに差異が生じるホモ接合型バイポーラ・トランジス
タが提案されている。
ポーラ・トランジスタにおいて、電流増幅率の低下を回
避するとともにベースの低抵抗化による高速化を図るた
め、ベース不純物濃度をエミツタ不純物濃度よりも著し
く大きくした構造、即ち２×1020/cm3以上のベース不純
物濃度とし、エミツタ領域とベース領域でバンド・ギヤ
ツプに差異が生じるホモ接合型バイポーラ・トランジス
タが提案されている。
しかし、上記特許公開公報で開示された高不純物濃度
NAによるシリコン半導体のバンドギヤツプナローイング
ΔEgの値（ΔEg＝22.5（NA/1018）1/2（meV）は、室温
（約300K）における値であることはテクニカルダイジエ
スト、1978インターナシヨナル エレクトロン デバイ
シズ ミーテイング，（1978年）第316頁から第319頁
（Technical Digest 1978 International Electron Dev
ices Meeting PP316-319）においてH.P.D.Lanyonらによ
つて示された式から理解できる。
NAによるシリコン半導体のバンドギヤツプナローイング
ΔEgの値（ΔEg＝22.5（NA/1018）1/2（meV）は、室温
（約300K）における値であることはテクニカルダイジエ
スト、1978インターナシヨナル エレクトロン デバイ
シズ ミーテイング，（1978年）第316頁から第319頁
（Technical Digest 1978 International Electron Dev
ices Meeting PP316-319）においてH.P.D.Lanyonらによ
つて示された式から理解できる。
従つて、上記特許公開公報による高ベース不純物濃度
のホモ接合バイポーラ・トランジスタにおいては200K以
下の低温動作に関する問題点が提起されていないばかり
か、上記バンドギヤツプナローイング値ΔEgは現在の通
説値（例えばテクニカル ダイジエスト,1986インター
ナシヨナル エレクトロン デバイシズ ミーテイン
グ，（1986年）第24頁から第27頁（Technical Digest 1
986 International Electron Devices Meeting PP24-2
7）において、S.E.Swirhunらによつて第27頁に示された
式および第９図参照）に比らべ大きな値であり、その結
果としてのバイポーラ・トランジスタのエミツタ接地電
流増幅率も過大評価な値が開示され、上記現在の通説値
を用いると十分な値のエミツタ接地電流増幅率が得られ
ないことが本願発明者等の検討により明らかとされた。
のホモ接合バイポーラ・トランジスタにおいては200K以
下の低温動作に関する問題点が提起されていないばかり
か、上記バンドギヤツプナローイング値ΔEgは現在の通
説値（例えばテクニカル ダイジエスト,1986インター
ナシヨナル エレクトロン デバイシズ ミーテイン
グ，（1986年）第24頁から第27頁（Technical Digest 1
986 International Electron Devices Meeting PP24-2
7）において、S.E.Swirhunらによつて第27頁に示された
式および第９図参照）に比らべ大きな値であり、その結
果としてのバイポーラ・トランジスタのエミツタ接地電
流増幅率も過大評価な値が開示され、上記現在の通説値
を用いると十分な値のエミツタ接地電流増幅率が得られ
ないことが本願発明者等の検討により明らかとされた。
一方、上記特許公開公報においては活性ベース領域の
不純物濃度が２×1020/cm3以上の極めて大きな値である
ために、オージエ再結合によるエミツタ接地電流増幅率
の著しい低下の効果が上記特許公開公報において考慮さ
れていないことも本願発明者等の検討により明らかとさ
れた。
不純物濃度が２×1020/cm3以上の極めて大きな値である
ために、オージエ再結合によるエミツタ接地電流増幅率
の著しい低下の効果が上記特許公開公報において考慮さ
れていないことも本願発明者等の検討により明らかとさ
れた。
上記従来技術はいずれも低温動作をさせると電流増幅
率が小さくなつてしまつたり、あるいは、これを回避す
るのに多大なる製造技術上の困難を伴うという問題があ
つた。すなわち、150K以下の低温においても実用上十分
な電流増幅率を有する、実施の容易なバイポーラトラン
ジスタの構造は知られていなかつた。
率が小さくなつてしまつたり、あるいは、これを回避す
るのに多大なる製造技術上の困難を伴うという問題があ
つた。すなわち、150K以下の低温においても実用上十分
な電流増幅率を有する、実施の容易なバイポーラトラン
ジスタの構造は知られていなかつた。
本発明の目的は、低温動作下においても実用上十分大
きな電流増幅率を有し、かつ高速に動作するホモ接合バ
イポーラトランジスタを提供することにある。
きな電流増幅率を有し、かつ高速に動作するホモ接合バ
イポーラトランジスタを提供することにある。
すなわち、本発明の一実施形態では、従来技術の問題
点を解決するために、バイポーラトランジスタのベース
活性領域の不純物濃度の最大値を１×1018/cm3以上と
し、かつエミツタ領域の少なくとも一部にこのベース活
性領域の最大値より低い不純物濃度の領域を形成し、か
つベース・エミツタ間の接合部が不純物の含有量が異な
る点を除いては同一材料あるいは実質的に同一の材料で
形成されていることを要旨とする。ここで実質的に同一
材料とは結晶シリコンと多結晶シリコンのように、バン
ドギヤツプがほぼ等しいものをいうものとする。
点を解決するために、バイポーラトランジスタのベース
活性領域の不純物濃度の最大値を１×1018/cm3以上と
し、かつエミツタ領域の少なくとも一部にこのベース活
性領域の最大値より低い不純物濃度の領域を形成し、か
つベース・エミツタ間の接合部が不純物の含有量が異な
る点を除いては同一材料あるいは実質的に同一の材料で
形成されていることを要旨とする。ここで実質的に同一
材料とは結晶シリコンと多結晶シリコンのように、バン
ドギヤツプがほぼ等しいものをいうものとする。
上記のようにベースとエミツタとが同一あるいは実質
的に同一材料である単結晶シリコン、多結晶シリコン、
非結晶質シリコン等から成るため、ベース・エミツタ接
合はホモ接合となり、製造技術上の困難性は低減され
る。
的に同一材料である単結晶シリコン、多結晶シリコン、
非結晶質シリコン等から成るため、ベース・エミツタ接
合はホモ接合となり、製造技術上の困難性は低減され
る。
また、ベース活性領域が高濃度になるためベースがナ
ローバンドギヤツプとなり、エミツタ領域が低濃度にな
るためエミツタがワイドバンドギヤツプとなり従来実用
的でないと考えられていた構造を逆手に活用して、150K
の低温で高電流増幅率を達成したものである。
ローバンドギヤツプとなり、エミツタ領域が低濃度にな
るためエミツタがワイドバンドギヤツプとなり従来実用
的でないと考えられていた構造を逆手に活用して、150K
の低温で高電流増幅率を達成したものである。
本発明は、このように従来不可能と考えられていたデ
バイスを低温で積極的に動作させることにより高い電流
増幅率を得るものであり、製造方法の簡素化、特性向上
の点において画期的な発明である。
バイスを低温で積極的に動作させることにより高い電流
増幅率を得るものであり、製造方法の簡素化、特性向上
の点において画期的な発明である。
周知のようにMOSデバイスを高移動度、高速とするに
は低温動作が有効であるので、Bi-CMOS（バイポーラ・C
MOS混載のワンチツプ）デバイスの特性向上のために
は、低温で高特性を発揮すルホモ接合バイポーラデバイ
スが属望されている。
は低温動作が有効であるので、Bi-CMOS（バイポーラ・C
MOS混載のワンチツプ）デバイスの特性向上のために
は、低温で高特性を発揮すルホモ接合バイポーラデバイ
スが属望されている。
この点においても、本発明の有用性は高い。
第２図及び第４図に示した、従来技術によるバイポー
ラトランジスタが低温においては著しく低い電流増幅率
しか示さない理由は、先に述べたように、アイ・イー・
イー・イー，トランザクシヨン オン エレクトロン
デバイシズ，イー デイー 15,（1968年）第732頁から
第735頁（IEEE,Trans.Electron Devices,ED-15（196
8）,pp732-735）において説明されている。すなわち、
エミツタ１の不純物濃度が１×1019/cm3以上の高濃度の
不純物を含むために、エミツタ領域のバンドギヤツプが
ベース活性領域のバンドギヤツプにくらべて小さくなつ
ているためである。尚、不純物濃度増大に伴うバンドギ
ヤツプ縮少については、エス・エム・セー（S.M.Sze）
著のフイジツクス オブ セミコンダンターデバイセス
第２版（Physics of Semiconductor Devices,SECOND
EDITION.1981）の頁144に詳細に説明されている。この
ことを第６図に示したバンドダイヤグラムを用いて説明
する。伝導帯20と価電子帯21の間にはバンドギヤツプが
存在するが、エミツタ領域のバンドギヤツプ14がベース
活性領域のバンドギヤツプ15に比べて小さい場合には、
エミツタからベースに注入される電子16（npnトランジ
スタの場合;pnpトランジスタの場合は正孔）に対して働
くエネルギーバリア17の効果が、ベースからエミツタに
注入される正孔18に対して働くエネルギーバリア19の効
果に比べて大きいため、電子の注入効率が正孔に比べて
小さくなつてしまう。この効果によつてエミツタ接地電
流増幅率hFEは次式のように変調される。
ラトランジスタが低温においては著しく低い電流増幅率
しか示さない理由は、先に述べたように、アイ・イー・
イー・イー，トランザクシヨン オン エレクトロン
デバイシズ，イー デイー 15,（1968年）第732頁から
第735頁（IEEE,Trans.Electron Devices,ED-15（196
8）,pp732-735）において説明されている。すなわち、
エミツタ１の不純物濃度が１×1019/cm3以上の高濃度の
不純物を含むために、エミツタ領域のバンドギヤツプが
ベース活性領域のバンドギヤツプにくらべて小さくなつ
ているためである。尚、不純物濃度増大に伴うバンドギ
ヤツプ縮少については、エス・エム・セー（S.M.Sze）
著のフイジツクス オブ セミコンダンターデバイセス
第２版（Physics of Semiconductor Devices,SECOND
EDITION.1981）の頁144に詳細に説明されている。この
ことを第６図に示したバンドダイヤグラムを用いて説明
する。伝導帯20と価電子帯21の間にはバンドギヤツプが
存在するが、エミツタ領域のバンドギヤツプ14がベース
活性領域のバンドギヤツプ15に比べて小さい場合には、
エミツタからベースに注入される電子16（npnトランジ
スタの場合;pnpトランジスタの場合は正孔）に対して働
くエネルギーバリア17の効果が、ベースからエミツタに
注入される正孔18に対して働くエネルギーバリア19の効
果に比べて大きいため、電子の注入効率が正孔に比べて
小さくなつてしまう。この効果によつてエミツタ接地電
流増幅率hFEは次式のように変調される。
hFE＝hFEOexp（ΔEg/kT） …（１） ここでhFEOは上記バンドギヤツプの縮小効果がない場
合の電流増幅率であり、ΔEgはエミツタにおけるバンド
ギヤツプEgeとベースにおけるバンドギヤツプEgbの差Eg
b-Egbであり、ｋはボルツマン定数、Ｔは絶対温度であ
る。従来技術によるエミツタベース間接合部に同種材料
を用いたバイポーラトランジスタでは常にΔEgは負であ
るから、このエミツタ領域におけるバンドギヤツプ縮小
の効果により電流増幅率は減少する。しかも、（１）式
から明らかなように、エミツタにおけるバンドギヤツプ
縮小の効果は温度Ｔが小さくなると顕著になり、従来技
術によるバイポーラトランジスタの電流増幅率は温度低
下とともに著しく減少する。なおΔEgの値は半導体中の
不純物濃度によつて異なり、１×1018cm3以上の濃度で1
0〜200meV程度である。
合の電流増幅率であり、ΔEgはエミツタにおけるバンド
ギヤツプEgeとベースにおけるバンドギヤツプEgbの差Eg
b-Egbであり、ｋはボルツマン定数、Ｔは絶対温度であ
る。従来技術によるエミツタベース間接合部に同種材料
を用いたバイポーラトランジスタでは常にΔEgは負であ
るから、このエミツタ領域におけるバンドギヤツプ縮小
の効果により電流増幅率は減少する。しかも、（１）式
から明らかなように、エミツタにおけるバンドギヤツプ
縮小の効果は温度Ｔが小さくなると顕著になり、従来技
術によるバイポーラトランジスタの電流増幅率は温度低
下とともに著しく減少する。なおΔEgの値は半導体中の
不純物濃度によつて異なり、１×1018cm3以上の濃度で1
0〜200meV程度である。
以上の従来技術に対して本発明ではベース活性領域の
不純物濃度を１×1018cm3以上の濃度に形成しているた
めに、ベース活性領域においてバンドギヤツプが小さく
なつている。
不純物濃度を１×1018cm3以上の濃度に形成しているた
めに、ベース活性領域においてバンドギヤツプが小さく
なつている。
これに対しエミツタ領域は、ベース活性領域より低い
不純物濃度であるため、バンドギヤツプ縮小の効果はベ
ース活性領域に比べると小さい。従つて本発明では、従
来技術によるバイポーラトランジスタとは異なり、ΔEg
が正となつている。第７図に示すように、本発明のバイ
ポーラトランジスタにおいては、エミツタからベースに
注入される電子16に対するエネルギーバリヤ17が、ベー
スからエミツタに注入される正孔18に対するエネルギー
バリア19に比べて小さいため、電子の注入効率が極めて
高い。我々は本発明のバイポーラトランジスタを試作・
評価した結果、第３図の線l4に示すように、温度低下に
伴いエミツタ接地電流増幅率が増加することを発見し
た。この結果は、77Kにおいて電流増幅率が実用上十分
大きいバイポーラトランジスタを容易に実現する方法を
初めて提供するものである。前記した（１）式において
hFEOの目安としては、次式を用いることができる。
不純物濃度であるため、バンドギヤツプ縮小の効果はベ
ース活性領域に比べると小さい。従つて本発明では、従
来技術によるバイポーラトランジスタとは異なり、ΔEg
が正となつている。第７図に示すように、本発明のバイ
ポーラトランジスタにおいては、エミツタからベースに
注入される電子16に対するエネルギーバリヤ17が、ベー
スからエミツタに注入される正孔18に対するエネルギー
バリア19に比べて小さいため、電子の注入効率が極めて
高い。我々は本発明のバイポーラトランジスタを試作・
評価した結果、第３図の線l4に示すように、温度低下に
伴いエミツタ接地電流増幅率が増加することを発見し
た。この結果は、77Kにおいて電流増幅率が実用上十分
大きいバイポーラトランジスタを容易に実現する方法を
初めて提供するものである。前記した（１）式において
hFEOの目安としては、次式を用いることができる。
hFEO〜NE/NB …（２） ここでNEおよびNBはそれぞれエミツタ・ベース間接合
近傍におけるエミツタ領域の不純物濃度及びベース領域
の不純物濃度である。式（１）及び（２）を用いてhFE
を計算した結果を第８図乃至第11図に示す。第８図は30
0Kにおける計算結果を、第９図は200K、第10図は150K、
第11図は77Kにおける結果を示す。図の横軸はエミツタ
不純物濃度を、縦軸はベース不純物濃度を示し、図中に
は等hFE線を示す。バイポーラトランジスタが少なくと
も電流増幅能力を持つには、エミツタ接地電流増幅率h
FEが１以上でなければならない。第８図乃至第11図には
hFEが１以上となる領域を斜線で示す。第８図から明ら
かなように、300K（室温）においてはhFE＞１の条件を
満足するものとして、エミツタ不純物濃度が活性ベース
不純物濃度より高く設定された周知の使用可能領域Ｉと
活性ベース不純物濃度領域がエミツタ不純物濃度より高
く設定された使用可能領域IIとが存在する。この第８図
の使用可能領域IIは上記特開昭62-190758号公報に開示
された技術内容にほぼ相当する。
近傍におけるエミツタ領域の不純物濃度及びベース領域
の不純物濃度である。式（１）及び（２）を用いてhFE
を計算した結果を第８図乃至第11図に示す。第８図は30
0Kにおける計算結果を、第９図は200K、第10図は150K、
第11図は77Kにおける結果を示す。図の横軸はエミツタ
不純物濃度を、縦軸はベース不純物濃度を示し、図中に
は等hFE線を示す。バイポーラトランジスタが少なくと
も電流増幅能力を持つには、エミツタ接地電流増幅率h
FEが１以上でなければならない。第８図乃至第11図には
hFEが１以上となる領域を斜線で示す。第８図から明ら
かなように、300K（室温）においてはhFE＞１の条件を
満足するものとして、エミツタ不純物濃度が活性ベース
不純物濃度より高く設定された周知の使用可能領域Ｉと
活性ベース不純物濃度領域がエミツタ不純物濃度より高
く設定された使用可能領域IIとが存在する。この第８図
の使用可能領域IIは上記特開昭62-190758号公報に開示
された技術内容にほぼ相当する。
しかし、この第８図の使用可能領域IIにおいては、上
記特開昭52-190758号公報の図に示されるような大きな
値（約30以上）のエミツタ接地電流増幅率hFEが得られ
るのではなく、１＜hFE＜3.16と言う極めて不十分な値
のエミツタ接地電流増幅率hFEが得られるにすぎないこ
とが本願発明者等の検討により明らかとされた。この理
由は、先述したように上記公開特許がバンドギヤツプナ
ローイング値ΔEgとして現在の通説値と比べはるかに大
きな値を用いていることに起因している。
記特開昭52-190758号公報の図に示されるような大きな
値（約30以上）のエミツタ接地電流増幅率hFEが得られ
るのではなく、１＜hFE＜3.16と言う極めて不十分な値
のエミツタ接地電流増幅率hFEが得られるにすぎないこ
とが本願発明者等の検討により明らかとされた。この理
由は、先述したように上記公開特許がバンドギヤツプナ
ローイング値ΔEgとして現在の通説値と比べはるかに大
きな値を用いていることに起因している。
この第８図（300K）の二つの使用可能領域I,IIと同様
に、第９図（200K）、第10図（150K）、第11図（77K）
においても二つの使用可能領域I,IIが存在する。
に、第９図（200K）、第10図（150K）、第11図（77K）
においても二つの使用可能領域I,IIが存在する。
特に、第11図に示すように77KにおいてhFEを１以上と
するためには、１）ベース不純物濃度を１×1018/cm3以
上とし、かつエミツタ不純物濃度をベース不純物濃度よ
り低くする（使用可能領域II）、または２）ベース不純
物濃度を１×1018/cm3以下とし、かつエミツタ不純物濃
度をベース不純物濃度より高くする（使用可能領域
Ｉ）、の２つの方法がある。このうち２）の方法（使用
可能領域Ｉ）はベース不純物濃度が低いので、ベース領
域においてパンチスルーが起こりやすい、ベース抵抗が
高い、という問題点があるので高速動作には適さない。
１）の方法（使用可能領域II）はベース不純物濃度が高
いので、ベース抵抗が低く、高速動作に適する。第８
図，第11図から明らかなように室温と77Kの低温ではhFE
が１以上となる濃度領域が全く異なるが、従来このこと
は知られていなかつた。
するためには、１）ベース不純物濃度を１×1018/cm3以
上とし、かつエミツタ不純物濃度をベース不純物濃度よ
り低くする（使用可能領域II）、または２）ベース不純
物濃度を１×1018/cm3以下とし、かつエミツタ不純物濃
度をベース不純物濃度より高くする（使用可能領域
Ｉ）、の２つの方法がある。このうち２）の方法（使用
可能領域Ｉ）はベース不純物濃度が低いので、ベース領
域においてパンチスルーが起こりやすい、ベース抵抗が
高い、という問題点があるので高速動作には適さない。
１）の方法（使用可能領域II）はベース不純物濃度が高
いので、ベース抵抗が低く、高速動作に適する。第８
図，第11図から明らかなように室温と77Kの低温ではhFE
が１以上となる濃度領域が全く異なるが、従来このこと
は知られていなかつた。
第12図は、本発明によるバイポーラトランジスタの77
Kにおけるエミツタ接地電流増幅率hFEのベース不純物濃
度依存性を示す。ここでエミツタ濃度NEは１×1018/cm3
とした。同図に実線で示すように、ベース活性領域の不
純物濃度NBが低い場合には、エミツタ接地電流増幅率h
FEはベース活性領域の不純物の濃度NBが増加すると減少
する。これは前述の式（１）においてhFEOが小さくなる
からであり、従来から広く知られている。しかし、ベー
ス活性領域の不純物の濃度NBが１×1018/cm3を越えると
電流増幅率hFEはベース濃度増加に伴い急激に増加す
る。これは、１×1018/cm3以上の濃度ではベース活性領
域のバンドギヤツプの縮小効果が顕著となるので、
（１）式においてexp（ΔEg/kT）の因子が急激に増大す
るからである。この77Kの低温における電流増幅率hFEの
増加は極めて急激に起り、従来技術によるバイポーラト
ランジスタの特性測定値の外挿や類推ではとうてい予想
できない質的に新しい動作機構を含んでいる。
Kにおけるエミツタ接地電流増幅率hFEのベース不純物濃
度依存性を示す。ここでエミツタ濃度NEは１×1018/cm3
とした。同図に実線で示すように、ベース活性領域の不
純物濃度NBが低い場合には、エミツタ接地電流増幅率h
FEはベース活性領域の不純物の濃度NBが増加すると減少
する。これは前述の式（１）においてhFEOが小さくなる
からであり、従来から広く知られている。しかし、ベー
ス活性領域の不純物の濃度NBが１×1018/cm3を越えると
電流増幅率hFEはベース濃度増加に伴い急激に増加す
る。これは、１×1018/cm3以上の濃度ではベース活性領
域のバンドギヤツプの縮小効果が顕著となるので、
（１）式においてexp（ΔEg/kT）の因子が急激に増大す
るからである。この77Kの低温における電流増幅率hFEの
増加は極めて急激に起り、従来技術によるバイポーラト
ランジスタの特性測定値の外挿や類推ではとうてい予想
できない質的に新しい動作機構を含んでいる。
前記したH.Yagiらが提案した第４図に示す構造はエミ
ツタ・ベース間の接合部においてエミツタ不純物の濃度
がベース活性領域の濃度に比べて低い点においては本発
明と似ているが、文献の著者らがベース活性領域の濃度
として９×1016/cm3という低濃度値を用いている点にお
いて本発明とは構造上明らかな相違がある。
ツタ・ベース間の接合部においてエミツタ不純物の濃度
がベース活性領域の濃度に比べて低い点においては本発
明と似ているが、文献の著者らがベース活性領域の濃度
として９×1016/cm3という低濃度値を用いている点にお
いて本発明とは構造上明らかな相違がある。
またエミツタ領域の不純物濃度がベース活性領域のそ
れよりも低濃度であるバイポーラトランジスタは、ベー
ス・エミツタ間にヘテロ接合をもつバイポーラトランジ
スタにおいても既に試みられている。先に述べたように
『超高速化合物半導体デバイス』（培風館1986年）第10
8頁に「ホモ接合では不可能なNE1018cm-3、PB1019c
m-3としベース抵抗を下げ、エミツターベース容量の小
さいHBTが実現できる」（ここでNE,PBはそれぞれエミツ
タ，ベースの不純物濃度であり、HBTはヘテロ接合バイ
ポーラトランジスタの略）と記されているようにエミツ
タ・ベース間にホモ接合（同一材料による接合）を持つ
本発明のようなトランジスタでは本発明のような濃度分
布を持つと電流増幅率が小さくなりすぎて実用的でない
と従来考えられてきた。すなわち第12図において破線の
ような特性を示すと予想されていたのである。
れよりも低濃度であるバイポーラトランジスタは、ベー
ス・エミツタ間にヘテロ接合をもつバイポーラトランジ
スタにおいても既に試みられている。先に述べたように
『超高速化合物半導体デバイス』（培風館1986年）第10
8頁に「ホモ接合では不可能なNE1018cm-3、PB1019c
m-3としベース抵抗を下げ、エミツターベース容量の小
さいHBTが実現できる」（ここでNE,PBはそれぞれエミツ
タ，ベースの不純物濃度であり、HBTはヘテロ接合バイ
ポーラトランジスタの略）と記されているようにエミツ
タ・ベース間にホモ接合（同一材料による接合）を持つ
本発明のようなトランジスタでは本発明のような濃度分
布を持つと電流増幅率が小さくなりすぎて実用的でない
と従来考えられてきた。すなわち第12図において破線の
ような特性を示すと予想されていたのである。
なおエミツタ領域の不純物濃度の下限値は、以下に述
べる方法によつて決めることができる。
べる方法によつて決めることができる。
第13（Ａ）図に示すように本発明の構造においては、
エミツタ・ベース間の接合近傍に低不純物濃度エミツタ
層９を有するが、エミツタ電極22を取り出す金属・半導
体の接合付近のエミツタ領域では接触抵抗を小さくする
ために５×1019/cm3以上の高濃度エミツタ領域１を具備
する必要がある。しかし低濃度エミツタ領域９の濃度が
低すぎるとエミツタ・ベース間の空乏層23が高濃度エミ
ツタ１領域の近傍に達してしまう。この結果、トランジ
スタ特性は高濃度エミツタ領域１におけるバンドギヤツ
プ縮小の影響を受けて電流増幅率が減少してしまう。こ
れを避けるためには、低濃度エミツタ９領域の深さＷに
比べ空乏層23の幅Wdepを小さくすればよい。具体的には
空乏層幅Wdepは低濃度多結晶シリコンエミツタ領域９の
深さＷの1/5以下であることが望ましい。空乏層幅Wdep
は次式で与えられる。
エミツタ・ベース間の接合近傍に低不純物濃度エミツタ
層９を有するが、エミツタ電極22を取り出す金属・半導
体の接合付近のエミツタ領域では接触抵抗を小さくする
ために５×1019/cm3以上の高濃度エミツタ領域１を具備
する必要がある。しかし低濃度エミツタ領域９の濃度が
低すぎるとエミツタ・ベース間の空乏層23が高濃度エミ
ツタ１領域の近傍に達してしまう。この結果、トランジ
スタ特性は高濃度エミツタ領域１におけるバンドギヤツ
プ縮小の影響を受けて電流増幅率が減少してしまう。こ
れを避けるためには、低濃度エミツタ９領域の深さＷに
比べ空乏層23の幅Wdepを小さくすればよい。具体的には
空乏層幅Wdepは低濃度多結晶シリコンエミツタ領域９の
深さＷの1/5以下であることが望ましい。空乏層幅Wdep
は次式で与えられる。
ここで、εは半導体の誘電率、Vbiはベース・エミツ
タ間のビルトイン電圧、VBEはベース・エミツタ間電
圧、ｑは電子の電荷量、NEは低濃度エミツタ９の不純物
濃度である。動作状態ではVbi-VBEは約0.1Vであること
を考慮すると、低濃度エミツタ９の濃度NEは1/cm3の単
位で次の不等式を満たすことが必要となる。
タ間のビルトイン電圧、VBEはベース・エミツタ間電
圧、ｑは電子の電荷量、NEは低濃度エミツタ９の不純物
濃度である。動作状態ではVbi-VBEは約0.1Vであること
を考慮すると、低濃度エミツタ９の濃度NEは1/cm3の単
位で次の不等式を満たすことが必要となる。
ここでεはF/cmという単位で与え、ｑは1.6×10-19、
Ｗはcmで与える。なお式（４）は第13図（Ｂ）に示すよ
うな構造にも同様に適用できる。第13図（Ｂ）において
は、Si基板の上に多結晶シリコン、非結晶シリコン、あ
るいはこれらを再結晶化したシリコンから成る低濃度エ
ミツタ領域46と高濃度エミツタ領域47を積み上げて本発
明を構成した例である。
Ｗはcmで与える。なお式（４）は第13図（Ｂ）に示すよ
うな構造にも同様に適用できる。第13図（Ｂ）において
は、Si基板の上に多結晶シリコン、非結晶シリコン、あ
るいはこれらを再結晶化したシリコンから成る低濃度エ
ミツタ領域46と高濃度エミツタ領域47を積み上げて本発
明を構成した例である。
本発明のバイポーラトランジスタは200K以下の温度に
おいても実用上十分大きな電流増幅率をもつ。また、ベ
ース活性領域の不純物濃度が高いためにベース抵抗が小
さい、さらにエミツタの不純物濃度が低いためにベース
・エミツタ間の接合容量が小さいという特徴により高速
動作が可能である。またこれらの優れた性能を容易な製
造技術によつて得ることができる。
おいても実用上十分大きな電流増幅率をもつ。また、ベ
ース活性領域の不純物濃度が高いためにベース抵抗が小
さい、さらにエミツタの不純物濃度が低いためにベース
・エミツタ間の接合容量が小さいという特徴により高速
動作が可能である。またこれらの優れた性能を容易な製
造技術によつて得ることができる。
また、バイポーラトランジスタを低温で動作させる
と、電流駆動能力の指標であるトランスコンダクタンス
gmが大きくなる。よく知られているようにgmは次式であ
らわされる。
と、電流駆動能力の指標であるトランスコンダクタンス
gmが大きくなる。よく知られているようにgmは次式であ
らわされる。
ここでｑは電子の電荷量、ｋはボルツマン定数、Ｔは
絶対温度、Icはコレクタ電流である。この式から温度Ｔ
が小さいとトランスコンダクタンスが大きくなることは
明らかである。本発明によつて200K以下の低温において
も実用上十分大きな電流増幅率で動作しうるバイポーラ
トランジスタが得られたので、低温においてバイポーラ
トランジスタが高い電流駆動能力を示すという上記性質
を十分発揮した高性能なバイポーラトランジスタが実現
できる。
絶対温度、Icはコレクタ電流である。この式から温度Ｔ
が小さいとトランスコンダクタンスが大きくなることは
明らかである。本発明によつて200K以下の低温において
も実用上十分大きな電流増幅率で動作しうるバイポーラ
トランジスタが得られたので、低温においてバイポーラ
トランジスタが高い電流駆動能力を示すという上記性質
を十分発揮した高性能なバイポーラトランジスタが実現
できる。
以下詳細に説明する実施例の全てにおいて、図示され
ていない冷却装置（例えば、液体ヘリウム、液体チツ
素、液体空気、フレオンガス等を用いるもの又はソルベ
ーサイクル等を用いた冷却機）によつて半導体基板は室
温（300K）以下の低温動作温度（例えば200K,150K,77
K）に冷却されている。
ていない冷却装置（例えば、液体ヘリウム、液体チツ
素、液体空気、フレオンガス等を用いるもの又はソルベ
ーサイクル等を用いた冷却機）によつて半導体基板は室
温（300K）以下の低温動作温度（例えば200K,150K,77
K）に冷却されている。
本発明で定義する半導体装置とは、半導体基板と上記
の如く実質的に200K以下の動作温度に冷却するための冷
却装置との組合せからなる装置を意味するものである。
の如く実質的に200K以下の動作温度に冷却するための冷
却装置との組合せからなる装置を意味するものである。
実施例１ 第１図（Ａ）及び（Ｂ）は、本発明の第１の実施例を
示すnpnシリコンバイポーラトランジスタの断面図及びC
C′における不純物分布を示す図である。
示すnpnシリコンバイポーラトランジスタの断面図及びC
C′における不純物分布を示す図である。
本実施例では半導体基板としてはシリコンを用いてい
る。図において１はｎ型シリコンの高不純物濃度エミツ
タ領域、９はｎ型シリコンの低不純物濃度エミツタ領
域、41は高不純物濃度多結晶エミツタ領域、２はｐ型シ
リコンのベース活性領域、３は高不純物濃度にドープさ
れたｐ型シリコンの外部ベース領域、４はｎ型シリコン
の低不純物濃度コレクタ領域、５はｎ型シリコンの高不
純物濃度コレクタ領域、6,7はSiO2膜、８はｐ型シリコ
ン基板、10はｐ型チヤネルストツパ領域である。この高
不純物濃度エミツタ領域1,及び高不純物濃度のコレクタ
領域５は、ひ素（As），リン（Ｐ），アンチモン（Sb）
などの公知のｎ型不純物を１×1019/cm3以上の濃度でシ
リコンに導入して形成した低抵抗領域である。低不純物
濃度エミツタ領域９は、As,P,Sbなどのｎ型不純物を、
ベース活性領域２におけるｐ型不純物濃度の最大値より
も低い濃度だけ、イオン打ち込み，熱拡散，エピタキシ
ヤル成長法,CVD法（化学気相成長法）などの公知の不純
物領域形成法を用いて形成する。エミツタ領域９におけ
るバンドギヤツプ縮小の効果を避けるため、この低濃度
エミツタ領域９は５×1018/cm3以下であることが望まし
い。また同濃度値の下限は式（４）により計算すること
ができ、例えば低濃度領域９の深さＷが0.3μｍの場合
には上記下限が3.7×1016/cm3以上であることが少なく
とも必要である。低濃度エミツタ層９の効果を明らかに
するには空乏層23をＷの1/5程度にすることが望まし
い。また、高不純物濃度エミツタ領域１におけるバンド
ギヤツプの縮小がトランジスタの動作特性に影響を与え
るのを避けるために、高不純物濃度エミツタ領域１とベ
ース活性領域２の間の距離（すなわち低不純物濃度エミ
ツタ領域９の幅）は0.1μｍ以上あることが望ましい。
またｐ型ベース活性領域２は、ほう素（Ｂ）などの公知
のｐ型不純物を使い、イオン打ち込み，熱拡散，エピタ
キシヤル成長法などの公知の不純物領域形成法を用いて
形成する。このｐ型ベース活性領域２の不純物濃度の最
大値は１×1018/cm3以上である。また第１図（Ｂ）に示
すようにｐ型ベース活性領域２の不純物濃度分布は、エ
ミツタ９との接合部からコレクタ４との接合部に向つて
濃度が減少するように設定されている。こうすることに
よつて、ベース領域に内蔵電界を生じ、ベース中での電
子の走行速度が加速されるので、高速動作に適する。
る。図において１はｎ型シリコンの高不純物濃度エミツ
タ領域、９はｎ型シリコンの低不純物濃度エミツタ領
域、41は高不純物濃度多結晶エミツタ領域、２はｐ型シ
リコンのベース活性領域、３は高不純物濃度にドープさ
れたｐ型シリコンの外部ベース領域、４はｎ型シリコン
の低不純物濃度コレクタ領域、５はｎ型シリコンの高不
純物濃度コレクタ領域、6,7はSiO2膜、８はｐ型シリコ
ン基板、10はｐ型チヤネルストツパ領域である。この高
不純物濃度エミツタ領域1,及び高不純物濃度のコレクタ
領域５は、ひ素（As），リン（Ｐ），アンチモン（Sb）
などの公知のｎ型不純物を１×1019/cm3以上の濃度でシ
リコンに導入して形成した低抵抗領域である。低不純物
濃度エミツタ領域９は、As,P,Sbなどのｎ型不純物を、
ベース活性領域２におけるｐ型不純物濃度の最大値より
も低い濃度だけ、イオン打ち込み，熱拡散，エピタキシ
ヤル成長法,CVD法（化学気相成長法）などの公知の不純
物領域形成法を用いて形成する。エミツタ領域９におけ
るバンドギヤツプ縮小の効果を避けるため、この低濃度
エミツタ領域９は５×1018/cm3以下であることが望まし
い。また同濃度値の下限は式（４）により計算すること
ができ、例えば低濃度領域９の深さＷが0.3μｍの場合
には上記下限が3.7×1016/cm3以上であることが少なく
とも必要である。低濃度エミツタ層９の効果を明らかに
するには空乏層23をＷの1/5程度にすることが望まし
い。また、高不純物濃度エミツタ領域１におけるバンド
ギヤツプの縮小がトランジスタの動作特性に影響を与え
るのを避けるために、高不純物濃度エミツタ領域１とベ
ース活性領域２の間の距離（すなわち低不純物濃度エミ
ツタ領域９の幅）は0.1μｍ以上あることが望ましい。
またｐ型ベース活性領域２は、ほう素（Ｂ）などの公知
のｐ型不純物を使い、イオン打ち込み，熱拡散，エピタ
キシヤル成長法などの公知の不純物領域形成法を用いて
形成する。このｐ型ベース活性領域２の不純物濃度の最
大値は１×1018/cm3以上である。また第１図（Ｂ）に示
すようにｐ型ベース活性領域２の不純物濃度分布は、エ
ミツタ９との接合部からコレクタ４との接合部に向つて
濃度が減少するように設定されている。こうすることに
よつて、ベース領域に内蔵電界を生じ、ベース中での電
子の走行速度が加速されるので、高速動作に適する。
また、ｎ型低不純物濃度コレクタ領域４は、低不純物
濃度エミツタ領域９より低い濃度で形成し、これによつ
てベース・コレクタ間の接合容量を小さくしている。
濃度エミツタ領域９より低い濃度で形成し、これによつ
てベース・コレクタ間の接合容量を小さくしている。
本実施例では特に、高不純物濃度エミツタ領域１形成
用の不純物としてはAsを用いて不純物濃度を１×1020/c
m3、低不純物濃度エミツタ９の形成用不純物としてはSb
を用いて不純物濃度を８×1017/cm3程度に形成した。Sb
は不純物準位が浅いために低温動作時にキヤリアの凍結
の影響を受けにくいという利点もある。またｐ型ベース
活性領域２の不純物としてはＢを用いて不純物濃度の最
大値を３×1019/cm3とした。ｎ型低不純物濃度コレクタ
領域４の不純物としてはＰを用いて不純物濃度を５×10
15/cm3とした。
用の不純物としてはAsを用いて不純物濃度を１×1020/c
m3、低不純物濃度エミツタ９の形成用不純物としてはSb
を用いて不純物濃度を８×1017/cm3程度に形成した。Sb
は不純物準位が浅いために低温動作時にキヤリアの凍結
の影響を受けにくいという利点もある。またｐ型ベース
活性領域２の不純物としてはＢを用いて不純物濃度の最
大値を３×1019/cm3とした。ｎ型低不純物濃度コレクタ
領域４の不純物としてはＰを用いて不純物濃度を５×10
15/cm3とした。
このような構造を有するnpnシリコンバイポーラトラ
ンジスタを動作させると、ベース活性領域２におけるバ
ンドギヤツプが低不純物濃度エミツタ領域９におけるバ
ンドギヤツプより小さいので、200K以下の低温において
従来のトランジスタとは異なる動作機構により動作す
る。すなわち本発明においては、第７図に示すようにベ
ースからエミツタに正孔18が逆注入されるのを防ぐのに
ポテンシヤルバリア19による排斥効果を用いている。こ
れに対し従来技術ではベースの不純物濃度をエミツタよ
り小さくしてベースの正孔密度を小さくし、これによつ
て正孔の逆注入電流を小さくする方法を用いているとい
う違いがある。上記正孔に対するポテンシヤルバリア19
の効果は200K以下で顕著となり、第８図乃至第11図に示
す最適濃度領域の明らかな差となつて現れる。これは従
来知られていなかつたことである。このため本発明で
は、エミツタからベースに注入される電子の注入効率を
著しく向上することができる。このため本実施例で示し
たような、ベース活性領域２の不純物濃度が低濃度エミ
ツタ領域９の不純物濃度よりも大きい構造にしても、実
用上十分大きな電流増幅率を得ることができる。
ンジスタを動作させると、ベース活性領域２におけるバ
ンドギヤツプが低不純物濃度エミツタ領域９におけるバ
ンドギヤツプより小さいので、200K以下の低温において
従来のトランジスタとは異なる動作機構により動作す
る。すなわち本発明においては、第７図に示すようにベ
ースからエミツタに正孔18が逆注入されるのを防ぐのに
ポテンシヤルバリア19による排斥効果を用いている。こ
れに対し従来技術ではベースの不純物濃度をエミツタよ
り小さくしてベースの正孔密度を小さくし、これによつ
て正孔の逆注入電流を小さくする方法を用いているとい
う違いがある。上記正孔に対するポテンシヤルバリア19
の効果は200K以下で顕著となり、第８図乃至第11図に示
す最適濃度領域の明らかな差となつて現れる。これは従
来知られていなかつたことである。このため本発明で
は、エミツタからベースに注入される電子の注入効率を
著しく向上することができる。このため本実施例で示し
たような、ベース活性領域２の不純物濃度が低濃度エミ
ツタ領域９の不純物濃度よりも大きい構造にしても、実
用上十分大きな電流増幅率を得ることができる。
また、第２図，第４図に示した従来技術で作成したバ
イポーラトランジスタよりもベース活性領域の不純物濃
度を高くできるのでベース抵抗が小さく、高周波特性に
優れ、高速動作に適する。ベース抵抗値としては従来型
の1/10以下という極めて小さい値が実現でき、これによ
つて本発明を用いたECL（エミツタ カツプルド ロジ
ツク）回路の遅延時間を1/10以下にすることが可能とな
る。また、エミツタ領域９の濃度が低いために、エミツ
タベース間の接合容量が小さく、高速動作に適してお
り、またエミツタ・ベース間の接合耐圧も高くできる。
さらに本実施例は200K以下の低温槽中においても動作し
うるので、トランスコンダクタンスの極めて大きいバイ
ポーラトランジスタを得ることができる。
イポーラトランジスタよりもベース活性領域の不純物濃
度を高くできるのでベース抵抗が小さく、高周波特性に
優れ、高速動作に適する。ベース抵抗値としては従来型
の1/10以下という極めて小さい値が実現でき、これによ
つて本発明を用いたECL（エミツタ カツプルド ロジ
ツク）回路の遅延時間を1/10以下にすることが可能とな
る。また、エミツタ領域９の濃度が低いために、エミツ
タベース間の接合容量が小さく、高速動作に適してお
り、またエミツタ・ベース間の接合耐圧も高くできる。
さらに本実施例は200K以下の低温槽中においても動作し
うるので、トランスコンダクタンスの極めて大きいバイ
ポーラトランジスタを得ることができる。
また、本構造においては高濃度活性ベース２と低濃度
コレクタ領域４との間にも正孔に対するバリアが形成さ
れる。このためベース・コレクタ間が順方向バイアスの
状態、すなわち飽和動作においても低濃度コレクタへの
正孔の注入が極めて小さいという特長をもつ。従つて、
本トランジスタは低温動作下では、飽和動作をしていて
も高速に動作する。
コレクタ領域４との間にも正孔に対するバリアが形成さ
れる。このためベース・コレクタ間が順方向バイアスの
状態、すなわち飽和動作においても低濃度コレクタへの
正孔の注入が極めて小さいという特長をもつ。従つて、
本トランジスタは低温動作下では、飽和動作をしていて
も高速に動作する。
実施例２ 第14図（Ａ）及び（Ｂ）は本発明による第２の実施例
のnpnシリコンバイポーラトランジスタの断面図及びd
d′における不純物分布を示す図である。図において第
１図と同符号のものは同一のものを示す。25,31は本発
明によるバイポーラトランジスタと同一基板上に形成さ
れた、ｎチヤネル及びｐチヤネル絶縁ゲート型電界効果
トランジスタであり、28,34はゲート電極、26,27はそれ
ぞれｎ型ソース及びドレイン領域、32,33はｐ型ソース
及びドレイン領域、29,35はSiO2で形成したゲート絶縁
膜、30,36はそれぞれｐ型及びｎ型ウエル領域である。
のnpnシリコンバイポーラトランジスタの断面図及びd
d′における不純物分布を示す図である。図において第
１図と同符号のものは同一のものを示す。25,31は本発
明によるバイポーラトランジスタと同一基板上に形成さ
れた、ｎチヤネル及びｐチヤネル絶縁ゲート型電界効果
トランジスタであり、28,34はゲート電極、26,27はそれ
ぞれｎ型ソース及びドレイン領域、32,33はｐ型ソース
及びドレイン領域、29,35はSiO2で形成したゲート絶縁
膜、30,36はそれぞれｐ型及びｎ型ウエル領域である。
この実施例においては、エミツタ1,9がベース取り出
し部42をはさみ込む位置に形成しており、このためベー
ス３、コレクタ４間の寄生接合容量が小さいので高速に
動作する。また、ベース電極引き出し部42とエミツタ領
域1,9とが厚い絶縁膜で分離されている。この厚い絶縁
膜は、絶縁ゲート型電界効果トランジスタの素子間分離
領域の形成工程と同時に形成することが可能である。従
つて、ｐ型ベース領域２及び３を形成する工程を除け
ば、絶縁ゲート型電界効果トランジスタを形成する工程
によつて同時にバイポーラトランジスタを形成できるの
で、製造が容易であるという利点をもつ。
し部42をはさみ込む位置に形成しており、このためベー
ス３、コレクタ４間の寄生接合容量が小さいので高速に
動作する。また、ベース電極引き出し部42とエミツタ領
域1,9とが厚い絶縁膜で分離されている。この厚い絶縁
膜は、絶縁ゲート型電界効果トランジスタの素子間分離
領域の形成工程と同時に形成することが可能である。従
つて、ｐ型ベース領域２及び３を形成する工程を除け
ば、絶縁ゲート型電界効果トランジスタを形成する工程
によつて同時にバイポーラトランジスタを形成できるの
で、製造が容易であるという利点をもつ。
本実施例ではバイポーラトランジスタと絶縁ゲート型
電界効果トランジスタを同一基板上に形成しているた
め、この両者を組み合わせたBi-CMOS回路構成（後述す
る第22図参照）が可能となり、高性能の低温動作Bi-CMO
S半導体装置が実現できる。特に200K以下の低温では、
バイポーラトランジスタと絶縁ゲート型電界効果トラン
ジスタの両者の高速動作が可能となるため、極めて高速
に動作する半導体装置が実現できる。また本実施例では
第14図（Ｂ）に示されているように低濃度エミツタ領域
９と低濃度コレクタ領域４とがほぼ等しい濃度に形成さ
れている。このためエミツタとコレクタを逆転させても
ほぼ同等の性能を得ることができるという特徴を有す
る。
電界効果トランジスタを同一基板上に形成しているた
め、この両者を組み合わせたBi-CMOS回路構成（後述す
る第22図参照）が可能となり、高性能の低温動作Bi-CMO
S半導体装置が実現できる。特に200K以下の低温では、
バイポーラトランジスタと絶縁ゲート型電界効果トラン
ジスタの両者の高速動作が可能となるため、極めて高速
に動作する半導体装置が実現できる。また本実施例では
第14図（Ｂ）に示されているように低濃度エミツタ領域
９と低濃度コレクタ領域４とがほぼ等しい濃度に形成さ
れている。このためエミツタとコレクタを逆転させても
ほぼ同等の性能を得ることができるという特徴を有す
る。
実施例３ 第15図（Ａ）及び（Ｂ）は本発明による第３の実施例
のnpnバイポーラトランジスタの断面図及びee′におけ
る不純物分布を示す図である。
のnpnバイポーラトランジスタの断面図及びee′におけ
る不純物分布を示す図である。
本実施例の構造は第1,第２の実施例の構造とは異な
り、エミツタ領域１が基板の深い部分に埋め込まれてお
り、コレクタ領域５が基板表面に形成されている。活性
ベース領域２の不純物濃度の最大値は１×1019/cm3であ
り、低濃度エミツタ９の不純物濃度は３×1017/cm3であ
り、コレクタ５の不純物濃度は３×1019/cm3である。
り、エミツタ領域１が基板の深い部分に埋め込まれてお
り、コレクタ領域５が基板表面に形成されている。活性
ベース領域２の不純物濃度の最大値は１×1019/cm3であ
り、低濃度エミツタ９の不純物濃度は３×1017/cm3であ
り、コレクタ５の不純物濃度は３×1019/cm3である。
本実施例の構造では、ベース不純物領域2,3が基板表
面近傍に形成されているのでこれを低エネルギーのイオ
ン打ち込みで形成でき、また、コレクタ５とベースの不
純物の拡散速度の差を利用して容易に巾の小さいベース
2,3を形成することができるという特徴がある。ただ
し、本実施例の構造では、逆方向すなわちコレクタ５を
エミツタとして用いた回路構成は電流増幅率が小さいの
で使えないという欠点がある。
面近傍に形成されているのでこれを低エネルギーのイオ
ン打ち込みで形成でき、また、コレクタ５とベースの不
純物の拡散速度の差を利用して容易に巾の小さいベース
2,3を形成することができるという特徴がある。ただ
し、本実施例の構造では、逆方向すなわちコレクタ５を
エミツタとして用いた回路構成は電流増幅率が小さいの
で使えないという欠点がある。
第16図（Ａ）〜（Ｃ）は本発明のバイポーラトランジ
スタの製造プロセスの一例を示す工程断面図である。ま
ず、同図（Ａ）に示すようにｐ型Si基板８の表面に高不
純物濃度ｎ型コレクタ領域５を形成する。次に厚さ0.3
〜２μｍのｎ型単結晶44を基板上にエピタキシヤル成長
させる。次に同図（Ｂ）に示すように、５〜30nmの薄い
SiO2膜７を形成し、その後0.3〜３μｍの厚い分離用SiO
2膜６を選択酸化して形成する。次にコレクタ電極取り
出し口となる高不純物濃度のｎ型領域38をリン（Ｐ）の
不純物拡散により形成する。さらにｐ型不純物、例えば
Ｂを100〜400KeV程度の打ち込みエネルギー、ドーズ量
２×1013〜１×1015/cm3程度の条件でイオン打ち込み
し、ｐ型ベース領域２を形成する。このときのｐ型ベー
ス活性領域２の不純物濃度は１×1018〜１×1020/cm3程
度である。さらにｎ型不純物、例えばＰをドーズ量５×
1011〜１×1013/cm3程度打ち込んで低不純物濃度エミツ
タ槽９を形成する。次に同図（Ｃ）に示すように、ｐ型
ベース電極取り出し領域３をイオン打ち込み、熱拡散な
どの公知の不純物導入法を用いて形成する。次にｎ型エ
ミツタ領域１を、例えばAsをドーズ量１×1014〜１×10
16/cm3の条件でイオン打ち込み法により形成する。最後
に電極45を形成し、目的とする高性能バイポーラトラン
ジスタを実現する。なお、トランジスタの高周波性能を
改善するにはベース幅を小さくすることが必要である。
このため製造プロセス中における熱処理はなるべく低温
あるいは短時間で行うことが望ましい。
スタの製造プロセスの一例を示す工程断面図である。ま
ず、同図（Ａ）に示すようにｐ型Si基板８の表面に高不
純物濃度ｎ型コレクタ領域５を形成する。次に厚さ0.3
〜２μｍのｎ型単結晶44を基板上にエピタキシヤル成長
させる。次に同図（Ｂ）に示すように、５〜30nmの薄い
SiO2膜７を形成し、その後0.3〜３μｍの厚い分離用SiO
2膜６を選択酸化して形成する。次にコレクタ電極取り
出し口となる高不純物濃度のｎ型領域38をリン（Ｐ）の
不純物拡散により形成する。さらにｐ型不純物、例えば
Ｂを100〜400KeV程度の打ち込みエネルギー、ドーズ量
２×1013〜１×1015/cm3程度の条件でイオン打ち込み
し、ｐ型ベース領域２を形成する。このときのｐ型ベー
ス活性領域２の不純物濃度は１×1018〜１×1020/cm3程
度である。さらにｎ型不純物、例えばＰをドーズ量５×
1011〜１×1013/cm3程度打ち込んで低不純物濃度エミツ
タ槽９を形成する。次に同図（Ｃ）に示すように、ｐ型
ベース電極取り出し領域３をイオン打ち込み、熱拡散な
どの公知の不純物導入法を用いて形成する。次にｎ型エ
ミツタ領域１を、例えばAsをドーズ量１×1014〜１×10
16/cm3の条件でイオン打ち込み法により形成する。最後
に電極45を形成し、目的とする高性能バイポーラトラン
ジスタを実現する。なお、トランジスタの高周波性能を
改善するにはベース幅を小さくすることが必要である。
このため製造プロセス中における熱処理はなるべく低温
あるいは短時間で行うことが望ましい。
あるいはランプアニールによつて熱処理を短時間に行
うことも有効である。さらには、ベース形成工程を製造
工程全体のうちのなるべく後半に行ない熱処理時間を短
縮することも有効である。
うことも有効である。さらには、ベース形成工程を製造
工程全体のうちのなるべく後半に行ない熱処理時間を短
縮することも有効である。
実施例４ 第17図（Ａ）及び（Ｂ）は、本発明の第４の実施例を
示すnpnシリコンバイポーラトランズタの断面図及びC
C′における不純物分布を示す図である。
示すnpnシリコンバイポーラトランズタの断面図及びC
C′における不純物分布を示す図である。
本実施例では半導体基板としてはシリコンを用いてい
る。図において47はｎ型シリコンの高不純物濃度多結晶
シリコンエミツタ領域、46はｎ型シリコンの低不純物濃
度多結晶シリコンエミツタ領域、22はエミツタ金属電極
層、２はｐ型シリコンのベース活性領域、３はｐ型シリ
コンの外部ベース領域、４はｎ型シリコンの低不純物濃
度コレクタ領域、５はｎ型シリコンの高不純物濃度コレ
クタ領域、6,7はSiO2膜、８はｐ型シリコン基板、10は
ｐ型チヤネルストツパ領域である。ここで高不純物濃度
の多結晶シリコンエミツタ領域47、及び高不純物濃度の
コレクタ領域５は、ひ素（As），リン（Ｐ），アンチモ
ン（Sb）などの公知のｎ型不純物を１×1019/cm3以上の
濃度でシリコンに導入して形成した低抵抗領域である。
低不純物濃度多結晶シリコンエミツタ領域46は、As,P,S
bなどのｎ型不純物を、ベース活性領域２におけるｐ型
不純物濃度の最大値よりも低い濃度だけ、イオン打ち込
み、熱拡散，エピタキヤル成長法,CVD法（化学気相成長
法）などの公知の不純物領域形成法を用いて形成する。
エミツタ領域46におけるバンドギヤツプ縮小の効果を避
けるため、この低濃度エミツタ領域９は１×1018/cm3以
下であることが望ましい。また同濃度値の下限は式
（４）により計算することができ、例えば低濃度領域の
深さＷが0.3μｍの場合には3.7×1016/cm3以上であるこ
とが少なくとも必要である。低濃度エミツタ層の効果を
明らかにするには空乏層23をＷの1/5程度にすることが
望ましい。また、高不純物濃度エミツタ領域１における
バンドギヤツプの縮小がトランジスタの動作特性に影響
を与えるのを避けるために、高不純物濃度エミツタ領域
47とベース活性領域２の間の距離（すなわち低不純物濃
度エミツタ領域46の幅）は0.1μｍ以上あることが望ま
しい。またｐ型ベース活性領域２は、ほう素（Ｂ）など
の公知のｐ型不純物を使い、イオン打ち込み、熱拡散，
エピタキヤル成長法などの公知の不純物領域形成法を用
いて形成する。このｐ型ベース活性領域２の不純物濃度
の最大値は１×1018/cm3以上である。また第17図（Ｂ）
に示すようにｐ型ベース活性領域２の不純物濃度分布
は、エミツタ46との接合部からコレクタ４との接合部に
向つて濃度が減少するように設定されている。こうする
ことによつて、ベース領域に内蔵電界を生じ、ベース中
での電子の走行速度が加速されるので、高速動作に適す
る。
る。図において47はｎ型シリコンの高不純物濃度多結晶
シリコンエミツタ領域、46はｎ型シリコンの低不純物濃
度多結晶シリコンエミツタ領域、22はエミツタ金属電極
層、２はｐ型シリコンのベース活性領域、３はｐ型シリ
コンの外部ベース領域、４はｎ型シリコンの低不純物濃
度コレクタ領域、５はｎ型シリコンの高不純物濃度コレ
クタ領域、6,7はSiO2膜、８はｐ型シリコン基板、10は
ｐ型チヤネルストツパ領域である。ここで高不純物濃度
の多結晶シリコンエミツタ領域47、及び高不純物濃度の
コレクタ領域５は、ひ素（As），リン（Ｐ），アンチモ
ン（Sb）などの公知のｎ型不純物を１×1019/cm3以上の
濃度でシリコンに導入して形成した低抵抗領域である。
低不純物濃度多結晶シリコンエミツタ領域46は、As,P,S
bなどのｎ型不純物を、ベース活性領域２におけるｐ型
不純物濃度の最大値よりも低い濃度だけ、イオン打ち込
み、熱拡散，エピタキヤル成長法,CVD法（化学気相成長
法）などの公知の不純物領域形成法を用いて形成する。
エミツタ領域46におけるバンドギヤツプ縮小の効果を避
けるため、この低濃度エミツタ領域９は１×1018/cm3以
下であることが望ましい。また同濃度値の下限は式
（４）により計算することができ、例えば低濃度領域の
深さＷが0.3μｍの場合には3.7×1016/cm3以上であるこ
とが少なくとも必要である。低濃度エミツタ層の効果を
明らかにするには空乏層23をＷの1/5程度にすることが
望ましい。また、高不純物濃度エミツタ領域１における
バンドギヤツプの縮小がトランジスタの動作特性に影響
を与えるのを避けるために、高不純物濃度エミツタ領域
47とベース活性領域２の間の距離（すなわち低不純物濃
度エミツタ領域46の幅）は0.1μｍ以上あることが望ま
しい。またｐ型ベース活性領域２は、ほう素（Ｂ）など
の公知のｐ型不純物を使い、イオン打ち込み、熱拡散，
エピタキヤル成長法などの公知の不純物領域形成法を用
いて形成する。このｐ型ベース活性領域２の不純物濃度
の最大値は１×1018/cm3以上である。また第17図（Ｂ）
に示すようにｐ型ベース活性領域２の不純物濃度分布
は、エミツタ46との接合部からコレクタ４との接合部に
向つて濃度が減少するように設定されている。こうする
ことによつて、ベース領域に内蔵電界を生じ、ベース中
での電子の走行速度が加速されるので、高速動作に適す
る。
また、ｎ型低不純物濃度コレクタ領域４は、低不純物
濃度多結晶シリコンエミツタ領域46より低い濃度で形成
し、これによつてベース・コレクタ間の接合容量を小さ
くしている。
濃度多結晶シリコンエミツタ領域46より低い濃度で形成
し、これによつてベース・コレクタ間の接合容量を小さ
くしている。
本実施例では、特に、高不純物濃度エミツタ領域47形
成用の不純物としてはAsを用いて不純物濃度を１×1020
/cm3、低不純物濃度エミツタ46の形成用不純物としては
Sbを用いて不純物濃度を８×1017/cm3程度に形成した。
Sbは不純物準位が浅いために低温動作時にキヤリアの凍
結の影響を受けにくいという利点もある。またｐ型ベー
ス活性領域２の不純物としてはＢを用いて不純物濃度の
最大値を３×1019/cm3とした。ｎ型低不純物濃度コレク
タ領域４の不純物としてはＰを用いて不純物濃度を５×
1015/cm3とした。本実施例においても第１の実施例と同
じ特長を有する。
成用の不純物としてはAsを用いて不純物濃度を１×1020
/cm3、低不純物濃度エミツタ46の形成用不純物としては
Sbを用いて不純物濃度を８×1017/cm3程度に形成した。
Sbは不純物準位が浅いために低温動作時にキヤリアの凍
結の影響を受けにくいという利点もある。またｐ型ベー
ス活性領域２の不純物としてはＢを用いて不純物濃度の
最大値を３×1019/cm3とした。ｎ型低不純物濃度コレク
タ領域４の不純物としてはＰを用いて不純物濃度を５×
1015/cm3とした。本実施例においても第１の実施例と同
じ特長を有する。
実施例５ 第18図は、本発明の第５の実施例を示すnpnシリコン
バイポーラトランジスタの断面図である。本実施例で
は、低不純物濃度のエミツタ46と高不純物濃度の多結晶
シリコン活性ベース48との間のエミツタ・ベース接合部
が基板上に積み上げた多結晶シリコン，非結晶シリコン
あるいはこれらを再結晶化した領域中に形成されている
点で第４の実施例と異なる。本実施例の構造においても
第１の実施例と全く同じ特長を有する。
バイポーラトランジスタの断面図である。本実施例で
は、低不純物濃度のエミツタ46と高不純物濃度の多結晶
シリコン活性ベース48との間のエミツタ・ベース接合部
が基板上に積み上げた多結晶シリコン，非結晶シリコン
あるいはこれらを再結晶化した領域中に形成されている
点で第４の実施例と異なる。本実施例の構造においても
第１の実施例と全く同じ特長を有する。
実施例６ 第19図は、本発明の第６の実施例を示すnpnシリコン
バイポーラトランジスタの断面図である。本実施例で
は、低濃度のエミツタ46と高濃度ベース活性領域２との
間に膜厚５〜50Åの極めて薄いSiO2膜あるいはSi3N4膜
あるいはSiOXNY膜などの絶縁膜24を形成する。本実施例
においても第１の実施例と同様にして、200K以下の低温
ではベース活性領域のバンドギヤツプ縮小の効果によつ
て大きな電流増幅率を得ることができる。加えて、本実
施例においては薄い絶縁膜24が形成されているためにさ
らに電流増幅率が改善される。以下にこれを説明する。
この薄い絶縁膜においては、トンネル効果により電子・
正孔が透過できるが、その透過確率は電子の方が正孔よ
り高い。トンネル効果による透過確率は、エス・エム・
セー（S.M.Sze）著のフイジツクスオブ セミコンダク
ターデバイセズ第２版（Physics of Semieonductor Dev
ices,SECOND EDITION.1981）の頁522に説明されている
ように に比例する。ここでＡは比例定数，m*はキヤリアの有効
質量である。電子は正孔よりも有効質量が小さいので、
前記絶縁膜24の透過確率は電子の方が大きい。このため
前記薄い絶縁膜の効果によりベースからエミツタへ逆注
入する正孔電流が抑制されて電流増幅率が改善される。
バイポーラトランジスタの断面図である。本実施例で
は、低濃度のエミツタ46と高濃度ベース活性領域２との
間に膜厚５〜50Åの極めて薄いSiO2膜あるいはSi3N4膜
あるいはSiOXNY膜などの絶縁膜24を形成する。本実施例
においても第１の実施例と同様にして、200K以下の低温
ではベース活性領域のバンドギヤツプ縮小の効果によつ
て大きな電流増幅率を得ることができる。加えて、本実
施例においては薄い絶縁膜24が形成されているためにさ
らに電流増幅率が改善される。以下にこれを説明する。
この薄い絶縁膜においては、トンネル効果により電子・
正孔が透過できるが、その透過確率は電子の方が正孔よ
り高い。トンネル効果による透過確率は、エス・エム・
セー（S.M.Sze）著のフイジツクスオブ セミコンダク
ターデバイセズ第２版（Physics of Semieonductor Dev
ices,SECOND EDITION.1981）の頁522に説明されている
ように に比例する。ここでＡは比例定数，m*はキヤリアの有効
質量である。電子は正孔よりも有効質量が小さいので、
前記絶縁膜24の透過確率は電子の方が大きい。このため
前記薄い絶縁膜の効果によりベースからエミツタへ逆注
入する正孔電流が抑制されて電流増幅率が改善される。
また、この薄い絶縁膜24としてSi3N4,SiOXNYなどの窒
素を含む膜を用いると、これらの膜は構造がち密なため
ベース２中のホウ素が低濃度エミツタの方向に熱拡散す
ることを抑制する。すなわちこの窒化膜によりベース幅
を極めて薄く形成することが可能となる。従つて高速動
作が可能となる。
素を含む膜を用いると、これらの膜は構造がち密なため
ベース２中のホウ素が低濃度エミツタの方向に熱拡散す
ることを抑制する。すなわちこの窒化膜によりベース幅
を極めて薄く形成することが可能となる。従つて高速動
作が可能となる。
また本実施例においては外部ベース領域３の下部にも
厚いSiO2膜６が形成されているため、ベース・コレクタ
間の接合容量が小さくでき高速動作に適する。
厚いSiO2膜６が形成されているため、ベース・コレクタ
間の接合容量が小さくでき高速動作に適する。
実施例７ 第20図は、本発明の第７の実施例を示す図である。図
において第13図（Ｂ）と同符号のものは同一のものを示
す。25,31は本発明によるバイポーラトランジスタ40
（実施例４の第17図参照）と同一基板上に形成された、
ｎチヤネル及びｐチヤネル絶縁ゲート型電界効果トラン
ジスタであり、28,34はゲート電極、39はゲート電極の
低抵抗化のために形成した遷移金属あるいは遷移金属化
合物領域、26,27はそれぞれｎ型ソース及びドレイン領
域、33,32はｐ型ソース及びドレイン領域、29、35はゲ
ート絶縁膜、30,36はそれぞれｐ型及びｎ型ウエル領
域、37,38はそれぞれウエル領域の低抵抗化のために形
成した高濃度ｐ型及びｎ型領域である。
において第13図（Ｂ）と同符号のものは同一のものを示
す。25,31は本発明によるバイポーラトランジスタ40
（実施例４の第17図参照）と同一基板上に形成された、
ｎチヤネル及びｐチヤネル絶縁ゲート型電界効果トラン
ジスタであり、28,34はゲート電極、39はゲート電極の
低抵抗化のために形成した遷移金属あるいは遷移金属化
合物領域、26,27はそれぞれｎ型ソース及びドレイン領
域、33,32はｐ型ソース及びドレイン領域、29、35はゲ
ート絶縁膜、30,36はそれぞれｐ型及びｎ型ウエル領
域、37,38はそれぞれウエル領域の低抵抗化のために形
成した高濃度ｐ型及びｎ型領域である。
本実施例ではバイポーラトランジスタと絶縁ゲート型
電界効果トランジスタを同一チツプ上に形成しているた
め、この両者を組み合わせた回路構成が可能となる。こ
のように本発明のバイポーラトランジスタを組み入れた
Bi-CMOSデバイスを200K以下の低温で動作させると、バ
イポーラトランジスタと絶縁ゲート型電界効果トランジ
スタの両者の高速動作が可能となるために、極めて高速
に動作する半導体装置が実現できる。
電界効果トランジスタを同一チツプ上に形成しているた
め、この両者を組み合わせた回路構成が可能となる。こ
のように本発明のバイポーラトランジスタを組み入れた
Bi-CMOSデバイスを200K以下の低温で動作させると、バ
イポーラトランジスタと絶縁ゲート型電界効果トランジ
スタの両者の高速動作が可能となるために、極めて高速
に動作する半導体装置が実現できる。
従来、CMOSデバイスを低温で動作させると動作速度が
向上することが知られれている。第21図線l6にCMOSイン
バータの遅延時間の温度依存性を示す。同図には、従来
のBi-CMOSデバイスによつて構成したインバータの遅延
時間の温度依存性をも線l5によつて示す。従来のBi-CMO
Sデバイスを低温で動作させると、MOSFETは性能が向上
するが、バイポーラトランジスタの性能が劣化するた
め、性能はあまり改善されない。特に、150K以下の低温
ではバイポーラトランジスタの性能劣化の影響により、
温度下降とともに遅延時間は増加する。これに対し、本
実施例のBiCMOSデバイスにおいては、線l7に示すように
低温動作による性能の改善が極めて大きいという特徴が
ある。
向上することが知られれている。第21図線l6にCMOSイン
バータの遅延時間の温度依存性を示す。同図には、従来
のBi-CMOSデバイスによつて構成したインバータの遅延
時間の温度依存性をも線l5によつて示す。従来のBi-CMO
Sデバイスを低温で動作させると、MOSFETは性能が向上
するが、バイポーラトランジスタの性能が劣化するた
め、性能はあまり改善されない。特に、150K以下の低温
ではバイポーラトランジスタの性能劣化の影響により、
温度下降とともに遅延時間は増加する。これに対し、本
実施例のBiCMOSデバイスにおいては、線l7に示すように
低温動作による性能の改善が極めて大きいという特徴が
ある。
第22図は本実施例の低温動作Bi-CMOSデバイスの回路
図を示し、前段論理回路がMOSFET M1〜M4を有し、ブツ
シユプル出力段回路がトーテンポール接続のバイポーラ
トランジスタQ1,Q2を有する。ＰチヤネルMOSFET M1のゲ
ートとＮチヤンネルMOSFET M2のゲートとは入力INに接
続され、M1のソースは正の電源電圧Vccに接続され、M2
のソースは接地点GNDに接続され、M1のドレインとM2の
ドレインとは共通接続されているので、M1とM2とはCMOS
インバータ回路を構成する。
図を示し、前段論理回路がMOSFET M1〜M4を有し、ブツ
シユプル出力段回路がトーテンポール接続のバイポーラ
トランジスタQ1,Q2を有する。ＰチヤネルMOSFET M1のゲ
ートとＮチヤンネルMOSFET M2のゲートとは入力INに接
続され、M1のソースは正の電源電圧Vccに接続され、M2
のソースは接地点GNDに接続され、M1のドレインとM2の
ドレインとは共通接続されているので、M1とM2とはCMOS
インバータ回路を構成する。
トランジスタQ1のコレクタ，ベース，エミツタはそれ
ぞれ正の電源電圧Vcc,CMOSインバータ回路M1,M2の出
力、出力OUTに接続されているので、CMOSインバータ回
路M1,M2の出力に応答してバイポーラトランジスタQ1は
出力OUTの負荷容量CLを電源Vccに向つて高速充電する。
ぞれ正の電源電圧Vcc,CMOSインバータ回路M1,M2の出
力、出力OUTに接続されているので、CMOSインバータ回
路M1,M2の出力に応答してバイポーラトランジスタQ1は
出力OUTの負荷容量CLを電源Vccに向つて高速充電する。
ゲートが入力に接続されたＮチヤンネルMOSFET M3の
ソースフオロワ出力にバイポーラトランジスタQ2のベー
スが応答して、出力OUTの負荷容量CLはQ2のコレクタ・
エミツタ電流経路を介して接地点GNDに向つて高速放電
する。
ソースフオロワ出力にバイポーラトランジスタQ2のベー
スが応答して、出力OUTの負荷容量CLはQ2のコレクタ・
エミツタ電流経路を介して接地点GNDに向つて高速放電
する。
150K以下の低温では、MOSFETM1〜M4はチヤンネル領域
中でのキヤリア散乱が少なくなり、キヤリア移動度が高
くなるので、遅延時間は小さくなる。
中でのキヤリア散乱が少なくなり、キヤリア移動度が高
くなるので、遅延時間は小さくなる。
バイポーラトランジスタQ1,Q2の活性ベース領域の不
純物濃度は１×1018/cm3以上であり、活性エミツタ領域
の不純物濃度が活性ベース領域の不純物濃度より低いた
め、150K以下の低温でトランジスタQ1,Q2の電流増幅率
が向上し、負荷容量CLの充電速度および放電速度が向上
する。
純物濃度は１×1018/cm3以上であり、活性エミツタ領域
の不純物濃度が活性ベース領域の不純物濃度より低いた
め、150K以下の低温でトランジスタQ1,Q2の電流増幅率
が向上し、負荷容量CLの充電速度および放電速度が向上
する。
また、第１の実施例の説明においても述べたように本
発明のバイポーラトランジスタは飽和動作において、コ
レクタへの正孔の蓄積がほとんどないため高速に動作す
る。この効果により第22図のBiCMOS回路はまた大幅に高
速化される。すなわち、負荷容量CLに蓄えられた電荷を
バイポーラトランジスタQ2が放電するときに入力のパル
スが高速である場合には、Q2のベース電位が1V程度で出
力OUTの電位がGNDのレベル近傍に達してしまうことがあ
りうる。このときバイポーラトランジスタQ2は飽和動作
をするための通常の室温用BiCMOSデバイスでは低濃度コ
レクタ領域に正孔が蓄積してしまい次の動作の遅延が大
きくなる。しかしながら本発明のBiCMOSデバイスの低温
動作においては上記低濃度コレクタにおける正孔の蓄積
効果が極めて小さくなるため、高速に動作する。
発明のバイポーラトランジスタは飽和動作において、コ
レクタへの正孔の蓄積がほとんどないため高速に動作す
る。この効果により第22図のBiCMOS回路はまた大幅に高
速化される。すなわち、負荷容量CLに蓄えられた電荷を
バイポーラトランジスタQ2が放電するときに入力のパル
スが高速である場合には、Q2のベース電位が1V程度で出
力OUTの電位がGNDのレベル近傍に達してしまうことがあ
りうる。このときバイポーラトランジスタQ2は飽和動作
をするための通常の室温用BiCMOSデバイスでは低濃度コ
レクタ領域に正孔が蓄積してしまい次の動作の遅延が大
きくなる。しかしながら本発明のBiCMOSデバイスの低温
動作においては上記低濃度コレクタにおける正孔の蓄積
効果が極めて小さくなるため、高速に動作する。
また第20図におけるバイポーラトランジスタ構造を第
１の実施例に示すような、エミツタ領域とベース領域が
基板内部に形成された構造におきかえても同様に高性能
のBiCMOSを得ることができるのはもちろんである。
１の実施例に示すような、エミツタ領域とベース領域が
基板内部に形成された構造におきかえても同様に高性能
のBiCMOSを得ることができるのはもちろんである。
実施例８ 第23図は本発明の第８の実施例のnpnバイポーラトラ
ンジスタを示す図である。本実施例の構造は第１の実施
例の構造と異なり、低濃度ｎ型エミツタ９と外部ベース
領域３との間に低濃度のｐ型外部ベース領域43を形成す
る。具体的には１×1017/cm3から３×1019/cm3程度の濃
度のＢを含む領域をイオン打ち込み法など公知に不純物
導入法を用いて形成する。この低濃度ｐ型ベース領域43
の不純物濃度は高濃度ｐ型ベース領域３より低い値に設
定されるものであり、より好ましくは活性ベース領域２
よりも低い値に設定することが望ましい。これにより低
濃度エミツタ９から外部ベース領域３に注入される無効
な電子電流の成分を大幅に低減することができる。この
理由を以下に説明する。第８図および第11図に示したよ
うに室温と低温ではhFE値の濃度依存性が全く異なる。
これは室温と低温とで、エミツタからベースに注入され
る電子の注入効率の濃度依存性も大きく異なることを意
味する。ここでは例として低濃度エミツタ領域９を代表
的な濃度値１×1018/cm3とすると第11図によれば77Kで
ベース濃度が１×1018/cm3程度の値においてhFEが最小
になる。すなわち電子の注入が最小になる。エミツタか
ら外部ベースに電子が注入されると、外部ベースにおい
て電子が蓄積し、hFE,fTが劣化してしまう。従つてエミ
ツタから外部ベースに注入される電子は少ない方がよ
い。以上より低濃度エミツタ領域９と外部ベース３の間
に１×1018/cm3程度の低濃度のｐ型領域43を形成するこ
とにより、hFE,fTの改善をはかることができる。
ンジスタを示す図である。本実施例の構造は第１の実施
例の構造と異なり、低濃度ｎ型エミツタ９と外部ベース
領域３との間に低濃度のｐ型外部ベース領域43を形成す
る。具体的には１×1017/cm3から３×1019/cm3程度の濃
度のＢを含む領域をイオン打ち込み法など公知に不純物
導入法を用いて形成する。この低濃度ｐ型ベース領域43
の不純物濃度は高濃度ｐ型ベース領域３より低い値に設
定されるものであり、より好ましくは活性ベース領域２
よりも低い値に設定することが望ましい。これにより低
濃度エミツタ９から外部ベース領域３に注入される無効
な電子電流の成分を大幅に低減することができる。この
理由を以下に説明する。第８図および第11図に示したよ
うに室温と低温ではhFE値の濃度依存性が全く異なる。
これは室温と低温とで、エミツタからベースに注入され
る電子の注入効率の濃度依存性も大きく異なることを意
味する。ここでは例として低濃度エミツタ領域９を代表
的な濃度値１×1018/cm3とすると第11図によれば77Kで
ベース濃度が１×1018/cm3程度の値においてhFEが最小
になる。すなわち電子の注入が最小になる。エミツタか
ら外部ベースに電子が注入されると、外部ベースにおい
て電子が蓄積し、hFE,fTが劣化してしまう。従つてエミ
ツタから外部ベースに注入される電子は少ない方がよ
い。以上より低濃度エミツタ領域９と外部ベース３の間
に１×1018/cm3程度の低濃度のｐ型領域43を形成するこ
とにより、hFE,fTの改善をはかることができる。
また、本実施例においては、金属電極22′としてTi
（チタン）,Nb（ニオブ）,In（インジウム）,TiN（チタ
ンナイトライド）などの仕事関数の小さい金属（仕事関
数がほぼ4.6eV以上の金属）を用いかつ低濃度エミツタ
９と金属を直接接続している。これにより高濃度のｎ型
領域を形成しなくとも低い接触抵抗が実現できるので製
造工程の簡素化を図ることができる。本実施例において
も第１の実施例と同様の特長を有する。
（チタン）,Nb（ニオブ）,In（インジウム）,TiN（チタ
ンナイトライド）などの仕事関数の小さい金属（仕事関
数がほぼ4.6eV以上の金属）を用いかつ低濃度エミツタ
９と金属を直接接続している。これにより高濃度のｎ型
領域を形成しなくとも低い接触抵抗が実現できるので製
造工程の簡素化を図ることができる。本実施例において
も第１の実施例と同様の特長を有する。
第24図（Ａ）〜（Ｃ）は本発明のバイポーラトランジ
スタ（第17図参照）の製造プロセスの一例を示す工程断
面図である。まず、同図（Ａ）に示すようにｐ型Si基板
８の表面に高不純物濃度コレクタ領域５を形成する。次
に厚さ0.3〜２μｍのｎ型単結晶４を基板上にエピタキ
シヤル成長させる。次に５〜30nmの薄いSiO2膜７、0.3
〜３μｍの厚い分離用SiO2膜６を形成する。次にコレク
タ電極取り出し口となる高不純物濃度のｎ型領域38をリ
ン（Ｐ）の不純物拡散により形成する。さらにｐ型不純
物、例えばＢを５〜20KeV程度の打ち込みエネルギー，
ドーズ量２×1013/cm3〜１×1015/cm3程度の条件でイオ
ン打ち込みし、ｐ型ベース領域２を形成する。このとき
のｐ型ベース活性領域の不純物濃度は１×1018〜１×10
20/cm3程度である。
スタ（第17図参照）の製造プロセスの一例を示す工程断
面図である。まず、同図（Ａ）に示すようにｐ型Si基板
８の表面に高不純物濃度コレクタ領域５を形成する。次
に厚さ0.3〜２μｍのｎ型単結晶４を基板上にエピタキ
シヤル成長させる。次に５〜30nmの薄いSiO2膜７、0.3
〜３μｍの厚い分離用SiO2膜６を形成する。次にコレク
タ電極取り出し口となる高不純物濃度のｎ型領域38をリ
ン（Ｐ）の不純物拡散により形成する。さらにｐ型不純
物、例えばＢを５〜20KeV程度の打ち込みエネルギー，
ドーズ量２×1013/cm3〜１×1015/cm3程度の条件でイオ
ン打ち込みし、ｐ型ベース領域２を形成する。このとき
のｐ型ベース活性領域の不純物濃度は１×1018〜１×10
20/cm3程度である。
次に第24図（Ｂ）に示すように、薄いSiO2膜７にエミ
ツタ電極孔を開けた後に厚さ50〜400nmのｎ型にドープ
した多結晶シリコン膜46を化学気相成長法（CVD法）に
より堆積させる。このときの不純物濃度は５×1016〜１
×1019/cm3程度とし、ｐ型ベース領域２の濃度より低い
濃度に設定する。また、このｎ型多結晶シリコン膜46
は、この後エミツタ電極孔上のみ選択的にエピタキシヤ
ル成長させてもよい。この場合はSiを多結晶中に１×10
14/cm3以上イオン注入して多結晶をいつたん非結晶化
し、この後800℃以下のアニールによりSi上にエピタキ
シヤル成長させることができる。
ツタ電極孔を開けた後に厚さ50〜400nmのｎ型にドープ
した多結晶シリコン膜46を化学気相成長法（CVD法）に
より堆積させる。このときの不純物濃度は５×1016〜１
×1019/cm3程度とし、ｐ型ベース領域２の濃度より低い
濃度に設定する。また、このｎ型多結晶シリコン膜46
は、この後エミツタ電極孔上のみ選択的にエピタキシヤ
ル成長させてもよい。この場合はSiを多結晶中に１×10
14/cm3以上イオン注入して多結晶をいつたん非結晶化
し、この後800℃以下のアニールによりSi上にエピタキ
シヤル成長させることができる。
さらにｎ型高不純物濃度多結晶シリコン膜47をCVD法
により堆積させる。このときの不純物濃度は金属との間
にオーミツク接触が形成できる濃度範囲、具体的には５
×1019/cm3以上の濃度であることが望ましい。次にエミ
ツタ電極の低抵抗化のために、遷移金属及び遷移金属化
合物から成る膜22をCVD法，スパツタ法などの公知の形
成法を用いて蒸着する。ここで遷移金属及び遷移金属化
合物としては、W,Mo,Ti,Pt、あるいはこれらのシリサイ
ドを用いることができる。
により堆積させる。このときの不純物濃度は金属との間
にオーミツク接触が形成できる濃度範囲、具体的には５
×1019/cm3以上の濃度であることが望ましい。次にエミ
ツタ電極の低抵抗化のために、遷移金属及び遷移金属化
合物から成る膜22をCVD法，スパツタ法などの公知の形
成法を用いて蒸着する。ここで遷移金属及び遷移金属化
合物としては、W,Mo,Ti,Pt、あるいはこれらのシリサイ
ドを用いることができる。
この後、第24図（Ｃ）に示すように上記多結晶シリコ
ン膜46,47、及び遷移金属あるいは遷移金属化合物膜22
を公知のホトエツチング技術により加工し、エミツタ電
極領域のみを残す。次にSiO2から成るサイドウオール領
域40を公知技術により形成する。さらにＢイオンを５×
1014〜５×1015/cm3程度５〜30KeVのエネルギーでイオ
ン打ち込みして外部ベース領域３を形成し、目的とする
高性能バイポーラトランジスタを実現する。
ン膜46,47、及び遷移金属あるいは遷移金属化合物膜22
を公知のホトエツチング技術により加工し、エミツタ電
極領域のみを残す。次にSiO2から成るサイドウオール領
域40を公知技術により形成する。さらにＢイオンを５×
1014〜５×1015/cm3程度５〜30KeVのエネルギーでイオ
ン打ち込みして外部ベース領域３を形成し、目的とする
高性能バイポーラトランジスタを実現する。
なお、上記実施例においてはSinpnバイポーラトラン
ジスタを例に説明したが、基板材料はSiに限らずGe,SiG
eの混晶、GaAsなどにも適用できることはもちろんであ
る。またpnpバイポーラトランジスタにも同様に本発明
を適用できることはもちろんである。この場合は低濃度
エミツタ領域９はホウ素（Ｂ）を用いて形成し、ベース
活性領域２はひ素（As），リン（Ｐ），アンチモン（S
b）などのｎ型不純物により形成する。
ジスタを例に説明したが、基板材料はSiに限らずGe,SiG
eの混晶、GaAsなどにも適用できることはもちろんであ
る。またpnpバイポーラトランジスタにも同様に本発明
を適用できることはもちろんである。この場合は低濃度
エミツタ領域９はホウ素（Ｂ）を用いて形成し、ベース
活性領域２はひ素（As），リン（Ｐ），アンチモン（S
b）などのｎ型不純物により形成する。
また上記実施例においてはバイポーラトランジスタの
電流が、基板面に垂直方向に流れる例によつて説明した
が、基板面に平行あるいは傾斜した方向に流れる構造を
もとりうることはもちろんである。
電流が、基板面に垂直方向に流れる例によつて説明した
が、基板面に平行あるいは傾斜した方向に流れる構造を
もとりうることはもちろんである。
なお、上記実施例においては縦型バイポーラトランジ
スタを例に説明したが横型（ラテラル）のバイポーラト
ランジスタにも適用できることは言うまでもない。
スタを例に説明したが横型（ラテラル）のバイポーラト
ランジスタにも適用できることは言うまでもない。
以上説明したように、本発明においては、バイポーラ
トランジスタのベース活性領域の不純物濃度の最大値を
１×1018/cm3以上とし、かつエミツタ領域の少なくとも
一部にこのベース活性領域の最大値より低い不純物濃度
の領域を形成し、かつベース・エミツタ間の接合部が不
純物の含有量が異なる点を除いては、同一材料あるいは
実質的に同一の材料で形成されている。これにより、20
0K以下の温度範囲においては室温と全く異なる動作機構
を示し、このためこのような低温においても実用上十分
大きな電流増幅率を示し、ベース抵抗が小さく、かつエ
ミツタ・ベース間の接合容量が小さいので高速に動作
し、またエミツタ・ベース間の接合耐圧が増大しまた低
温動作下においてはトランスコンダクタンスが大きいの
で電流駆動能力に優れ、従つてこのバイポーラトランジ
スタを組み入れた半導体装置の動作速度を向上できる等
の顕著な効果を得ることができる。しかもこれらの優れ
た性能を容易な製造技術で実現することができる。
トランジスタのベース活性領域の不純物濃度の最大値を
１×1018/cm3以上とし、かつエミツタ領域の少なくとも
一部にこのベース活性領域の最大値より低い不純物濃度
の領域を形成し、かつベース・エミツタ間の接合部が不
純物の含有量が異なる点を除いては、同一材料あるいは
実質的に同一の材料で形成されている。これにより、20
0K以下の温度範囲においては室温と全く異なる動作機構
を示し、このためこのような低温においても実用上十分
大きな電流増幅率を示し、ベース抵抗が小さく、かつエ
ミツタ・ベース間の接合容量が小さいので高速に動作
し、またエミツタ・ベース間の接合耐圧が増大しまた低
温動作下においてはトランスコンダクタンスが大きいの
で電流駆動能力に優れ、従つてこのバイポーラトランジ
スタを組み入れた半導体装置の動作速度を向上できる等
の顕著な効果を得ることができる。しかもこれらの優れ
た性能を容易な製造技術で実現することができる。
本発明を要約すると200K以下（特に77K）の低温動作
に適したホモ接合バイポーラトランジスタにおいては、
活性ベース領域の不純物濃度の最大値が１×1018/cm3以
上に設定され、エミツタ領域の不純物濃度がこの最大値
より低い値に設定されることによつて、ベース抵抗が低
減され、高速動作が可能と生る。さらに、活性ベース領
域においてバンドギヤツプナローイングが生じ、低温動
作時のエミツタ接地電流増幅率を十分な値に確保する。
このホモ接合バイポーラトランジスタは相補型絶縁ゲー
ト電界効果トランジスタとともに半導体基板表面に形成
されることによつて、低温動作においても高速動作の可
能なBi-CMOSデバイスを実現することができる。
に適したホモ接合バイポーラトランジスタにおいては、
活性ベース領域の不純物濃度の最大値が１×1018/cm3以
上に設定され、エミツタ領域の不純物濃度がこの最大値
より低い値に設定されることによつて、ベース抵抗が低
減され、高速動作が可能と生る。さらに、活性ベース領
域においてバンドギヤツプナローイングが生じ、低温動
作時のエミツタ接地電流増幅率を十分な値に確保する。
このホモ接合バイポーラトランジスタは相補型絶縁ゲー
ト電界効果トランジスタとともに半導体基板表面に形成
されることによつて、低温動作においても高速動作の可
能なBi-CMOSデバイスを実現することができる。
第１図（Ａ）及び（Ｂ）は本発明の第１の実施例のnpn
バイポーラトランジスタの断面図及びcc′における不純
物分布を示す図、第２図（Ａ）及び（Ｂ）は従来のnpn
バイポーラトランジスタの一例の断面図及びaa′におけ
る不純物分布を示す図、第３図は従来及び本発明による
エミツタ接地電流増幅率の温度依存性を示す図、第４図
（Ａ）及び（Ｂ）は従来のnpnバイポーラトランジスタ
の一例の断面図及びbb′における不純物分布を示す図、
第５図は本発明前に本発明者等によつて検討されたバイ
ポーラトランジスタの断面不純物分布を示す図、第６図
は従来のバイポーラトランジスタにおけるエネルギバン
ドを示す図、第７図は本発明によるバイポーラトランジ
スタにおけるエネルギーバンドを示す図、第８図は室温
（300K）における電流増幅率の不純物濃度依存性を示す
図、第９図は200Kにおける電流増幅率の不純物濃度依存
性を示す図、第10図は150Kにおける電流増幅率を示す
図、第11図は77Kにおける電流増幅率を示す図、第12図
は本発明によるバイポーラトランジスタのエミツタ接地
増幅率のベース活性領域不純物濃度に対する依存性を示
す図、第13図（Ａ），（Ｂ）は本発明のバイポーラトラ
ンジスタのエミツタ及びベースの断面を示す図、第14図
（Ａ），（Ｂ）は本発明による第２の実施例のnpnバイ
ポーラトランジスタ及びCMOSデバイスの断面図及び不純
物分布を示す図、第15図（Ａ），（Ｂ）は本発明による
第３の実施例のnpnバイポーラトランジスタの断面図及
び不純物分布を示す図、第16図（Ａ），（Ｂ），（Ｃ）
は本発明の製造工程を示す図、第17図（Ａ），（Ｂ）は
本発明による第４の実施例を示す断面図及び不純物分布
を示す図、第18図および第19図は本発明による第5,第６
の実施例を示すバイポーラトランジスタの断面図、第20
図は本発明による第７の実施例のnpnバイポーラトラン
ジスタ及びこれと同一基板上に形成された絶縁ゲート型
電界効果トランジスタの断面図、第21図は第20図に示す
実施例のBiCMOSデバイスと従来のBiCMOSデバイス、及び
従来のCMOSデバイスにより構成したインバータ回路の遅
延時間の温度依存性を示す図、第22図は本発明のBi-CMO
Sデバイスの回路図、第23図は本発明による第８の実施
例を示すバイポーラトランジスタの断面図、第24図
（Ａ），（Ｂ），（Ｃ）は本発明の実施例によるバイポ
ーラトランジスタの製造工程を示す断面図を示す。 １……ｎ型高不純物濃度エミツタ領域、２……ｐ型ベー
ス活性領域、３……ｐ型外部ベース領域、４……ｎ型低
不純物濃度コレクタ領域、５……ｎ型高不純物濃度コレ
クタ領域、6,7……SiO2膜、８……ｐ型Si基板、９……
ｎ型低不純物濃度エミツタ領域、10……ｐ型チヤネルス
トツパ領域、11……ｐ型多結晶シリコンベース領域、12
……ｎ型不純物濃度の分布、13……ｐ型不純物濃度の分
布、14……エミツタ領域のバンドギヤツプ、15……ベー
ス活性領域のバンドギヤツプ、16……電子、17……エミ
ツタからベースに純注入される電子に対するポテンシヤ
ルバリア、18……正孔、19……ベースからエミツタに注
入される正孔に対するポテンシヤルバリア、20……半導
体の伝導帯、21……半導体の価電子帯、22……エミツタ
電極、22′……仕事関係が4.6eV以下の金属電極、23…
…ベース・エミツタ間の空乏層幅、24……ベースエミツ
タ間トンネル絶縁膜、25……ｎチヤネル絶縁ゲート型電
界効果トランジスタ、28,34……ゲート電極、26……ｎ
型高不純物濃度ソース領域、27……ｎ型高不純物濃度ド
レイン領域、29,35……ゲート絶縁膜、30……ｐ型ウエ
ル領域、31……ｐチヤネル絶縁ゲート型電界効果トラン
ジスタ、32……ｐ型高不純物濃度ソース領域、33……ｐ
型高不純物濃度ドレイン領域、36……ｎ型ウエル領域、
37……ｐ型高不純物濃度領域、38……ｎ型高不純物濃度
領域、39……遷移金属あるいは遷移金属化合物領域、40
……SiO2領域、41……ｎ型高不純物濃度多結晶シリコン
領域、42……ベース電極取り出し部、43……低濃度ｐ型
低不純物濃度外部ベース領域、44……ｎ型エピタキシヤ
ル成長単結晶領域、45……電極、46……多結晶シリコ
ン，非結晶シリコンあるいはこれらを再結晶化したシリ
コンから成る低濃度ｎ型エミツタ領域、47……多結晶シ
リコン、非結晶シリコン、あるいはこれらを再結晶化し
たシリコンから成る低濃度ｎ型エミツタ領域、48……多
結晶シリコン，非結晶シリコン、あるいはこれらを再結
晶化したシリコンから成る高濃度ｐ型ベース領域、50…
…高不純物濃度多結晶シリコンｐ型領域。
バイポーラトランジスタの断面図及びcc′における不純
物分布を示す図、第２図（Ａ）及び（Ｂ）は従来のnpn
バイポーラトランジスタの一例の断面図及びaa′におけ
る不純物分布を示す図、第３図は従来及び本発明による
エミツタ接地電流増幅率の温度依存性を示す図、第４図
（Ａ）及び（Ｂ）は従来のnpnバイポーラトランジスタ
の一例の断面図及びbb′における不純物分布を示す図、
第５図は本発明前に本発明者等によつて検討されたバイ
ポーラトランジスタの断面不純物分布を示す図、第６図
は従来のバイポーラトランジスタにおけるエネルギバン
ドを示す図、第７図は本発明によるバイポーラトランジ
スタにおけるエネルギーバンドを示す図、第８図は室温
（300K）における電流増幅率の不純物濃度依存性を示す
図、第９図は200Kにおける電流増幅率の不純物濃度依存
性を示す図、第10図は150Kにおける電流増幅率を示す
図、第11図は77Kにおける電流増幅率を示す図、第12図
は本発明によるバイポーラトランジスタのエミツタ接地
増幅率のベース活性領域不純物濃度に対する依存性を示
す図、第13図（Ａ），（Ｂ）は本発明のバイポーラトラ
ンジスタのエミツタ及びベースの断面を示す図、第14図
（Ａ），（Ｂ）は本発明による第２の実施例のnpnバイ
ポーラトランジスタ及びCMOSデバイスの断面図及び不純
物分布を示す図、第15図（Ａ），（Ｂ）は本発明による
第３の実施例のnpnバイポーラトランジスタの断面図及
び不純物分布を示す図、第16図（Ａ），（Ｂ），（Ｃ）
は本発明の製造工程を示す図、第17図（Ａ），（Ｂ）は
本発明による第４の実施例を示す断面図及び不純物分布
を示す図、第18図および第19図は本発明による第5,第６
の実施例を示すバイポーラトランジスタの断面図、第20
図は本発明による第７の実施例のnpnバイポーラトラン
ジスタ及びこれと同一基板上に形成された絶縁ゲート型
電界効果トランジスタの断面図、第21図は第20図に示す
実施例のBiCMOSデバイスと従来のBiCMOSデバイス、及び
従来のCMOSデバイスにより構成したインバータ回路の遅
延時間の温度依存性を示す図、第22図は本発明のBi-CMO
Sデバイスの回路図、第23図は本発明による第８の実施
例を示すバイポーラトランジスタの断面図、第24図
（Ａ），（Ｂ），（Ｃ）は本発明の実施例によるバイポ
ーラトランジスタの製造工程を示す断面図を示す。 １……ｎ型高不純物濃度エミツタ領域、２……ｐ型ベー
ス活性領域、３……ｐ型外部ベース領域、４……ｎ型低
不純物濃度コレクタ領域、５……ｎ型高不純物濃度コレ
クタ領域、6,7……SiO2膜、８……ｐ型Si基板、９……
ｎ型低不純物濃度エミツタ領域、10……ｐ型チヤネルス
トツパ領域、11……ｐ型多結晶シリコンベース領域、12
……ｎ型不純物濃度の分布、13……ｐ型不純物濃度の分
布、14……エミツタ領域のバンドギヤツプ、15……ベー
ス活性領域のバンドギヤツプ、16……電子、17……エミ
ツタからベースに純注入される電子に対するポテンシヤ
ルバリア、18……正孔、19……ベースからエミツタに注
入される正孔に対するポテンシヤルバリア、20……半導
体の伝導帯、21……半導体の価電子帯、22……エミツタ
電極、22′……仕事関係が4.6eV以下の金属電極、23…
…ベース・エミツタ間の空乏層幅、24……ベースエミツ
タ間トンネル絶縁膜、25……ｎチヤネル絶縁ゲート型電
界効果トランジスタ、28,34……ゲート電極、26……ｎ
型高不純物濃度ソース領域、27……ｎ型高不純物濃度ド
レイン領域、29,35……ゲート絶縁膜、30……ｐ型ウエ
ル領域、31……ｐチヤネル絶縁ゲート型電界効果トラン
ジスタ、32……ｐ型高不純物濃度ソース領域、33……ｐ
型高不純物濃度ドレイン領域、36……ｎ型ウエル領域、
37……ｐ型高不純物濃度領域、38……ｎ型高不純物濃度
領域、39……遷移金属あるいは遷移金属化合物領域、40
……SiO2領域、41……ｎ型高不純物濃度多結晶シリコン
領域、42……ベース電極取り出し部、43……低濃度ｐ型
低不純物濃度外部ベース領域、44……ｎ型エピタキシヤ
ル成長単結晶領域、45……電極、46……多結晶シリコ
ン，非結晶シリコンあるいはこれらを再結晶化したシリ
コンから成る低濃度ｎ型エミツタ領域、47……多結晶シ
リコン、非結晶シリコン、あるいはこれらを再結晶化し
たシリコンから成る低濃度ｎ型エミツタ領域、48……多
結晶シリコン，非結晶シリコン、あるいはこれらを再結
晶化したシリコンから成る高濃度ｐ型ベース領域、50…
…高不純物濃度多結晶シリコンｐ型領域。
Claims (7)
- 【請求項１】半導体装置は （１）半導体基板と、 （２）該半導体基板を実質的に150K以下の動作温度に冷
却するための冷却手段とを具備してなり、 上記半導体基板はその表面にすくなくともひとつのバイ
ポーラトランジスタを含んでなり、 上記バイポーラトランジスタは第１導電型のコレクタ領
域、該コレクタ領域に接続された第２導電型の活性ベー
ス領域および該活性ベース領域に接続された第１導電型
のエミッタ領域とを含み、 上記活性ベース領域の第２導電型の不純物濃度の最大値
が１×1018/cm3以上に設定され、 上記エミッタ領域中の少なくとも一部の第１領域の第１
導電型の不純物濃度が前記第２導電型の不純物濃度の最
大値より低い値に設定され、 上記活性ベース領域と上記エミッタ領域中の上記第１領
域とは上記第１および第２導電型不純物を除いて実質的
に同一半導体材料によって形成されていることを特徴と
する半導体装置。 - 【請求項２】請求項１記載の半導体装置であって、 上記エミッタ領域中にはさらに第２領域を含み、該第２
領域の第１導電型の不純物濃度は１×1019/cm3以上に設
定され、 上記第１領域は該第２領域を介してエミッタ電極手段に
接続されていることを特徴とする半導体装置。 - 【請求項３】請求項１記載の半導体装置であって、 上記バイポーラトランジスタはnpn型トランジスタであ
り、上記活性ベース領域と上記エミッタ領域中の上記第
１領域との間には薄膜絶縁膜が形成され、上記活性ベー
ス領域から上記エミッタの上記第１領域への正孔の逆注
入を該薄膜絶縁膜が抑制することを特徴とする半導体装
置。 - 【請求項４】請求項１記載の半導体装置であって、 上記バイポーラトランジスタは上記活性ベース領域に接
続された高不純物濃度の第１外部ベース領域をさらに含
み、 上記エミッタ領域中の上記第１領域と上記高不純物濃度
の第１外部ベース領域との間には低不純物濃度の第２外
部ベース領域が形成されていることを特徴とする半導体
装置。 - 【請求項５】請求項１記載の半導体装置であって、 上記活性ベース領域の第２導電型の上記不純物濃度の上
記最大値が１×1019/cm3以上に設定されていることを特
徴とする半導体装置。 - 【請求項６】請求項１記載の半導体装置であって、 上記半導体基板は上記表面にさらに複数の絶縁ゲート電
界効果トランジスタを具備していることを特徴とする半
導体装置。 - 【請求項７】請求項６記載の半導体装置であって、 上記複数の絶縁ゲート電界効果トランジスタは少なくと
もひとっのＮチヤンネルトランジスタと少なくともひと
つのＰチヤンネルトランジスタとを含んだ相補型回路を
構成し、 上記バイポーラトランジスタは上記相補型回路の出力に
よって駆動されることを特徴とする半導体装置。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25149187 | 1987-10-07 | ||
| JP62-251491 | 1987-10-07 | ||
| JP63-141702 | 1988-06-10 | ||
| JP14170288 | 1988-06-10 | ||
| JP63-199834 | 1988-08-12 | ||
| JP19983488 | 1988-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138742A JPH02138742A (ja) | 1990-05-28 |
| JP2590236B2 true JP2590236B2 (ja) | 1997-03-12 |
Family
ID=27318307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63247351A Expired - Lifetime JP2590236B2 (ja) | 1987-10-07 | 1988-10-03 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4949145A (ja) |
| JP (1) | JP2590236B2 (ja) |
| KR (1) | KR970005949B1 (ja) |
| DE (1) | DE3834223A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590236B2 (ja) * | 1987-10-07 | 1997-03-12 | 株式会社日立製作所 | 半導体装置 |
| US5177584A (en) * | 1988-04-11 | 1993-01-05 | Hitachi, Ltd. | Semiconductor integrated circuit device having bipolar memory, and method of manufacturing the same |
| US5028973A (en) * | 1989-06-19 | 1991-07-02 | Harris Corporation | Bipolar transistor with high efficient emitter |
| JP2590295B2 (ja) * | 1990-06-06 | 1997-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5241214A (en) * | 1991-04-29 | 1993-08-31 | Massachusetts Institute Of Technology | Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof |
| US5311055A (en) * | 1991-11-22 | 1994-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Trenched bipolar transistor structures |
| JPH05226352A (ja) * | 1992-02-17 | 1993-09-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| GB9207472D0 (en) * | 1992-04-06 | 1992-05-20 | Phoenix Vlsi Consultants Ltd | High performance process technology |
| JP2582519B2 (ja) * | 1992-07-13 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
| JPH06216144A (ja) * | 1992-12-03 | 1994-08-05 | Hewlett Packard Co <Hp> | バイポーラ・トランジスタ |
| US5485033A (en) * | 1993-04-07 | 1996-01-16 | U.S. Philips Corporation | Lateral transistor having a particular emitter structure |
| JPH07106412A (ja) * | 1993-10-07 | 1995-04-21 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3506632B2 (ja) * | 1999-03-25 | 2004-03-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| SE518710C2 (sv) * | 2000-06-26 | 2002-11-12 | Ericsson Telefon Ab L M | Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets |
| US6967144B1 (en) | 2001-06-20 | 2005-11-22 | National Semiconductor Corporation | Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base |
| DE60229400D1 (de) * | 2001-08-06 | 2008-11-27 | Nxp Bv | Bipolartransistor, halbleiterbauelement und diesbezügliches herstellungsverfahren |
| KR100864631B1 (ko) * | 2007-02-23 | 2008-10-22 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1509012A (en) * | 1974-05-08 | 1978-04-26 | Sony Corp | Transistor circuits |
| US4178190A (en) * | 1975-06-30 | 1979-12-11 | Rca Corporation | Method of making a bipolar transistor with high-low emitter impurity concentration |
| JPH0691099B2 (ja) * | 1986-02-17 | 1994-11-14 | 富士通株式会社 | ホモ接合型バイポ−ラ・トランジスタ |
| JP2590236B2 (ja) * | 1987-10-07 | 1997-03-12 | 株式会社日立製作所 | 半導体装置 |
-
1988
- 1988-10-03 JP JP63247351A patent/JP2590236B2/ja not_active Expired - Lifetime
- 1988-10-04 US US07/253,228 patent/US4949145A/en not_active Expired - Fee Related
- 1988-10-06 KR KR88013041A patent/KR970005949B1/ko not_active IP Right Cessation
- 1988-10-07 DE DE3834223A patent/DE3834223A1/de not_active Withdrawn
-
1990
- 1990-05-14 US US07/522,826 patent/US5041892A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970005949B1 (en) | 1997-04-22 |
| US4949145A (en) | 1990-08-14 |
| US5041892A (en) | 1991-08-20 |
| JPH02138742A (ja) | 1990-05-28 |
| DE3834223A1 (de) | 1989-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2590236B2 (ja) | 半導体装置 | |
| US5440152A (en) | Heterojunction bipolar transistor having particular Ge distributions and gradients | |
| US6949764B2 (en) | Fully-depleted-collector silicon-on-insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS | |
| US5637889A (en) | Composite power transistor structures using semiconductor materials with different bandgaps | |
| US5216271A (en) | BiCMOS device with low bandgap CMOS contact regions and low bandgap bipolar base region | |
| JP2655052B2 (ja) | 半導体装置およびその製造方法 | |
| JP2590295B2 (ja) | 半導体装置及びその製造方法 | |
| Harame et al. | A high performance epitaxial SiGe-base ECL BiCMOS technology | |
| US6737684B1 (en) | Bipolar transistor and semiconductor device | |
| JP2600485B2 (ja) | 半導体装置 | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| Yano et al. | A high-current-gain low-temperature pseudo-HBT utilizing a sidewall base-contact structure (SICOS) | |
| JP2553510B2 (ja) | 半導体装置およびその製造方法 | |
| JP3074834B2 (ja) | シリコンヘテロ接合バイポーラトランジスタ | |
| WO1987000692A1 (en) | Semiconductor device | |
| Hashimoto et al. | A 73 GHz f/sub T/0.18/spl mu/m RF-SiGe BiCMOS technology considering thermal budget trade-off and with reduced boron-spike effect on HBT characteristics | |
| JP3001601B2 (ja) | 半導体装置 | |
| Tsaur et al. | Merged CMOS/bipolar technologies utilizing zone-melting-recrystallized SOI films | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| Yamazaki et al. | A Si/SiGe heterojunction bipolar transistor with undoped SiGe spacer for cryo-BiCMOS circuits | |
| RU2306632C1 (ru) | Тиристорный триод-тирод | |
| Tang et al. | SiGe heterojunction bipolar transistors with thin alpha-Si emitters | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JP2005057171A (ja) | 半導体装置とその製造方法 | |
| JP3001599B2 (ja) | 半導体装置 |