JP3001599B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3001599B2 JP3001599B2 JP2042066A JP4206690A JP3001599B2 JP 3001599 B2 JP3001599 B2 JP 3001599B2 JP 2042066 A JP2042066 A JP 2042066A JP 4206690 A JP4206690 A JP 4206690A JP 3001599 B2 JP3001599 B2 JP 3001599B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- current
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、基板上に集積回路等を形成した半導体装置
に関するものであり、さらに詳細には該集積回路を構成
する横形バイポーラトランジスタを有する半導体装置に
関するものである。
に関するものであり、さらに詳細には該集積回路を構成
する横形バイポーラトランジスタを有する半導体装置に
関するものである。
［従来の技術］ 従来より、電流の流れる方向が横方向、すなわち基板
面に沿う方向である横形バイボーラトランジスタ（以下
BPTという）が知られているが、該横形BPTは、電流の流
れる方向が縦方向、すなわち基板の深さ方向である縦型
BPTと容易に共存できる（なお、例えば横形BPTの伝導型
がpnpタイプである場合、縦型BPTの伝導型はその逆形の
npnタイプとして共載できる）という有利性を備えてい
ること等から広く用いられている。
面に沿う方向である横形バイボーラトランジスタ（以下
BPTという）が知られているが、該横形BPTは、電流の流
れる方向が縦方向、すなわち基板の深さ方向である縦型
BPTと容易に共存できる（なお、例えば横形BPTの伝導型
がpnpタイプである場合、縦型BPTの伝導型はその逆形の
npnタイプとして共載できる）という有利性を備えてい
ること等から広く用いられている。
［発明が解決しようとする課題］ しかしながら、従来の横形BPTは以下の理由により電
流増幅率（hFE）を大きくできないという欠点がある。
流増幅率（hFE）を大きくできないという欠点がある。
すなわち、横形BPTは、エミッタ領域とコレクタ領域
とが対称となっているので、エミッタ−コレクタ耐圧が
低く、ベース幅がコレクタ電圧の影響を受け易くなって
いわゆるアーリー効果（空乏層広がり効果）が発生し易
いこと、そして、エミッタからベースに注入された電流
が広く内部に広がるので、ベース領域内での再結合電流
が支配的になり、ベース電流が大となって電流増幅率
（hFE）の低下が著しくなること等の問題がある。
とが対称となっているので、エミッタ−コレクタ耐圧が
低く、ベース幅がコレクタ電圧の影響を受け易くなって
いわゆるアーリー効果（空乏層広がり効果）が発生し易
いこと、そして、エミッタからベースに注入された電流
が広く内部に広がるので、ベース領域内での再結合電流
が支配的になり、ベース電流が大となって電流増幅率
（hFE）の低下が著しくなること等の問題がある。
本発明は、上記従来技術の課題を解決すべくなされた
ものであり、横形BPTの電流増幅率を容易に増大させる
ことができる半導体装置を提供することを目的とする。
ものであり、横形BPTの電流増幅率を容易に増大させる
ことができる半導体装置を提供することを目的とする。
［課題を解決するための手段］ 本発明の半導体装置は、第１伝導型のエミッタ領域及
びコレクタ領域と、第２伝導型のベース領域とを横形構
造にしてなる半導体装置において、 前記ベース領域は表面の禁制帯幅の狭い領域とそれに
接するそれより禁制帯幅の広い領域とで前記ベース領域
の少数キヤリアに対して半導体基板の深さ方向に障壁を
有するとともに、該エミッタ領域上には該エミッタ領域
の材料の禁制帯幅に比べて広い禁制帯幅を有する半導体
層が設けられていることを特徴とする。
びコレクタ領域と、第２伝導型のベース領域とを横形構
造にしてなる半導体装置において、 前記ベース領域は表面の禁制帯幅の狭い領域とそれに
接するそれより禁制帯幅の広い領域とで前記ベース領域
の少数キヤリアに対して半導体基板の深さ方向に障壁を
有するとともに、該エミッタ領域上には該エミッタ領域
の材料の禁制帯幅に比べて広い禁制帯幅を有する半導体
層が設けられていることを特徴とする。
［作用］ 請求項１の構成では、エミッタ・ベース領域の界面に
例えばヘテロ接合から成る電位障壁を形成することによ
り、該電位障壁をベース領域の少数キャリアに対してエ
ミッタ領域の深さ方向に作用させ、エミッタ電流を基板
内部に拡散させないようにし、また、ベース領域中での
再結合電流を減少させないようにすると共に、エミッタ
領域上にもヘテロ接合を設けエミッタ領域中に注入され
るベース領域からの注入電流成分を減少させ、もって横
形BPTの電流増幅率（hFE）の増大を図る。
例えばヘテロ接合から成る電位障壁を形成することによ
り、該電位障壁をベース領域の少数キャリアに対してエ
ミッタ領域の深さ方向に作用させ、エミッタ電流を基板
内部に拡散させないようにし、また、ベース領域中での
再結合電流を減少させないようにすると共に、エミッタ
領域上にもヘテロ接合を設けエミッタ領域中に注入され
るベース領域からの注入電流成分を減少させ、もって横
形BPTの電流増幅率（hFE）の増大を図る。
請求項２の構成では、ベース電流の成分の一つ、すな
わち正孔の再結合電流を効果的に減少させる。
わち正孔の再結合電流を効果的に減少させる。
請求項３の構成では、正孔の再結合電流を激減させ得
る。
る。
請求項４の構成では、エミッタ電流を基板表面近傍に
集中して流し得る。
集中して流し得る。
［実施例］ 第１図は本発明の第１実施例を示している。
同図中、１はＰ型Si基板であり、該Si基板１はボロン
（Ｂ）等Ｐ型不純物をドープしたＰ型Si基板である。
（Ｂ）等Ｐ型不純物をドープしたＰ型Si基板である。
２は埋め込み領域であり、該埋め込み領域２は、例え
ば不純物濃度が1016〜1020［cm-3］のものから成るもの
である。
ば不純物濃度が1016〜1020［cm-3］のものから成るもの
である。
３はベース領域BRの一部としてのｎ型領域であり、該
ｎ型領域３はエピタキシャル技術等で形成された不純物
濃度の低いもの（例えば、1014〜５×1017［cm-3］程度
のもの）から成る。
ｎ型領域３はエピタキシャル技術等で形成された不純物
濃度の低いもの（例えば、1014〜５×1017［cm-3］程度
のもの）から成る。
４は本発明において重要な構成部分となるｎ型領域で
あり、該ｎ型領域４は禁止帯幅の狭い混晶Si1-XGeXによ
り形成され、ベース領域BRを構成する。
あり、該ｎ型領域４は禁止帯幅の狭い混晶Si1-XGeXによ
り形成され、ベース領域BRを構成する。
５、５′はP+領域であり、該両P+領域５、５′は前記
ｎ型領域４内に形成され、夫々エミッタ領域ERとコレク
タ領域CRを構成する。
ｎ型領域４内に形成され、夫々エミッタ領域ERとコレク
タ領域CRを構成する。
６はn+領域であり、該n+領域６は横形BPTのベース抵
抗を下げるべく、前記埋め込み領域２と金属電極である
ベース電極201とを接続するものである。
抗を下げるべく、前記埋め込み領域２と金属電極である
ベース電極201とを接続するものである。
７、８は、夫々チャネル・ストップとなるｎ型領域、
ｐ型領域である。
ｐ型領域である。
30、31は半導体層であり、該両半導体層30、31はＰ型
多結晶シリコンにボロン（Ｂ）を高濃度（例えば1018〜
1020［cm-3］）にドープしたものから成る。
多結晶シリコンにボロン（Ｂ）を高濃度（例えば1018〜
1020［cm-3］）にドープしたものから成る。
100は素子分離用領域、110は電極間を分離する絶縁領
域である。
域である。
なお、201、202は夫々金属電極であるベース電極、コ
レクタ電極である。
レクタ電極である。
第２図（ｂ）に示すように、第１図のＢ−Ｂ′線に沿
う電位は通常のBPTと同様な電位を示し、コレクタ電流I
Cはベース領域BRの濃度NBと、ベース幅WBで決まるので
容易に算出することができる。ところが、横形BPTは、
エミッタ領域とコレクタ領域が相対している部分が極め
て少ないのに対し、基板の面に沿って広がる部分が極め
て多いので、エミッタ領域ERからベース領域BRに基板の
深さ方向に沿って注入される正孔が寄与する電流と、ベ
ース領域からエミッタ領域に流れる電子が寄与する拡散
電流とが支配的になり、その電流増幅率hFEは増大化に
制約を受ける。
う電位は通常のBPTと同様な電位を示し、コレクタ電流I
Cはベース領域BRの濃度NBと、ベース幅WBで決まるので
容易に算出することができる。ところが、横形BPTは、
エミッタ領域とコレクタ領域が相対している部分が極め
て少ないのに対し、基板の面に沿って広がる部分が極め
て多いので、エミッタ領域ERからベース領域BRに基板の
深さ方向に沿って注入される正孔が寄与する電流と、ベ
ース領域からエミッタ領域に流れる電子が寄与する拡散
電流とが支配的になり、その電流増幅率hFEは増大化に
制約を受ける。
そこで、本発明ではエミッタからxBの深さにヘテロ界
面を形成すると共に、エミッタ領域の上層に、該エミッ
タ領域より禁制帯幅の広い半導体層30を形成させてい
る。
面を形成すると共に、エミッタ領域の上層に、該エミッ
タ領域より禁制帯幅の広い半導体層30を形成させてい
る。
次に、横形BPTの各電流成分について説明する。
（イ）コレクタ電流IC コレクタ電流ICは、相対向するエミッタ−コレクタ間
において下記（１）式で略決定されるものである。な
お、エミッタ深さをxE、エミッタ幅をWE、３エミッタ長
さをＬとすると、横形BPTにおけるコレクタ領域と相対
向するエミッタ領域の面積は近似的にxE・Ｌで表すこと
ができる。
において下記（１）式で略決定されるものである。な
お、エミッタ深さをxE、エミッタ幅をWE、３エミッタ長
さをＬとすると、横形BPTにおけるコレクタ領域と相対
向するエミッタ領域の面積は近似的にxE・Ｌで表すこと
ができる。
但し、ｑは素電荷量［Ｃ］、DPは正孔の拡散係数［cm
2/s］、LPは正孔の拡散距離［cm］niは真性キャリア密
度［cm-3］、VBEはエミッタ、ベース間印加電圧、WBは
ベース幅［cm］、NBはベース不純物密度［cm-3］、Ｒは
ボルツマン定数［J/K］、Ｔは絶対温度［Ｋ］である。
2/s］、LPは正孔の拡散距離［cm］niは真性キャリア密
度［cm-3］、VBEはエミッタ、ベース間印加電圧、WBは
ベース幅［cm］、NBはベース不純物密度［cm-3］、Ｒは
ボルツマン定数［J/K］、Ｔは絶対温度［Ｋ］である。
（ロ）ベース電流IB ベース電流IBは、以下のように主として下記（２）〜
（４）式に示す３つの成分からなる。
（４）式に示す３つの成分からなる。
（ａ）．エミッタ領域ERから横方向に流れる正孔による
ベース領域BR中での再結合電流IB1 （ｂ）．エミッタ領域ERから縦方向に流れる正孔の再結
合電流IB2 但し、xBはエミッタ領域ERから深さ方向に沿う距離で
ある。
ベース領域BR中での再結合電流IB1 （ｂ）．エミッタ領域ERから縦方向に流れる正孔の再結
合電流IB2 但し、xBはエミッタ領域ERから深さ方向に沿う距離で
ある。
（ｃ）．ベース領域BRからエミッタ領域ERへの電子の拡
散電流IB3 但し、NEはエミッタ領域ERの不純物密度、Lnは電子の
拡散距離、Dnは電子の拡散係数である。
散電流IB3 但し、NEはエミッタ領域ERの不純物密度、Lnは電子の
拡散距離、Dnは電子の拡散係数である。
本発明において上記各式のうち特に留意すべきもの
は、（３）式のベース電流成分IB2と（４）式のベース
電流成分IB3である。
は、（３）式のベース電流成分IB2と（４）式のベース
電流成分IB3である。
従来の横形BPTでは、エミッタ領域ERから注入された
正孔の殆どは縦方向に流れて再結合してベース電流とな
るのに対し、本発明では、エミッタ領域ERからの距離xB
にポテンシャル障壁△φＢを形成し、この障壁により注
入キャリアが阻止されるようにする。
正孔の殆どは縦方向に流れて再結合してベース電流とな
るのに対し、本発明では、エミッタ領域ERからの距離xB
にポテンシャル障壁△φＢを形成し、この障壁により注
入キャリアが阻止されるようにする。
そして、この障壁△φＢを越える確率は、 exp（−△φB/RT）となる。
該確率は、室温の場合△φＢ＝0.1［eV］で、従来の
横形BPTに比べ約1/54になる。
横形BPTに比べ約1/54になる。
上記（３）式で、xB《LPが成立すると、 tanh（xB/LP）≒xB/LPであるので、従来の横形BPTに
比べ、本発明の横形BPTでは、IB2が著しく減少する。
比べ、本発明の横形BPTでは、IB2が著しく減少する。
次に、ｎ型領域中の正孔の拡散距離LPについて述べ
る。
る。
ところで、正孔の移動度μＰについては、ｎ型不純物
濃度NDの広い範囲に渡って、次式が成立する。
濃度NDの広い範囲に渡って、次式が成立する。
従ってこの（５）式から理解できるように、不純物濃
度NDが小さくなると、移動度μＰは500［cm2/V・sec］
という一定値に近づくようになる。また、不純物濃度が
1017［cm-3］以上になると、移動度μＰは不純物濃度ND
の関数となる。
度NDが小さくなると、移動度μＰは500［cm2/V・sec］
という一定値に近づくようになる。また、不純物濃度が
1017［cm-3］以上になると、移動度μＰは不純物濃度ND
の関数となる。
前記移動度μＰ及び寿命τＰから正孔の拡散距離L
Pは、一般的に次式で示される。
Pは、一般的に次式で示される。
第３図は、ｎ型Siの場合における、少数キャリアであ
る正孔の移動度μＰ（曲線F3）、寿命τＰ（曲線F1）、
拡散距離LP（曲線F2）を、夫々上記（５）（６）（７）
式に基いて得た計算値として濃度NDが1017〜1019［c
m-3］の範囲について示したものである。
る正孔の移動度μＰ（曲線F3）、寿命τＰ（曲線F1）、
拡散距離LP（曲線F2）を、夫々上記（５）（６）（７）
式に基いて得た計算値として濃度NDが1017〜1019［c
m-3］の範囲について示したものである。
第３図にて明らかな如く、正孔の拡散距離LPは極めて
長く、ND＝1017［cm-3］では、 LP＝120［μｍ］に達する。
長く、ND＝1017［cm-3］では、 LP＝120［μｍ］に達する。
濃度NDが1018［cm-3］であっても、LP≒30［μｍ］で
ある。
ある。
通常、npnタイプの縦型BPTと同一基板に形成されるpn
pタイプの横形BPTの場合、ベース領域の不純物濃度は、
npnタイプの縦型BPTのコレクタ領域の不純物濃度と同じ
になるので小さいものとなり、例えば1014〜５×10
17［cm-3］となる。そのため、xB《LPの関係は容易に成
立させることができるが、 xB≦LP/10程度であれば望ましい。
pタイプの横形BPTの場合、ベース領域の不純物濃度は、
npnタイプの縦型BPTのコレクタ領域の不純物濃度と同じ
になるので小さいものとなり、例えば1014〜５×10
17［cm-3］となる。そのため、xB《LPの関係は容易に成
立させることができるが、 xB≦LP/10程度であれば望ましい。
かかる条件下では前記再結合電流IB2が激減するの
で、横形BPTのベース電流IBはIB1、IB3が支配的にな
り、電流増幅率hFEを縦形BPTのそれに近づけることがで
きる。
で、横形BPTのベース電流IBはIB1、IB3が支配的にな
り、電流増幅率hFEを縦形BPTのそれに近づけることがで
きる。
前記再結合電流IB2が減少すると、ベース電流IBの成
分は、再結合電流IB1、及び拡散電流IB3が主になるが、
従来の通常横形BPTでは拡散電流IB3のみが支配的であ
る。
分は、再結合電流IB1、及び拡散電流IB3が主になるが、
従来の通常横形BPTでは拡散電流IB3のみが支配的であ
る。
そこで、本発明では第２図（ａ）に示す如く、エミッ
タ領域の上部にさらに、該エミッタ領域の禁止帯幅に比
べて禁制帯幅の広い多結晶Siからなる半導体層30を積層
し、電子の拡散を阻止する。
タ領域の上部にさらに、該エミッタ領域の禁止帯幅に比
べて禁制帯幅の広い多結晶Siからなる半導体層30を積層
し、電子の拡散を阻止する。
なお、従来の横形BPTはエミッタ領域５の直上に金属
による電極が形成されているので、前記拡散電流IB3は
相当に大きなものとなっていた。
による電極が形成されているので、前記拡散電流IB3は
相当に大きなものとなっていた。
上記（４）式から理解できるように、電子がベース領
域から電子がエミッタ領域に注入されると、xE《LNが成
立する条件下では、拡散電流IB3はxE/Ln 2に比例する
が、従来の横形BPTでは1/xEに比例したものとなる。す
なわち、本発明の横形BPTではIB3は従来の横形BPTに比
べてxE 2/Ln 2だけ小さくなる。
域から電子がエミッタ領域に注入されると、xE《LNが成
立する条件下では、拡散電流IB3はxE/Ln 2に比例する
が、従来の横形BPTでは1/xEに比例したものとなる。す
なわち、本発明の横形BPTではIB3は従来の横形BPTに比
べてxE 2/Ln 2だけ小さくなる。
次に、前記P+型領域５における電子の拡散距離につい
て述べる。
て述べる。
電子の移動度μｎはＰ型不純物濃度Naの広い範囲に渡
って次式が成立する。
って次式が成立する。
従って、不純物濃度Naの低い所では、移動度μｎは14
12［cm2/V・sec］に近づく。また、不純物濃度Naが無限
大になると、移動度μｎは232［cm2/V・sec］になる。
12［cm2/V・sec］に近づく。また、不純物濃度Naが無限
大になると、移動度μｎは232［cm2/V・sec］になる。
一方、少数キャリアの寿命τｎは不純物濃度が10
17［cm-3］以上では次式で示される。
17［cm-3］以上では次式で示される。
前記移動度μＰ及び寿命τｎに基づき拡散距離Lnは、
一般的に次式で示される。
一般的に次式で示される。
第４図はＰ型Siにおいて、（８）、（９）、（10）式
から求められる電子の移動度μｎ（曲線M3）、寿命τｎ
（曲線M1）、拡散距離Ln（曲線M2）の計算値を、Ｐ型不
純物濃度Naが1017〜1020［cm-3］の範囲において示した
ものである。
から求められる電子の移動度μｎ（曲線M3）、寿命τｎ
（曲線M1）、拡散距離Ln（曲線M2）の計算値を、Ｐ型不
純物濃度Naが1017〜1020［cm-3］の範囲において示した
ものである。
第４図によれば次のことが理解できる。すなわち、横
形BPTのＰ型エミッタ領域は、通常縦形BPTのベース領域
を用いるので、ベース領域の不純物濃度は1018［cm-3］
以下であるが、このとき拡散距離Lnは15〜70［μｍ］程
度にも達する。従って、エミッタ深さxEはLn/5程度以下
であれば、エミッタ領域中の拡散電流IB3を十分に低減
することができる。
形BPTのＰ型エミッタ領域は、通常縦形BPTのベース領域
を用いるので、ベース領域の不純物濃度は1018［cm-3］
以下であるが、このとき拡散距離Lnは15〜70［μｍ］程
度にも達する。従って、エミッタ深さxEはLn/5程度以下
であれば、エミッタ領域中の拡散電流IB3を十分に低減
することができる。
前記ｎ型領域４を構成するSi1-XGeXは、合金効果によ
ってキャリア移動度を小さくすることができるが、例え
ば1018［cm-3］以上の大きな不純物濃度であると不純物
によるキャリア効果が支配的となり、Siと同様な特性を
示すものとなる。
ってキャリア移動度を小さくすることができるが、例え
ば1018［cm-3］以上の大きな不純物濃度であると不純物
によるキャリア効果が支配的となり、Siと同様な特性を
示すものとなる。
以上の如く、本発明の構造によると、ベース電流成分
は、前記再結合電流IB1の値に近づき、電流増幅率hFEは
縦形BPTのヘテロバイポーラトランジスタのそれに一致
するようになる。そのときにおける電流増幅率hFEは、W
B《LPが成立していると、 で表される。
は、前記再結合電流IB1の値に近づき、電流増幅率hFEは
縦形BPTのヘテロバイポーラトランジスタのそれに一致
するようになる。そのときにおける電流増幅率hFEは、W
B《LPが成立していると、 で表される。
上記のように本発明では、エミッタ領域であるP+領域
５から注入される正孔を、前記ｎ型領域３と混晶から成
るｎ型領域４のヘテロ界面により阻止し、基板の深い領
域に正孔を拡散させないこと、そして、エミッタ領域に
注入された電子を、Si−Geの混晶とシリコン単結晶のヘ
テロ界面に形成される電位障壁により拡散させないよう
にすることに狙いがある。
５から注入される正孔を、前記ｎ型領域３と混晶から成
るｎ型領域４のヘテロ界面により阻止し、基板の深い領
域に正孔を拡散させないこと、そして、エミッタ領域に
注入された電子を、Si−Geの混晶とシリコン単結晶のヘ
テロ界面に形成される電位障壁により拡散させないよう
にすることに狙いがある。
次に、第１図に示した第１実施例の製造プロセスにつ
いて説明する。
いて説明する。
Ｐ型の伝導型のSi基板１に、第Ｖ族元素であるAs、S
b、Ｐ等をイオン注入（不純物拡散等でもよい）するこ
とにより、不純物濃度が例えば1015〜1019［cm-3］のn+
埋め込み領域２を形成する。
b、Ｐ等をイオン注入（不純物拡散等でもよい）するこ
とにより、不純物濃度が例えば1015〜1019［cm-3］のn+
埋め込み領域２を形成する。
エピタキシャル技術等により、不純物濃度が例えば10
14〜1017［cm-3］のｎ型領域３を形成する。
14〜1017［cm-3］のｎ型領域３を形成する。
ベースの抵抗を減少させるためのn+領域６（不純物濃
度を例えば1017〜1020［cm-3］とする）を形成する。
度を例えば1017〜1020［cm-3］とする）を形成する。
素子分離用の絶縁膜100を、選択酸化法、CVD法等によ
り作成し、該絶縁膜100の下部にチャネル・ストップ領
域７を形成させる。
り作成し、該絶縁膜100の下部にチャネル・ストップ領
域７を形成させる。
Si基板１に選択的にGeを、例えば、濃度１×1016〜１
×1017［cm-2］でイオン注入し、熱処理してSi1-XGeXの
ｎ型領域４を作成する。
×1017［cm-2］でイオン注入し、熱処理してSi1-XGeXの
ｎ型領域４を作成する。
エミッタ・コレクタ領域となるP+領域５、５′を、濃
度１×1015［cm-2］のB+をイオン注入した後、熱処理し
て作成する。
度１×1015［cm-2］のB+をイオン注入した後、熱処理し
て作成する。
多結晶シリコンから成る半導体層30、31を例えば4000
［Å］堆積後、ボロンを濃度１×1016［cm-2］のイオン
注入により打ち込み、800〜900［℃］程度の熱処理をし
た後、パターニングする。単結晶の場合は例えば800
［℃］近傍でエピタキシャル成長させる。
［Å］堆積後、ボロンを濃度１×1016［cm-2］のイオン
注入により打ち込み、800〜900［℃］程度の熱処理をし
た後、パターニングする。単結晶の場合は例えば800
［℃］近傍でエピタキシャル成長させる。
絶縁膜110を堆積し、これをアニールした後、コンタ
クトの開口を行う。
クトの開口を行う。
電極200、201、202となるAl−Si（１％）をスパッタ
し、その後、Al−Siのパターン化を行う。
し、その後、Al−Siのパターン化を行う。
前記Al−Siの電極のアロイを、例えば450［℃］で30
分行った後、パッシベーション膜を形成する。
分行った後、パッシベーション膜を形成する。
第５図はSi1-XGeXの混晶のバンド・ギャップの変化を
示したものである。
示したものである。
第５図中、横軸はGeの混晶率（混入量Ｘを百分率で表
したもの）を示し、縦軸はSi単結晶に比較したバンド・
ギャップ減少量−△Ｅを示している。同図中曲線HOは歪
なし状態、及び曲線HUは歪状態を夫々しているが、半導
体装置中では歪状態のものをとる。
したもの）を示し、縦軸はSi単結晶に比較したバンド・
ギャップ減少量−△Ｅを示している。同図中曲線HOは歪
なし状態、及び曲線HUは歪状態を夫々しているが、半導
体装置中では歪状態のものをとる。
同図により、バンド・ギャップ減少量−△E1≒0.1［e
V］は前記混入量Ｘ＝0.12程度のときに対応し、このと
き障壁0.1［eV］が形成される。
V］は前記混入量Ｘ＝0.12程度のときに対応し、このと
き障壁0.1［eV］が形成される。
Geを濃度１×1016［cm-2］であって、加速電圧150［k
eV］の条件でイオン注入した場合、ピーク濃度は、約１
×1020［cm-3］になる。従って、該Geの混入量は単結晶
Siの密度が５×1022［cm-3］であるので約２％となる。
Ｘ＝0.12は例えばGeの濃度が６×1016［cm-3］程度で達
成できる。
eV］の条件でイオン注入した場合、ピーク濃度は、約１
×1020［cm-3］になる。従って、該Geの混入量は単結晶
Siの密度が５×1022［cm-3］であるので約２％となる。
Ｘ＝0.12は例えばGeの濃度が６×1016［cm-3］程度で達
成できる。
［他の実施例］ 第６図は第２実施例を示すものである。
本実施例では、Si1-XGeXのｎ型領域層４をイオン注入
法ではなく、エピタキシャル法で成長させた後、その内
部にエミッタ・コレクタ部のP+領域５を形成する。この
場合、ベース領域のコンタクト部もSi−Geとなる。
法ではなく、エピタキシャル法で成長させた後、その内
部にエミッタ・コレクタ部のP+領域５を形成する。この
場合、ベース領域のコンタクト部もSi−Geとなる。
なお、上記第１実施例においても、コンタクト抵抗を
下げるべく、ベース領域の取り出し部をSi−Geの混晶に
て形成してもよいことは勿論である。
下げるべく、ベース領域の取り出し部をSi−Geの混晶に
て形成してもよいことは勿論である。
また、上記説明では、pnpタイプの横形BPTについて示
したが、npnタイプの横形BPTに適用してもよいことは明
らかである。さらに、他の材料の混晶同士によるヘテロ
接合を使用してもよい。例えばGeAs及びGaAlAs,InP及び
InGaPAs等の化合物半導体でSiとSi−Geを夫々代替して
もよい。
したが、npnタイプの横形BPTに適用してもよいことは明
らかである。さらに、他の材料の混晶同士によるヘテロ
接合を使用してもよい。例えばGeAs及びGaAlAs,InP及び
InGaPAs等の化合物半導体でSiとSi−Geを夫々代替して
もよい。
他の構成、作用は上記第１実施例と同様であるので説
明を省略する。
明を省略する。
第７図は第３実施例を示すものである。
本実施例では、Si1-XGeXのｎ型領域４が上記第１実施
例の場合よりも浅い領域に作成されている。すなわち、
ベース深さxBは負の値であり、Si1-XGeXの混晶の深さ
が、エミッタ・コレクタ領域よりも浅くなっている。
例の場合よりも浅い領域に作成されている。すなわち、
ベース深さxBは負の値であり、Si1-XGeXの混晶の深さ
が、エミッタ・コレクタ領域よりも浅くなっている。
前記ｎ型領域４とP+領域５のpn接合はSi−Ge中にあ
り、他はSi中でpn接合が形成されている。第５図に示し
たように、バンドギャップがSi−Geの場合、Siに比べ小
さくなるので、同じ印加電圧においては、Si−Ge混晶の
pn接合ではSi単結晶のpn接合に比べ、exp（△E/RT）倍
だけ大になる。よって、室温で△Ｅ＝0.1［eV］であれ
ば55程度となる。
り、他はSi中でpn接合が形成されている。第５図に示し
たように、バンドギャップがSi−Geの場合、Siに比べ小
さくなるので、同じ印加電圧においては、Si−Ge混晶の
pn接合ではSi単結晶のpn接合に比べ、exp（△E/RT）倍
だけ大になる。よって、室温で△Ｅ＝0.1［eV］であれ
ば55程度となる。
本実施例の場合、エミッタ電流を表面近傍に主に流す
ことにより、横方向に電流を流す横形BPTを効果的に動
作させる。
ことにより、横方向に電流を流す横形BPTを効果的に動
作させる。
領域30、31の材料としては、Siに他のSiC等の多結
晶、単結晶あるいはマイクロクリスタルのSi等でもよ
い。また、Si系だけでなく、GaAs,GaAlAs等の化合物半
導体でもよい。
晶、単結晶あるいはマイクロクリスタルのSi等でもよ
い。また、Si系だけでなく、GaAs,GaAlAs等の化合物半
導体でもよい。
他の構成、作用は上記第１実施例と同様であるので説
明を省略する。
明を省略する。
第８図は第４実施例を示すものである。
本実施例における最も大きな特徴は、Si1-XGeXから成
るｎ型領域４の上にｎ型Si層50を積層したことである。
上記第１〜第３実施例では、取り出し電極とヘテロ接合
とが共用されているが、本実施例は、エピタキシによ
り、連続にｎ型領域3,4,及び前記ｎ型Si層50を形成して
いる。
るｎ型領域４の上にｎ型Si層50を積層したことである。
上記第１〜第３実施例では、取り出し電極とヘテロ接合
とが共用されているが、本実施例は、エピタキシによ
り、連続にｎ型領域3,4,及び前記ｎ型Si層50を形成して
いる。
また、素子分離領域100は溝構造に形成されており、
各ｎ型領域２、３、４、50を相互かつ全体に分離してい
る。なお、120は酸化膜である。
各ｎ型領域２、３、４、50を相互かつ全体に分離してい
る。なお、120は酸化膜である。
他の構成、作用は上記第１実施例と同様であるので説
明を省略する。
明を省略する。
第９図は、第５実施例を示すものであり、エミッタ・
コレクタ領域であるP+領域５、５′が、ｎ型領域４より
深く形成されている。かかる構成により、バンドギャッ
プの違いのみで、横形BPTのコレクタ電流を、Si−Geの
混晶から成るｎ型領域４にとじ込めることができ、横形
BPTの電流増幅率hFEを改善することができる。
コレクタ領域であるP+領域５、５′が、ｎ型領域４より
深く形成されている。かかる構成により、バンドギャッ
プの違いのみで、横形BPTのコレクタ電流を、Si−Geの
混晶から成るｎ型領域４にとじ込めることができ、横形
BPTの電流増幅率hFEを改善することができる。
他の構成、作用は上記第４実施例と同様であるので説
明を省略する。
明を省略する。
なお、第８図，及び第９図に示す実施例では、取り出
し電極は金属電極200、201、202によって形成されてい
るが、多結晶シリコンにて形成してもよい。
し電極は金属電極200、201、202によって形成されてい
るが、多結晶シリコンにて形成してもよい。
［発明の効果］ 本発明によれば、簡単な構成により、容易に横形BPT
の電流増幅率を増大化を実現することができる。
の電流増幅率を増大化を実現することができる。
また、従来の集積回路の量産技術を流用できるので、
安価に提供できる。さらには、他のMOS構造トランジス
タ等を同時に集積できるので、半導体装置としての応用
範囲が広い。
安価に提供できる。さらには、他のMOS構造トランジス
タ等を同時に集積できるので、半導体装置としての応用
範囲が広い。
なお請求項２の構成では、ベース電流の成分の一つ、
すなわち正孔の再結合電流を効果的に減少させることが
でき、その分さらに電流増幅率の増大化が図られる。
すなわち正孔の再結合電流を効果的に減少させることが
でき、その分さらに電流増幅率の増大化が図られる。
請求項３の構成では、さらに正孔の再結合電流を激減
させ得ることができ、電流増幅率の増大化に大きな貢献
をする。
させ得ることができ、電流増幅率の増大化に大きな貢献
をする。
請求項４の構成では、エミッタ電流を基板表面近傍に
集中して流し得ることができ、横方向に電流を流す横形
BPTに好適である。
集中して流し得ることができ、横方向に電流を流す横形
BPTに好適である。
第１図は、本発明の第１実施例を示す断面図、 第２図（ａ）は、第１図のＡ−Ａ′線に沿う断面におけ
る電位を示す模式図、第２図（ｂ）は、第１図のＢ−
Ｂ′線に沿う断面における電位を示す模式図、第３図は
ｎ型不純物濃度に対する正孔の移動度、寿命、拡散距離
の変化を示すグラフ、第４図はＰ型不純物濃度に対する
電子の移動度、寿命、拡散距離の変化を示すグラフ、第
５図はSi1-X−GeXの混晶のバンド・ギャップの変化を示
すグラフ、第６図は第２実施例を示す断面図、第７図は
第３実施例を示す断面図、第８図は第４実施例を示す断
面図、第９図は第５実施例を示す断面図である。 ４……ｎ型領域、５……P+型領域（エミッタ領域）、30
……半導体層、ER……エミッタ領域、BR……ベース領
域、CR……コレクタ領域、ΔφＢ……障壁。
る電位を示す模式図、第２図（ｂ）は、第１図のＢ−
Ｂ′線に沿う断面における電位を示す模式図、第３図は
ｎ型不純物濃度に対する正孔の移動度、寿命、拡散距離
の変化を示すグラフ、第４図はＰ型不純物濃度に対する
電子の移動度、寿命、拡散距離の変化を示すグラフ、第
５図はSi1-X−GeXの混晶のバンド・ギャップの変化を示
すグラフ、第６図は第２実施例を示す断面図、第７図は
第３実施例を示す断面図、第８図は第４実施例を示す断
面図、第９図は第５実施例を示す断面図である。 ４……ｎ型領域、５……P+型領域（エミッタ領域）、30
……半導体層、ER……エミッタ領域、BR……ベース領
域、CR……コレクタ領域、ΔφＢ……障壁。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/68 - 29/737
Claims (4)
- 【請求項１】第１伝導型のエミッタ領域及びコレクタ領
域と、第２伝導型のベース領域とを横形構造にしてなる
半導体装置において、 前記ベース領域は表面側の禁制帯幅の狭い領域とそれに
接するそれより禁制帯幅の広い領域とで前記ベース領域
の少数キヤリアに対して半導体基板の深さ方向に障壁を
有するとともに、該エミッタ領域上には該エミッタ領域
の材料の禁制帯幅に比べて広い禁制帯幅を有する半導体
層が設けられていることを特徴とする半導体装置。 - 【請求項２】前記エミッタ領域の深さが、少なくとも前
記ベース領域から注入される少数キヤリアの拡散長に比
べて短く設定されていることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】前記エミッタ領域及びコレクタ領域は前記
ベース領域の障壁を形成する禁制帯幅の狭い領域内に設
けられるとともに、該障壁を形成する該領域が接合され
る界面から該エミッタ領域の界面までの距離が、少なく
とも該エミッタ領域から注入された少数キヤリアの拡散
長に比べて短く設定されていることを特徴とする請求項
１又は２に記載の半導体装置。 - 【請求項４】該禁制帯幅が狭い領域とそれよりも禁制帯
幅が広い領域が接合される界面の深さが、前記エミッタ
領域又はコレクタ領域のいずれの領域の深さに比べても
浅く設定されていることを特徴とする請求項１又は２に
記載の半導体装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2042066A JP3001599B2 (ja) | 1990-02-22 | 1990-02-22 | 半導体装置 |
| EP94203106A EP0642170B1 (en) | 1990-02-22 | 1991-02-21 | Lateral bipolar transistor |
| DE69109890T DE69109890T2 (de) | 1990-02-22 | 1991-02-21 | Lateraler Heterogrenzflächen-Bipolartransistor. |
| AT91301383T ATE123175T1 (de) | 1990-02-22 | 1991-02-21 | Lateraler heterogrenzflächen-bipolartransistor. |
| EP94203107A EP0642171B1 (en) | 1990-02-22 | 1991-02-21 | Lateral bipolar transistor |
| DE69129376T DE69129376T2 (de) | 1990-02-22 | 1991-02-21 | Lateraler Bipolartransistor |
| EP91301383A EP0443852B1 (en) | 1990-02-22 | 1991-02-21 | Lateral heterojunction bipolar transistor |
| DE69128364T DE69128364T2 (de) | 1990-02-22 | 1991-02-21 | Lateraler Bipolartransistor |
| US08/412,847 US5734183A (en) | 1990-02-22 | 1995-03-29 | Heterojunction bipolar transistor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2042066A JP3001599B2 (ja) | 1990-02-22 | 1990-02-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03244156A JPH03244156A (ja) | 1991-10-30 |
| JP3001599B2 true JP3001599B2 (ja) | 2000-01-24 |
Family
ID=12625719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2042066A Expired - Fee Related JP3001599B2 (ja) | 1990-02-22 | 1990-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001599B2 (ja) |
-
1990
- 1990-02-22 JP JP2042066A patent/JP3001599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03244156A (ja) | 1991-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| EP0642171B1 (en) | Lateral bipolar transistor | |
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| EP0390521B1 (en) | Bipolar transistor and photoelectric converting apparatus using the bipolar transistor | |
| US5389803A (en) | High-gain Si/SiGe MIS heterojunction bipolar transistors | |
| JP2625648B2 (ja) | 導体−絶縁体−半導体（ｃｉｓ）トランジスタ及びその製造方法 | |
| JP3001601B2 (ja) | 半導体装置 | |
| JP3001599B2 (ja) | 半導体装置 | |
| JP3001600B2 (ja) | 半導体装置 | |
| JP2953666B2 (ja) | 半導体装置及び電子装置 | |
| CA1200621A (en) | Field effect transistor for integrated circuits | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2915058B2 (ja) | 半導体装置および該装置を用いた光電変換装置 | |
| JP3037710B2 (ja) | 半導体装置およびその半導体装置を使用する電子装置 | |
| GB2168848A (en) | Semiconductor devices | |
| EP0431835A1 (en) | Bipolar semiconductor device | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JP2670118B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPH0459785B2 (ja) | ||
| JP2664747B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPH09181091A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2768970B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JP2576770B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPH05259174A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |