JP2915058B2 - 半導体装置および該装置を用いた光電変換装置 - Google Patents
半導体装置および該装置を用いた光電変換装置Info
- Publication number
- JP2915058B2 JP2915058B2 JP2078209A JP7820990A JP2915058B2 JP 2915058 B2 JP2915058 B2 JP 2915058B2 JP 2078209 A JP2078209 A JP 2078209A JP 7820990 A JP7820990 A JP 7820990A JP 2915058 B2 JP2915058 B2 JP 2915058B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- semiconductor device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置およびこれを用いた光電変換装置
に関するものである。
に関するものである。
［従来の技術］ 従来の半導体装置として、バイポーラトランジスタ
（以下、BPT）を例にとって説明する。
（以下、BPT）を例にとって説明する。
BPTにはエミッタのみにワイドギャップの半導体領域
を利用してエミッタ−ベース間のみをヘテロ接合したヘ
テロバイポーラトランジスタ（以下、HBT）と、ベース
が他のエミッタ・コレクタに比べてナロウギャップ半導
体領域を利用したダブルヘテロBPTがある。しかし、い
ずれもベースの水平方向の組成は一定とされていた。
を利用してエミッタ−ベース間のみをヘテロ接合したヘ
テロバイポーラトランジスタ（以下、HBT）と、ベース
が他のエミッタ・コレクタに比べてナロウギャップ半導
体領域を利用したダブルヘテロBPTがある。しかし、い
ずれもベースの水平方向の組成は一定とされていた。
第１図は、従来のBPTの一例を示す概略断面図であ
る。図において、１は基板（たとえばSi半導体基板）、
２はn+埋め込み領域、３は不純物濃度の低いn-領域、４
はベース領域となるｐ領域、５はエミッタ領域となるn+
領域、６はシャネルストップとなるn+領域、７はバイポ
ーラトランジスタのコレクタ抵抗を下げるためのn+領
域、101,102,103,104は素子、電極および配線をそれぞ
れ分離するための絶縁膜、200は金属、シリサイド、ポ
リサイド等により形成された電極である。
る。図において、１は基板（たとえばSi半導体基板）、
２はn+埋め込み領域、３は不純物濃度の低いn-領域、４
はベース領域となるｐ領域、５はエミッタ領域となるn+
領域、６はシャネルストップとなるn+領域、７はバイポ
ーラトランジスタのコレクタ抵抗を下げるためのn+領
域、101,102,103,104は素子、電極および配線をそれぞ
れ分離するための絶縁膜、200は金属、シリサイド、ポ
リサイド等により形成された電極である。
ここで、基板１は、リン（Ph）、アンチモン（Sb）、
ヒ素（As）等の不純物をドープしてｎ型とされるか、あ
るいは、ボロン（Ｂ）、アルミニウム（Al）、ガリウム
（Ga）等の不純物をドープしてｐ型とされている。埋め
込み領域２は、必ずしもある必要はない。n-領域３はエ
ピタキシャル技術等により形成される。ベース領域４に
は、ボロン（Ｂ）、ガリウム（Ga）、アルミニウム（A
l）等がドープされている。エミッタ領域５としては、
低圧化学蒸着（LPCVD）等により形成されたポリシリコ
ンが用いられる。
ヒ素（As）等の不純物をドープしてｎ型とされるか、あ
るいは、ボロン（Ｂ）、アルミニウム（Al）、ガリウム
（Ga）等の不純物をドープしてｐ型とされている。埋め
込み領域２は、必ずしもある必要はない。n-領域３はエ
ピタキシャル技術等により形成される。ベース領域４に
は、ボロン（Ｂ）、ガリウム（Ga）、アルミニウム（A
l）等がドープされている。エミッタ領域５としては、
低圧化学蒸着（LPCVD）等により形成されたポリシリコ
ンが用いられる。
このような従来のHBTにおいては、HBTを微細化（高集
積化）した場合に、エミッタ（Ｅ）からコレクタ（Ｃ）
に向けて流れる電流（エミッタ面積に比例する電流）と
エミッタ電流の周辺が影響して、横方向（ベース水平方
向）に流れる電流が増加するという課題を有していた。
積化）した場合に、エミッタ（Ｅ）からコレクタ（Ｃ）
に向けて流れる電流（エミッタ面積に比例する電流）と
エミッタ電流の周辺が影響して、横方向（ベース水平方
向）に流れる電流が増加するという課題を有していた。
第２図および第３図に従来のBPTの一例を示し上記横
方向に流れる電流について簡単に説明する。
方向に流れる電流について簡単に説明する。
第２図の模式的断面図には、エミッタにのみワイドギ
ャップ（ベースおよびコレクタを形成する半導体領域の
バンドギャップ巾に較べて）の半導体領域を用いたHBT
が示される。第２図において、201はコレクタ領域とな
る、ｎ型半導体基体、202はベース領域となるＰ型半導
体領域、203は絶縁層、204はエミッタ領域となるn+型半
導体領域である。205は、第２図に示されるBPTを具通し
たときにBPT内（とくにベース領域内）を流れる電流の
流れを模式的に示す矢印である。第２図中に示されるよ
うに、電流の流れは第２図中上下方向には流れるもの
の、ベース領域内において横方向への広がりを有してい
る。
ャップ（ベースおよびコレクタを形成する半導体領域の
バンドギャップ巾に較べて）の半導体領域を用いたHBT
が示される。第２図において、201はコレクタ領域とな
る、ｎ型半導体基体、202はベース領域となるＰ型半導
体領域、203は絶縁層、204はエミッタ領域となるn+型半
導体領域である。205は、第２図に示されるBPTを具通し
たときにBPT内（とくにベース領域内）を流れる電流の
流れを模式的に示す矢印である。第２図中に示されるよ
うに、電流の流れは第２図中上下方向には流れるもの
の、ベース領域内において横方向への広がりを有してい
る。
第３図の模式的切断面にはベースを形成する半導体領
域にナロウギャップの（コレクタ、エミッタを形成する
半導体領域のバンギャップ巾に較べて狭いギャップ巾
の）半導体を用いた例が示されている。
域にナロウギャップの（コレクタ、エミッタを形成する
半導体領域のバンギャップ巾に較べて狭いギャップ巾
の）半導体を用いた例が示されている。
第３図において、301はn+型シリコン領域、302はコレ
クタ領域となるｎ型シリコン領域、303はベース領域と
なるP+型シリコンゲルマニウム（Si1-X GeX）領域、304
はエミッタ領域となるｎ型シリコン領域、305はベース
領域と電極306とを電気的に接続するためのP+型シリコ
ン領域、307はエミッタ領域と電極308とを電気的に接続
するためのn+型シリコン領域である。また、309は第３
図に示されるダブルヘテロBPTを駆動したときに流れる
電流の柄れを模式的に示す矢印、310は絶縁層である。
クタ領域となるｎ型シリコン領域、303はベース領域と
なるP+型シリコンゲルマニウム（Si1-X GeX）領域、304
はエミッタ領域となるｎ型シリコン領域、305はベース
領域と電極306とを電気的に接続するためのP+型シリコ
ン領域、307はエミッタ領域と電極308とを電気的に接続
するためのn+型シリコン領域である。また、309は第３
図に示されるダブルヘテロBPTを駆動したときに流れる
電流の柄れを模式的に示す矢印、310は絶縁層である。
第３図に示されるように、電流の流れは第３図中上下
方向には流れるものの、ベース領域内において横方向へ
の広がりをもっている。
方向には流れるものの、ベース領域内において横方向へ
の広がりをもっている。
即ち、エミッタ領域から注入されたキャリアの有効な
閉じ 込めが行われておらず、一次元的な電流増幅率の低下が
生ずる。
閉じ 込めが行われておらず、一次元的な電流増幅率の低下が
生ずる。
つまり、本来のＥ−Ｃ間に流れる縦方向電流によるHB
Tの電流増幅率hFEが減少する。これは、ホモ接合のBPT
においても同様に問題となっている。
Tの電流増幅率hFEが減少する。これは、ホモ接合のBPT
においても同様に問題となっている。
エミッタ面積の大きい場合は、エミッタ面積寸法の変
化はhFEに実質的に影響しないのであるが、微細化され
ると周辺長の効果により、面積の変化がHBTのhFEの変化
となって表われるようになる。HBTの場合、hFEが小さく
なると、エミッタへのキャリア注入が激減し、ベース中
の再結合電流がIBの支配項になるので、この横方向電流
の増加は極めて重要となる。
化はhFEに実質的に影響しないのであるが、微細化され
ると周辺長の効果により、面積の変化がHBTのhFEの変化
となって表われるようになる。HBTの場合、hFEが小さく
なると、エミッタへのキャリア注入が激減し、ベース中
の再結合電流がIBの支配項になるので、この横方向電流
の増加は極めて重要となる。
光電変換装置において、hFEが低下すると、まずBPTを
用いたセンサからの読み出し利得が低下し、信号電圧の
低下が生じる。
用いたセンサからの読み出し利得が低下し、信号電圧の
低下が生じる。
すなわち、BPTの電流駆動能力が低下するためであ
る。次に固定パターン雑音（FPN）が増加する。
る。次に固定パターン雑音（FPN）が増加する。
このため、光電変換装置において、最も重要である信
号対雑音比（S/N比）が著しく低下してしまう。
号対雑音比（S/N比）が著しく低下してしまう。
また、hFEの低下によりBPTの電流駆動能力の低下が生
じるので、スイッチング速度、応答性も低下する。
じるので、スイッチング速度、応答性も低下する。
また、微細化した場合の寸法の影響がhFEにあらわれ
るのであるから、高速度に対応したセンサの微細化時の
hFEのバラツキは光電変換の雑音を著しく大にすること
になり、センサー素子のバラツキが大となる。
るのであるから、高速度に対応したセンサの微細化時の
hFEのバラツキは光電変換の雑音を著しく大にすること
になり、センサー素子のバラツキが大となる。
すなわち、センサの開口率も小さくなり、信号が小さ
くなる上にバラツキが大となり、S/Nの著しい低下はま
ぬがれない。
くなる上にバラツキが大となり、S/Nの著しい低下はま
ぬがれない。
［発明が解決しようとする課題］ 本発明は上記した問題点を解決するもので、本発明の
目的は、ベース中の横方向拡散電流を阻止することがで
き、横方向コレクタ電流をほとんどなくすることができ
る半導体装置を提供することである。
目的は、ベース中の横方向拡散電流を阻止することがで
き、横方向コレクタ電流をほとんどなくすることができ
る半導体装置を提供することである。
また、本発明は横方向のBPT作用をなくすことができ
る、半導体装置を提供することも目的とする。
る、半導体装置を提供することも目的とする。
また、本発明の目的は、横方向の注入電流をおさえる
ことができ、ベース電流を減少させることができる、半
導体装置を提供することにある。
ことができ、ベース電流を減少させることができる、半
導体装置を提供することにある。
加えて、本発明の目的は、電流増幅率hFEを改善する
ことができ、微細化されたHBTにおいてもhFEの劣化を防
止することができる、半導体装置を提供することであ
る。
ことができ、微細化されたHBTにおいてもhFEの劣化を防
止することができる、半導体装置を提供することであ
る。
さらに本発明の目的は、横方向電流を少なくすること
ができることにより、大電流におけるエミッタ・エッヂ
での電流集中を少なくすることができる、半導体装置を
提供することである。
ができることにより、大電流におけるエミッタ・エッヂ
での電流集中を少なくすることができる、半導体装置を
提供することである。
本発明の目的は、横方向のバンドギャップと縦方向の
バンドギャップの違いによって、コレクタ電流を閉じ込
めることができ（不要な横方向への電流拡散を防ぐこと
ができ）、装置の微細化を行っても高い電流増幅率を有
する半導体装置を提供することである。
バンドギャップの違いによって、コレクタ電流を閉じ込
めることができ（不要な横方向への電流拡散を防ぐこと
ができ）、装置の微細化を行っても高い電流増幅率を有
する半導体装置を提供することである。
本発明の目的は、従来と同じパターン（大きさ）のエ
ミッタとした場合に電流駆動能力が増加することができ
る高性能の半導体装置を提供することである。
ミッタとした場合に電流駆動能力が増加することができ
る高性能の半導体装置を提供することである。
加えて、本発明は、上述した高性能なBPT構造と備え
た半導体装置を用いることにより高感度化された光電変
換装置を提供することも目的とする。
た半導体装置を用いることにより高感度化された光電変
換装置を提供することも目的とする。
［課題を解決するための手段］ 本発明の半導体装置は、第１導電型のコレクタ領域
と、第２導電型のベース領域と、第１導電型エミッタ領
域とを備え、該ベース領域は第１のベース領域とその周
囲部分に設けられた第２のベース領域とを有し、該第１
のベース領域は該第２のベース領域を介してベース領域
に電気的に接続されるとともに、該第２のベース領域の
禁制帯幅は該１のベース領域の禁制帯幅より広くされ、
更に、該エミッタ領域と該第１のベース領域との間に、
第１のベース領域または該第２のベース領域と同じ導電
型で同じ禁制帯幅を有する半導体領域を有することを特
徴とする。
と、第２導電型のベース領域と、第１導電型エミッタ領
域とを備え、該ベース領域は第１のベース領域とその周
囲部分に設けられた第２のベース領域とを有し、該第１
のベース領域は該第２のベース領域を介してベース領域
に電気的に接続されるとともに、該第２のベース領域の
禁制帯幅は該１のベース領域の禁制帯幅より広くされ、
更に、該エミッタ領域と該第１のベース領域との間に、
第１のベース領域または該第２のベース領域と同じ導電
型で同じ禁制帯幅を有する半導体領域を有することを特
徴とする。
［作用］ 上記した目的を達成する本発明の半導体装置を例に挙
げて以下説明する。
げて以下説明する。
本発明の半導体装置は、エミッタから注入されたキャ
リアをベース領域内に効果的に閉じ込めることによっ
て、横方向への電流の広がりを実質上阻止する構成を有
している。
リアをベース領域内に効果的に閉じ込めることによっ
て、横方向への電流の広がりを実質上阻止する構成を有
している。
即ち、ベース領域内にヘテロ接合を設けることによっ
て、そのバンドギャップ障壁を利用して電流の不要方向
への拡散を防いでいる。
て、そのバンドギャップ障壁を利用して電流の不要方向
への拡散を防いでいる。
ヘテロバイポーラトランジスタ（HBT）におけるベー
ス電流は、ほとんどがエミッタから注入されたキャリア
の再結合によって生ずる電流であるために、この電流の
閉じ込めは大きな効果を発揮する。
ス電流は、ほとんどがエミッタから注入されたキャリア
の再結合によって生ずる電流であるために、この電流の
閉じ込めは大きな効果を発揮する。
［実施例］ 以下、本発明の実施例を図面を参照しつつ詳細に説明
する。
する。
（実施例１） 第４図は本発明の一実施例に係る半導体装置を示す図
である。図において、第１図と同じ符号を付した部分
は、それぞれ同じものを示す。また、８はSiにGeを混入
して混晶とし、Si1-xGexとなっている領域であり、９は
エミッタ電極であり、低圧化学蒸着（LPCVD）等によっ
て形成されたポリシリコンあるいはエピタキシャル技術
等によって形成された単結晶シリコンよりなり、不純物
濃度が１×1017〜1021cm-3のn+領域である。
である。図において、第１図と同じ符号を付した部分
は、それぞれ同じものを示す。また、８はSiにGeを混入
して混晶とし、Si1-xGexとなっている領域であり、９は
エミッタ電極であり、低圧化学蒸着（LPCVD）等によっ
て形成されたポリシリコンあるいはエピタキシャル技術
等によって形成された単結晶シリコンよりなり、不純物
濃度が１×1017〜1021cm-3のn+領域である。
第５図に、第４図に示される半導体装置のベース、エ
ミッタ、コレクタの各領域の配置関係を説明するための
模式的平面図を示す。第５図において示される符号は第
４図に対応してふられている。
ミッタ、コレクタの各領域の配置関係を説明するための
模式的平面図を示す。第５図において示される符号は第
４図に対応してふられている。
第５図に示されるように、Si1-xGex領域８は、ベース
領域のＰ領域４に平面的に取囲まれるように形成されて
いる。エミッタ領域９の上には不図示のn+領域５が設け
られ、更に不図示の電極200−１が設けられる。ベース
領域はSi1-xGex領域８とＰ領域４とで形成される。即
ち、ベース中にヘテロ接合を有する構成となっている。
Ｐ領域４上には、電極200−２がＰ領域４と電気的接続
をとって形成されている（ここでは、電極200−２はコ
の字状に形成してある。）。n+領域７はベース領域と離
れた位置に形成され、n+領域７の上には不図示の電極
（コレクタ電極200−３）が設けられる。
領域のＰ領域４に平面的に取囲まれるように形成されて
いる。エミッタ領域９の上には不図示のn+領域５が設け
られ、更に不図示の電極200−１が設けられる。ベース
領域はSi1-xGex領域８とＰ領域４とで形成される。即
ち、ベース中にヘテロ接合を有する構成となっている。
Ｐ領域４上には、電極200−２がＰ領域４と電気的接続
をとって形成されている（ここでは、電極200−２はコ
の字状に形成してある。）。n+領域７はベース領域と離
れた位置に形成され、n+領域７の上には不図示の電極
（コレクタ電極200−３）が設けられる。
このような、本実施例の半導体装置において、ベース
電流は、主として以下に示す２成分からなる。（但しエ
ミッタのWEの先は金属でコンタクトする場合） ベース電流は以下のJBinjとJBrecが主要電流成分であ
る（JB＝JBinj＋JBrec）。
電流は、主として以下に示す２成分からなる。（但しエ
ミッタのWEの先は金属でコンタクトする場合） ベース電流は以下のJBinjとJBrecが主要電流成分であ
る（JB＝JBinj＋JBrec）。
まず、ベースからエミッタへの正孔の拡散電流は、電
位障壁が存在することにより、 JBinj（ｑ・ni 2・DP/NE・LP） ×coth（WE′/LP）［exp（VBE/kT）−１］ …１−（１） で近似的に表される。また、エミッタから注入された電
子の再結合電流は JBrec＝｛ｑ・ni 2・Dnexp（ΔEg/kT）/NB・Ln｝ ×［｛coth（WB/LN）−１｝／｛sinh（WB/LN）｝］ ×［exp（VBE/kT）−１］ …１−（２） で表される。
位障壁が存在することにより、 JBinj（ｑ・ni 2・DP/NE・LP） ×coth（WE′/LP）［exp（VBE/kT）−１］ …１−（１） で近似的に表される。また、エミッタから注入された電
子の再結合電流は JBrec＝｛ｑ・ni 2・Dnexp（ΔEg/kT）/NB・Ln｝ ×［｛coth（WB/LN）−１｝／｛sinh（WB/LN）｝］ ×［exp（VBE/kT）−１］ …１−（２） で表される。
一方、コレクタ電流は Jc＝｛ｑ・ni 2・Dnexp（ΔEg/kT）/NB・Ln｝ ×｛cosech（WB/LN）｝ ×｛exp（VBE/kT）−１｝ …１−（３） となる。ここで、ｑは電化、niは真性半導体電荷密度
（Si）、NEはエミッタの不純物密度、NBはベースの不純
物密度、DPは正孔の拡散係数、DNは電子の拡散係数、LP
は正孔の拡散長（≒（DPτＰ）1/2）、LNは電子の拡散
長、（≒（DNτＮ）1/2）,kはボルツマン定数、Ｔは絶
対温度、VBEはベース・エミッタ順バイアス電子、τＰ
およびτＮは正孔および電子の少数キャリア寿命、ΔEg
はSiとSi−Geとのバンドギャップ差、WEは、エミッタの
厚さ、WBはベースの厚さである。
（Si）、NEはエミッタの不純物密度、NBはベースの不純
物密度、DPは正孔の拡散係数、DNは電子の拡散係数、LP
は正孔の拡散長（≒（DPτＰ）1/2）、LNは電子の拡散
長、（≒（DNτＮ）1/2）,kはボルツマン定数、Ｔは絶
対温度、VBEはベース・エミッタ順バイアス電子、τＰ
およびτＮは正孔および電子の少数キャリア寿命、ΔEg
はSiとSi−Geとのバンドギャップ差、WEは、エミッタの
厚さ、WBはベースの厚さである。
なお、ベース中の真性キャリアは、Siにより形成され
ている領域ではni 2となるのに対して、Si−Geにより形
成されている領域ではni 2exp（ΔEg/kT）となる。これ
はベースのバンドギャップがエミッタよりΔEgだけ狭い
ためである。
ている領域ではni 2となるのに対して、Si−Geにより形
成されている領域ではni 2exp（ΔEg/kT）となる。これ
はベースのバンドギャップがエミッタよりΔEgだけ狭い
ためである。
このため、本実施例に係わるHBTでは、コレクタ電流
が増加し、エミッタからの注入キャリアの再結合電流も
増加する一方で、ベースからエミッタに注入するキャリ
アの数は減少しないため、電流増幅類hFEが増加する。
が増加し、エミッタからの注入キャリアの再結合電流も
増加する一方で、ベースからエミッタに注入するキャリ
アの数は減少しないため、電流増幅類hFEが増加する。
第６図（ａ）および（ｂ）は、第４図のＡ−Ａ′とＢ
−Ｂ′に示す線における電位図である。図において、Eg
はSi、Eg′はSi−Geのバンドギャップである。図に示し
たように、ΔEg＝Eg−Eg′である。
−Ｂ′に示す線における電位図である。図において、Eg
はSi、Eg′はSi−Geのバンドギャップである。図に示し
たように、ΔEg＝Eg−Eg′である。
本発明の特徴は第６図（ｂ）に示す如く、横方向にベ
ース中に電位障壁ΔEgができていることである。この障
壁により注入キャリアが阻止され、これをこえる確率は
exp（−ΔEg/kT）となる。例えばΔEg＝0.1であれば、
約1/54となる。従って横方向の電流をおさえることがで
き、効率よく縦方向にコレクタ電流を流すことができ
る。
ース中に電位障壁ΔEgができていることである。この障
壁により注入キャリアが阻止され、これをこえる確率は
exp（−ΔEg/kT）となる。例えばΔEg＝0.1であれば、
約1/54となる。従って横方向の電流をおさえることがで
き、効率よく縦方向にコレクタ電流を流すことができ
る。
ホモ接合BPTではベース電流は通常ベースからエミッ
タに注入される電流JBinjがエミッタから注入されたキ
ャリアの再結合電流JBrecより大きく、ベース電流の主
要因となる。しかし、HBTでは（２）式に示した如く、J
Brecがexp（ΔEg/kT）倍となるため、JBrec＞JBinjとな
る。例えば、ΔEg≒0.1eVとすると、常温でkT＝0.025eV
であるためexp（ΔEg/kT）≒54である。充分なΔEgの値
ではJBrec≫JBinjとなり、ベース電流はほとんどJBrec
となり、電流増幅率は、hFE＝Jc/JBrecとなる。
タに注入される電流JBinjがエミッタから注入されたキ
ャリアの再結合電流JBrecより大きく、ベース電流の主
要因となる。しかし、HBTでは（２）式に示した如く、J
Brecがexp（ΔEg/kT）倍となるため、JBrec＞JBinjとな
る。例えば、ΔEg≒0.1eVとすると、常温でkT＝0.025eV
であるためexp（ΔEg/kT）≒54である。充分なΔEgの値
ではJBrec≫JBinjとなり、ベース電流はほとんどJBrec
となり、電流増幅率は、hFE＝Jc/JBrecとなる。
ここで、WB≪Lnとすると次式の如くなる。
hFE＝（2Ln/WB）２ …（４） これは、HBTのhFEの限界の値となる。すなわち、ベー
スの中性領域の厚さWBと、ベース中を拡散する少数キャ
リアの拡散長LnのみでhFEが決定される。
スの中性領域の厚さWBと、ベース中を拡散する少数キャ
リアの拡散長LnのみでhFEが決定される。
以上は一次元のHBT近似であるが、実際には２次元的
（断面図上）な電流の流れ方をする。第７図はエミッタ
部のみを拡大した図である。図中xjエミッタの基板中の
深さ、WBは縦方向のベース幅、WB′は第６図（ｂ）に示
した電位障壁までの距離である。図に示す如く、ベース
電流JJBrecは本来の縦に流れるJBrecy成分と横方向に流
れるJBrecx成分に大別できる。ここで、JBrecxがHBTのh
FEを下げる。
（断面図上）な電流の流れ方をする。第７図はエミッタ
部のみを拡大した図である。図中xjエミッタの基板中の
深さ、WBは縦方向のベース幅、WB′は第６図（ｂ）に示
した電位障壁までの距離である。図に示す如く、ベース
電流JJBrecは本来の縦に流れるJBrecy成分と横方向に流
れるJBrecx成分に大別できる。ここで、JBrecxがHBTのh
FEを下げる。
第６図（ｂ）に示す如く電位障壁によって完全にキャ
リアが阻止されると近似すると、JBxは次の如くなる。
リアが阻止されると近似すると、JBxは次の如くなる。
JBx＝｛ｑ・ni 2・Dnexp（ΔEg/kT）/NB・Ln｝ ×tanh（WB′/LN）｛exp（VBE/kT）−１｝…（５） この電流項を考えるとエミッタ面積をAEとし、エミッ
タ周辺長LEとすると、hFEは次の如く表わされる。
タ周辺長LEとすると、hFEは次の如く表わされる。
hFE＝AE・JC/（AEJBy＋LEXjJBx） …（６） hFEは、本来周辺長が問題にならないときはhFE＝Jc/J
Byで決まっていたが、微細化されてくると、AEとLEとXj
とは同じ程度となってくる。例えば、Xj＝0.3μｍと
し、AE＝１×１μm2とすると、XjLE/AE＝1.2になってし
まう。微細化されると、JBxはhFEに非常に大きな影響を
及ぼす。
Byで決まっていたが、微細化されてくると、AEとLEとXj
とは同じ程度となってくる。例えば、Xj＝0.3μｍと
し、AE＝１×１μm2とすると、XjLE/AE＝1.2になってし
まう。微細化されると、JBxはhFEに非常に大きな影響を
及ぼす。
（２）式で示すとJByと（５）式で示すのJBxの比をLn
≫WB、Ln≫WB′の条件で近似すると、 JBx/JBy≒2WB′/WB …（７） で表わされ、横方向の電流密度は縦方向の電流密度より
も大きくなる。従来の電位障壁がないBPTの場合は
（５）式がそのまま適用できるので、JBx/JBy≒２（Ln/
WB）であり、通常、Ln≫WBであるため横方向電流密度が
大となる。この状態では、（６）式に示す如く、hFEの
低下はまぬがれない。
≫WB、Ln≫WB′の条件で近似すると、 JBx/JBy≒2WB′/WB …（７） で表わされ、横方向の電流密度は縦方向の電流密度より
も大きくなる。従来の電位障壁がないBPTの場合は
（５）式がそのまま適用できるので、JBx/JBy≒２（Ln/
WB）であり、通常、Ln≫WBであるため横方向電流密度が
大となる。この状態では、（６）式に示す如く、hFEの
低下はまぬがれない。
本実施例のごとく発明の横方向電位障壁をつくり、か
つエミッタをAE＝LEx 2とし、（６）、（７）式を使う
と、hFEは次式で示される。
つエミッタをAE＝LEx 2とし、（６）、（７）式を使う
と、hFEは次式で示される。
hFE＝（JC/JBy）［1/｛１＋（8Xj/LEx）（WB′/WB）｝］ hFE0｛1/｛１＋（8Xj/LEx）（WB′/WB）｝ …（８） すなわち、縦方向におけるBPT構造によって決まるh
FE0より相当小さくなる。横方向電流の影響を小さくす
るためには、 （8Xj/LEx）（WB′/WB）≦１ …（９） としなければならない。
FE0より相当小さくなる。横方向電流の影響を小さくす
るためには、 （8Xj/LEx）（WB′/WB）≦１ …（９） としなければならない。
例えば、WB′＝WBでLEX＝Lnmのとき、Xj≦0.125μｍ
となる。この影響は、エミッタサイズが微細になると非
常に大きな問題となる。従来の電位障壁がないBPTの場
合は、WB′がLnでおきかえられるため、hFEを大きくす
ることができなくなり、HBTの特徴を生かすことができ
なかった。本発明ではWB′≦WBとなるように製作するこ
とが可能であるので、エミッタ面積に応じて、エミッタ
の深さXjを決めてやれば、hFEの低下をおさえることが
できる。
となる。この影響は、エミッタサイズが微細になると非
常に大きな問題となる。従来の電位障壁がないBPTの場
合は、WB′がLnでおきかえられるため、hFEを大きくす
ることができなくなり、HBTの特徴を生かすことができ
なかった。本発明ではWB′≦WBとなるように製作するこ
とが可能であるので、エミッタ面積に応じて、エミッタ
の深さXjを決めてやれば、hFEの低下をおさえることが
できる。
第８図は（８）式を用いて、WB＝WB′であり、Xj＝0.
05μm,0.1μm,0.2μｍである場合について、エミッタの
一辺の長さLEx（μｍ）と規格化されたhFE/hFE0との関
係を示したグラフである。第８図により、エミッタが３
μｍ角以下の微細化BPTでは、WB′＝WBの条件下で、Xj
≦0.1μｍ程度の条件が必要となることがわかる。
05μm,0.1μm,0.2μｍである場合について、エミッタの
一辺の長さLEx（μｍ）と規格化されたhFE/hFE0との関
係を示したグラフである。第８図により、エミッタが３
μｍ角以下の微細化BPTでは、WB′＝WBの条件下で、Xj
≦0.1μｍ程度の条件が必要となることがわかる。
通常、異種半導体領域８を、拡散で作成した場合には
WB′＝WBとなり、また、イオン注入で作製した場合には
WB′≦WBとなる。しかし、WB′はWBの1/2程度にまでは
ならない。WB′とWBの関係はプロセスの条件で各種決め
ることができる。
WB′＝WBとなり、また、イオン注入で作製した場合には
WB′≦WBとなる。しかし、WB′はWBの1/2程度にまでは
ならない。WB′とWBの関係はプロセスの条件で各種決め
ることができる。
次に、SiとGeの混晶について詳しく説明する。SiとGe
は互いに同じダイヤモンド形結晶をとり完全固溶体であ
り、Si1-xGexのすべてのｘ（０＜ｘ＜１）について完全
なダイヤモンド形結晶となる。
は互いに同じダイヤモンド形結晶をとり完全固溶体であ
り、Si1-xGexのすべてのｘ（０＜ｘ＜１）について完全
なダイヤモンド形結晶となる。
それぞれの禁止帯幅Egは近似的にSiで1.1eV、Geで0.7
eVであり、ｘが増加するにつれて第９図に示す如くEgが
変化する。第９図において、横軸は混晶比ｘを示し、縦
軸は禁止帯幅Eg、伝導帯側の減少幅ΔEcおよび電子帯側
の減少幅ΔEvを示す。Si1-xGexの混晶においては、バン
ドギャップの減少はほとんど価電子帯でおこっている。
このことにより、正孔のエミッタの注入をおさえること
ができ、かつエミッタからの電子のベースへの注入の障
壁にならないので、HBTにとっては非常によい。
eVであり、ｘが増加するにつれて第９図に示す如くEgが
変化する。第９図において、横軸は混晶比ｘを示し、縦
軸は禁止帯幅Eg、伝導帯側の減少幅ΔEcおよび電子帯側
の減少幅ΔEvを示す。Si1-xGexの混晶においては、バン
ドギャップの減少はほとんど価電子帯でおこっている。
このことにより、正孔のエミッタの注入をおさえること
ができ、かつエミッタからの電子のベースへの注入の障
壁にならないので、HBTにとっては非常によい。
次にヘテロ接合におけるもう１つの問題は材料におけ
る格子定数の違いである。Siの格子定数はdSi＝5.43086
Åであり、Geの格子定数はdGe＝5.65748Åであるので、
格子定数の差は、ほぼ４％である。従って、Siの上にSi
1-xGexを作成すると当然ストレスが生じ、著しい場合は
転位が発生する。
る格子定数の違いである。Siの格子定数はdSi＝5.43086
Åであり、Geの格子定数はdGe＝5.65748Åであるので、
格子定数の差は、ほぼ４％である。従って、Siの上にSi
1-xGexを作成すると当然ストレスが生じ、著しい場合は
転位が発生する。
Geの混晶比ｘと転位が発生しない厚みとの間は一定の
関係が有る。第10図は、この関係を示す図であり、横軸
がSi1-xGexの混晶比ｘを示し、縦軸に転位有り（●印）
および転位無し（○印）の関係を示す。ただし、このデ
ータは分子線エピタキシャル法（MBE法）によってSi基
板上にSi1-xGexを堆積して調べられた結果である。ここ
では510℃で成長を行なったため、Si1-xGexからSiへの
遷板領域の厚さは非常にうすい。分子線エピタキシャル
法によりSi1-xGexを形成した場合は、SiとSi1-xGexと
は、階段的な変化をしている。このため、混晶組成ｘが
均一な層では、第10図の斜線領域以下の厚さでないと界
面に転位が発生する。
関係が有る。第10図は、この関係を示す図であり、横軸
がSi1-xGexの混晶比ｘを示し、縦軸に転位有り（●印）
および転位無し（○印）の関係を示す。ただし、このデ
ータは分子線エピタキシャル法（MBE法）によってSi基
板上にSi1-xGexを堆積して調べられた結果である。ここ
では510℃で成長を行なったため、Si1-xGexからSiへの
遷板領域の厚さは非常にうすい。分子線エピタキシャル
法によりSi1-xGexを形成した場合は、SiとSi1-xGexと
は、階段的な変化をしている。このため、混晶組成ｘが
均一な層では、第10図の斜線領域以下の厚さでないと界
面に転位が発生する。
本発明では、この領域を階段的な傾斜ヘテロ接合にす
ることにより、転位の問題を解決する。ベース中へのGe
の導入はイオン注入によってこの傾斜ヘテロ接合を達成
する。
ることにより、転位の問題を解決する。ベース中へのGe
の導入はイオン注入によってこの傾斜ヘテロ接合を達成
する。
従来のSi1-xGexの階段状のヘテロ接合BPTでは、スト
レスが多く、かつ著しい場合は転位が生じSi1-xGexとSi
の界面に再結中心が多く発生し、このため過剰電流が流
れ、低電流側でIBが増大し、ICが微小な領域ではhFEが
小さく、ICが増大するにつれてhFEが大きくなる特性を
示していた。
レスが多く、かつ著しい場合は転位が生じSi1-xGexとSi
の界面に再結中心が多く発生し、このため過剰電流が流
れ、低電流側でIBが増大し、ICが微小な領域ではhFEが
小さく、ICが増大するにつれてhFEが大きくなる特性を
示していた。
これに対して本実施例では、ヘテロ界面がSi1-xGexか
ら徐々にSiに遷移しており、かつ、従来のMBE等による
方法と異なりイオン注入法を用いたので、より理想に近
いヘテロ結合が得らた。第11図は従来のBPTと本実施例
に係わるBPTのhFE特性を比較したグラフである。図にお
いて、横軸はコレクタ電流を流し、縦軸は電流増幅率h
FE（JC/JB）を示す。また、Ａは従来のhFE特性を示し、
Ｂは本実施例のhFE特性を示す。
ら徐々にSiに遷移しており、かつ、従来のMBE等による
方法と異なりイオン注入法を用いたので、より理想に近
いヘテロ結合が得らた。第11図は従来のBPTと本実施例
に係わるBPTのhFE特性を比較したグラフである。図にお
いて、横軸はコレクタ電流を流し、縦軸は電流増幅率h
FE（JC/JB）を示す。また、Ａは従来のhFE特性を示し、
Ｂは本実施例のhFE特性を示す。
遷移領域の厚さは、第10図から得られる値を使って決
めればよい。例えば、混晶比ｘ＝0.3であれば、ピーク
濃度の幅は300Å以下とすればよく、ｘ＝0.2であればピ
ーク濃度の幅は500Å以下とすればよく、ｘ＝0.1であれ
ばピーク濃度の幅は1500Å以下とすればよい。イオン注
入条件は、イオン注入の不純物分布を、例えばSIMS（二
次イオン質量分析器）で分析することにより容易に決め
ることができる。設計混晶比ｘに応じて、SIMS分析結果
と比較し、第６図データに従ってヘテロ接合の遷移領域
の厚さ（イオン注入条件）を決めることができる。
めればよい。例えば、混晶比ｘ＝0.3であれば、ピーク
濃度の幅は300Å以下とすればよく、ｘ＝0.2であればピ
ーク濃度の幅は500Å以下とすればよく、ｘ＝0.1であれ
ばピーク濃度の幅は1500Å以下とすればよい。イオン注
入条件は、イオン注入の不純物分布を、例えばSIMS（二
次イオン質量分析器）で分析することにより容易に決め
ることができる。設計混晶比ｘに応じて、SIMS分析結果
と比較し、第６図データに従ってヘテロ接合の遷移領域
の厚さ（イオン注入条件）を決めることができる。
混晶比ｘは、Siがほぼ５×1022cm-3であるので、Geの
ドーズ量により簡単に計算することができる。
ドーズ量により簡単に計算することができる。
次に、第４図に示される半導体装置の概略的な製造プ
ロセス・フローの一例を第12図に示す。重要なプロセス
は、エミッタの下のみにGeを選択的に導入する工程であ
り、第12図では、酸化膜によりセルフアラインにエミッ
タ開口予定部のみにGeをイオン注入（不純物濃度５×10
16cm-2、混晶比≒0.1）し、所定の深さに拡散した後、
ベースとするB+4×1013cm-2を低加速電圧5keVでイオン
注入後、850℃で30分間熱処理し、ベースの深さを決め
る。他の工程は図示した如くである。なお、Si1-xGexの
領域の作成は、例えば、エミッタ開口後、基板に浅くエ
ッチングを行い、その後Si1-xGexエピタキシャルを行な
ってもよい。
ロセス・フローの一例を第12図に示す。重要なプロセス
は、エミッタの下のみにGeを選択的に導入する工程であ
り、第12図では、酸化膜によりセルフアラインにエミッ
タ開口予定部のみにGeをイオン注入（不純物濃度５×10
16cm-2、混晶比≒0.1）し、所定の深さに拡散した後、
ベースとするB+4×1013cm-2を低加速電圧5keVでイオン
注入後、850℃で30分間熱処理し、ベースの深さを決め
る。他の工程は図示した如くである。なお、Si1-xGexの
領域の作成は、例えば、エミッタ開口後、基板に浅くエ
ッチングを行い、その後Si1-xGexエピタキシャルを行な
ってもよい。
エピタキシャル法でSi1-xGexを作成する場合は、WB′
＜WBとすることができる。しかし、この場合は階段的な
ヘテロ接合ができるので、ストレス、転位、欠陥等を考
慮して作成するのが好ましい。
＜WBとすることができる。しかし、この場合は階段的な
ヘテロ接合ができるので、ストレス、転位、欠陥等を考
慮して作成するのが好ましい。
（実施例２） 第13図は、本発明の他の実施例を示す模式的切断面図
である。
である。
第13図において、第４図と同じ符号のものは同じもの
を示している。第13図において、1301はベース領域のＰ
領域４と電極200−２とを電気的に接続するためのポリ
シリコンで形成されたP+領域、1302,1303,1304はそれぞ
れSiO2等の絶縁層である。
を示している。第13図において、1301はベース領域のＰ
領域４と電極200−２とを電気的に接続するためのポリ
シリコンで形成されたP+領域、1302,1303,1304はそれぞ
れSiO2等の絶縁層である。
本実施例では、ベースのとり出し電極をP+ポリシリコ
ンで形成し、本質的なベースと、エミッタとをセルフア
ラインで作成した。
ンで形成し、本質的なベースと、エミッタとをセルフア
ラインで作成した。
このようなBPTにおいても、電流増幅率hFEの特性を大
幅に改善することができた。
幅に改善することができた。
（実施例３） 第14図は、本発明の別の実施例を説明するための模式
的切断面図である。
的切断面図である。
第14図において、１はｎ型またはＰ型の半導体基体、
２はｎ型に伝導正を支配する物質（不純物）をドープし
た埋め込み領域、３はｎ型不純物をドープしたｎ領域、
４はヘテロバイポーラを構成する半導体のナロウバンド
ギャップの半導体領域であるＰ型の真性ベース領域（第
１のベース領域）、５は該真性ベース領域４の外周に形
成された外部ベース領域、（第２のベース領域）９はベ
ース抵抗および／またはベース接触抵抗を下げるための
P+領域、７は第１のベース領域を形成する半導体よりも
広いバンドギャップを有する半導体で形成された、エミ
ッタ領域となるn+領域、（エミッタ領域）８はバイポー
ラトランジスタのコレクタ抵抗を下げるためのn+領域、
101、102は夫々トランジスタ間、電極間および配線間等
を電気的に分離するための絶縁膜、200−１、200−２、
200−３は夫々金属、シリサイド、ポリサイド等で形成
された電極で夫々順にエミッタ電極、ベース電極、コレ
クタ電極となる。
２はｎ型に伝導正を支配する物質（不純物）をドープし
た埋め込み領域、３はｎ型不純物をドープしたｎ領域、
４はヘテロバイポーラを構成する半導体のナロウバンド
ギャップの半導体領域であるＰ型の真性ベース領域（第
１のベース領域）、５は該真性ベース領域４の外周に形
成された外部ベース領域、（第２のベース領域）９はベ
ース抵抗および／またはベース接触抵抗を下げるための
P+領域、７は第１のベース領域を形成する半導体よりも
広いバンドギャップを有する半導体で形成された、エミ
ッタ領域となるn+領域、（エミッタ領域）８はバイポー
ラトランジスタのコレクタ抵抗を下げるためのn+領域、
101、102は夫々トランジスタ間、電極間および配線間等
を電気的に分離するための絶縁膜、200−１、200−２、
200−３は夫々金属、シリサイド、ポリサイド等で形成
された電極で夫々順にエミッタ電極、ベース電極、コレ
クタ電極となる。
一般に、半導体基体１はリン（Ｐ）、ヒ素（As）、ア
ンチモン（Sb）等の周期律表Ｖ族から選ばれる原子を不
純物としてドープしてｎ型とされたシリコン基体、ある
いはボロン（Ｂ）、アルミニウム（Al）、ガリウム（G
a）等の周期律第III族から選ばれる原子を不純物として
ドープしてＰ型とされたシリコン基体が用いられる。
ンチモン（Sb）等の周期律表Ｖ族から選ばれる原子を不
純物としてドープしてｎ型とされたシリコン基体、ある
いはボロン（Ｂ）、アルミニウム（Al）、ガリウム（G
a）等の周期律第III族から選ばれる原子を不純物として
ドープしてＰ型とされたシリコン基体が用いられる。
また、埋め込み領域２にはｎ型不純物を1016〜1020cm
-3の濃度で含有するようにする。
-3の濃度で含有するようにする。
ｎ領域３（BPTのコレクタ領域となる）はエピタキシ
ャル技術等で形成され、ｎ型不純物を1014〜1017cm-3程
度とした不純物濃度の低い領域とされる。
ャル技術等で形成され、ｎ型不純物を1014〜1017cm-3程
度とした不純物濃度の低い領域とされる。
第１のベース領域４はSiとGeを含有する半導体領域
で、Ｐ型不純物を1016〜1020cm-3の濃度で含有させてあ
る。
で、Ｐ型不純物を1016〜1020cm-3の濃度で含有させてあ
る。
第２のベース領域５は、気相堆積等による単結晶シリ
コンで形成されている。
コンで形成されている。
次に、本実施例を例にとってBPTの電流の構成成分に
ついて述べる。
ついて述べる。
エミッタより注入される電流は、近似的に第１のベー
ス領域で、 JEi＝qDnNi2eΔEg/kT/NB・WB｛ｌ×Ｐ（VBE/kT）−
１｝ …２−（１） である。但し、電子の拡散領域Lnはベース幅WBよりも充
分長いとする。なお、NBはベース濃度、Dnは電子の拡散
距離、NiはSiの真性キャリア密度、VBEはベース・エミ
ッタ印加電圧である。
ス領域で、 JEi＝qDnNi2eΔEg/kT/NB・WB｛ｌ×Ｐ（VBE/kT）−
１｝ …２−（１） である。但し、電子の拡散領域Lnはベース幅WBよりも充
分長いとする。なお、NBはベース濃度、Dnは電子の拡散
距離、NiはSiの真性キャリア密度、VBEはベース・エミ
ッタ印加電圧である。
ΔEgは、Si−GeのSiとのバンドギャップの差である。
エミッタの周辺で横方向に二次元的に流れる電流成分
は、Ln＜WBとなるので以下の如く近似できる。
は、Ln＜WBとなるので以下の如く近似できる。
JEe＝qDnNi2/NB・Ln｛ｌ×Ｐ（VBE/kT）−１｝ …２−（２） ただし、Si−Ge混晶とSiはDn、NB等と同じ近似とす
る。
る。
この電流比PEがBPTの特性に影響をおよぼす。
エミッタ面積AE、周辺長LE、エミッタ深さWBとする
と、 PE＝JCE・LE・WE/JCI・AE＝WB/Ln・LBWE/AE ｌ×Ｐ（ΔEg/kT） …２−（３） となる。ｌ×Ｐ（−ΔEg/kT）の効果が非常に大きいこ
とが明らかである。エミッタ寸法が１μｍより小さくな
るにつれてWB/Ln・LBWE/AE＝１にだんだん近くなってき
て、ｌ×Ｐ（−ΔEg/kT）の効果が大きくなる。またｌ
×Ｐ（−ΔEg/kT）＜＜１にするには、 ΔEg＞＞kTであれば、よい。
と、 PE＝JCE・LE・WE/JCI・AE＝WB/Ln・LBWE/AE ｌ×Ｐ（ΔEg/kT） …２−（３） となる。ｌ×Ｐ（−ΔEg/kT）の効果が非常に大きいこ
とが明らかである。エミッタ寸法が１μｍより小さくな
るにつれてWB/Ln・LBWE/AE＝１にだんだん近くなってき
て、ｌ×Ｐ（−ΔEg/kT）の効果が大きくなる。またｌ
×Ｐ（−ΔEg/kT）＜＜１にするには、 ΔEg＞＞kTであれば、よい。
ベース電流は、前述したようにヘテロバイポーラトラ
ンジスタの場合、エミッタから注入されたキャリアの再
結合電流である。
ンジスタの場合、エミッタから注入されたキャリアの再
結合電流である。
この再結合電流において、前記した如く、第１のベー
ス領域で再結合するものと、エミッタ周辺で再結合する
ものがある。
ス領域で再結合するものと、エミッタ周辺で再結合する
ものがある。
負性ベースでの再結合電流は以下に示す。
JBi＝1/2・qDnni2eΔEg/kT/NB・WB/Ln 2 ｛ｌ×Ｐ（VBE/kT）−１｝ …２−（４） 周辺でのベースの再結合電流JBeは、２−（２）式と
同様である。
同様である。
ベース中での負性ベースと周辺の電流の比PBは以下の
如くなる。
如くなる。
PB＝JBE・LE・WE/JBi・AE＝２・Ln/WB・LEWE/AE ｌ×Ｐ（−ΔEg/kT） …２−（５） 微細化していった場合、BPTのhFEを高く保つためには PB＜＜１にしなければならない。
故に、 ２・Ln/WB・LEWE/AE＜＜ｌ×Ｐ（ΔEg/kT） …２−（６） の条件が重要である。通常Ln＞＞WBであり、微細化時に
はLEWE/AE＝１となるので、バンドギャップの差によ
り、電流をとじこめる効果は非常に重要である。
はLEWE/AE＝１となるので、バンドギャップの差によ
り、電流をとじこめる効果は非常に重要である。
コレクタ電流は、ほとんど２−（１）式と同じであ
り、本発明のBPTではhFEは、次の如くなる。（１＋PB＝
１） hFE＝JC/JBi＝２（Ln/WB）２ …２−（７） この効果がない場合はhFEは1/1＋PBになる。
り、本発明のBPTではhFEは、次の如くなる。（１＋PB＝
１） hFE＝JC/JBi＝２（Ln/WB）２ …２−（７） この効果がない場合はhFEは1/1＋PBになる。
次に第14図に示した半導体装置の製造プロセスについ
て概略を第15図を用いて説明する。
て概略を第15図を用いて説明する。
Ｐ型あるいはｎ型基板１に、As、Sb、Ｐ等をイオン注
入（熱拡散でもよい）することにより、不純物濃度、１
×1016〜１×1019cm-3のn+埋め込み領域２を形成する。
（第15図（ａ）） 次にエピタキシャル技術等により、不純物濃度１×10
14〜１×1018cm-3のｎ領域を形成する。（第15（ｂ）） コレクタの抵抗を減少させるためのn+領域８（不純物
濃度、１×1017〜１×1020cm-3）を形成する。（第15図
（ｃ）） 素子分離領域102を選択酸化法、CVD法等により作成す
る。（第15図（ｄ）） 活性領域の酸化膜除去後、エピタキシャル法等によ
り、ベースとなるローバンドギャップ層（Si1-xGex等）
４とエミッタとなるn+層７を形成する。（第15図
（ｅ）） 全面に酸化膜堆積後、エミッタをベースとなる領域
７、４の部分のみ酸化膜マスクによりエッチングにより
残す。深さはベースと同じか若干深くエッチングする。
（第15図（ｆ）） 上記酸化膜を残した状態で、この酸化膜をマスクとし
て、エッチングされた結晶領域にSi上のみに選択エピタ
キシャル法によりＰ型領域５を形成する。（第15図
（ｇ）） 酸化マスクを除去後ベースのオーミック抵抗および、
ベース抵抗を下げるためのP+領域９の形成とコレクタ領
域８を再度表面から拡散する。（第15図（ｈ）） 絶縁物層101を堆積後、コンタクト穴を開口する。
（第15図（ｉ）） 金属電極200を堆積後、パターニングする。（第15図
（ｊ）） 最後に、400℃の雰囲気中で30分の第15図（ｊ）に示
される作製物をアニールした後、パッシベーション膜を
つけ、BPTを作製した。（第15図（ｋ）） 上記した本発明によれば上記した問題点を解決するこ
とができ、上記の目的を達成するとこができた。
入（熱拡散でもよい）することにより、不純物濃度、１
×1016〜１×1019cm-3のn+埋め込み領域２を形成する。
（第15図（ａ）） 次にエピタキシャル技術等により、不純物濃度１×10
14〜１×1018cm-3のｎ領域を形成する。（第15（ｂ）） コレクタの抵抗を減少させるためのn+領域８（不純物
濃度、１×1017〜１×1020cm-3）を形成する。（第15図
（ｃ）） 素子分離領域102を選択酸化法、CVD法等により作成す
る。（第15図（ｄ）） 活性領域の酸化膜除去後、エピタキシャル法等によ
り、ベースとなるローバンドギャップ層（Si1-xGex等）
４とエミッタとなるn+層７を形成する。（第15図
（ｅ）） 全面に酸化膜堆積後、エミッタをベースとなる領域
７、４の部分のみ酸化膜マスクによりエッチングにより
残す。深さはベースと同じか若干深くエッチングする。
（第15図（ｆ）） 上記酸化膜を残した状態で、この酸化膜をマスクとし
て、エッチングされた結晶領域にSi上のみに選択エピタ
キシャル法によりＰ型領域５を形成する。（第15図
（ｇ）） 酸化マスクを除去後ベースのオーミック抵抗および、
ベース抵抗を下げるためのP+領域９の形成とコレクタ領
域８を再度表面から拡散する。（第15図（ｈ）） 絶縁物層101を堆積後、コンタクト穴を開口する。
（第15図（ｉ）） 金属電極200を堆積後、パターニングする。（第15図
（ｊ）） 最後に、400℃の雰囲気中で30分の第15図（ｊ）に示
される作製物をアニールした後、パッシベーション膜を
つけ、BPTを作製した。（第15図（ｋ）） 上記した本発明によれば上記した問題点を解決するこ
とができ、上記の目的を達成するとこができた。
（実施例４） 第16図は本発明の他の好ましい実施例を示す模試的切
断面図である。
断面図である。
本実施例では、P+のSi1-xGex層をエミッタ領域の下部
に埋め込んでいる。
に埋め込んでいる。
製作工程は第15図と異なり、P+のSi1-xGex層（ベース
P+領域）４をエピタキシャル法により作成した後、第１
のベース領域口を残して、エッチングし、第２ベース領
域５を含みエピタキシャル法により作成する。その後、
拡散（あるいはイオン注入法により、エミッタ領域７を
作成する。エミッタ領域７はベースP+領域４と接触する
ように形成することが好ましい。しかし、エミッタ領域
口はベースP+領域４に到達しなくても到達してベースの
中に入り込んでいても、エミッタからのキャリアの集中
の効果は同様に有る。
P+領域）４をエピタキシャル法により作成した後、第１
のベース領域口を残して、エッチングし、第２ベース領
域５を含みエピタキシャル法により作成する。その後、
拡散（あるいはイオン注入法により、エミッタ領域７を
作成する。エミッタ領域７はベースP+領域４と接触する
ように形成することが好ましい。しかし、エミッタ領域
口はベースP+領域４に到達しなくても到達してベースの
中に入り込んでいても、エミッタからのキャリアの集中
の効果は同様に有る。
第16図で８で表わすのは、n+Si領域とP+Si1-xGex領域
の間幅を示している。
の間幅を示している。
この間隔が、＋の場合（エミッタ領域とベースP+領域
とが離れている場合）と−の場合（エミッタ領域とベー
スP+領域とが領域的に重なっている場合）について、第
16図の断面Ａ−Ａ′における電位分布を第17図（ａ）お
よび（ｂ）に夫々示す。
とが離れている場合）と−の場合（エミッタ領域とベー
スP+領域とが領域的に重なっている場合）について、第
16図の断面Ａ−Ａ′における電位分布を第17図（ａ）お
よび（ｂ）に夫々示す。
この間隔８が、＋の場合は第17図（ａ）に示されるよ
うな電位図となり、ベース中の少数キャリアの拡散長Ln
より小さく、間隔８が−の場合は、第17図（ｂ）に示さ
れるような電位図となり、エミッタ中の少数キャリアの
拡散長Lpよりも絶対値が小さければ、ヘテロ接合の効果
は生じhFEは大となる。いずれの場合であっても、第16
図のベース領域の横方向のコレクタ電流のとじ込めは、
SiとSi1-xGexのバンドギャップ差で充分行うことができ
る。
うな電位図となり、ベース中の少数キャリアの拡散長Ln
より小さく、間隔８が−の場合は、第17図（ｂ）に示さ
れるような電位図となり、エミッタ中の少数キャリアの
拡散長Lpよりも絶対値が小さければ、ヘテロ接合の効果
は生じhFEは大となる。いずれの場合であっても、第16
図のベース領域の横方向のコレクタ電流のとじ込めは、
SiとSi1-xGexのバンドギャップ差で充分行うことができ
る。
本実施例の構成によれば、埋め込み構造と較べて作製
工程の管理が容易になる。また、作製工程が簡単にな
る。したがって、歩留りの向上、ひいてはコストの低減
が期待できる。
工程の管理が容易になる。また、作製工程が簡単にな
る。したがって、歩留りの向上、ひいてはコストの低減
が期待できる。
（実施例５） 第18図は、光電変換装置に、第１実施例に示したBPT
を用いた場合を示す回路図である。第18図において、Tr
で示した部分に、実施例１で示したBPTを使用した。
を用いた場合を示す回路図である。第18図において、Tr
で示した部分に、実施例１で示したBPTを使用した。
なお、第18図中、１は撮像部、２は垂直走査部、3,4
はそれぞれ水平走査部および読み出し部である。第19図
（ａ），（ｂ），（ｃ）は、撮像部の模式的平面図およ
び切断面図である。光情報は図面に対して垂直な方向か
ら入射され、ベースに正孔を蓄積する。
はそれぞれ水平走査部および読み出し部である。第19図
（ａ），（ｂ），（ｃ）は、撮像部の模式的平面図およ
び切断面図である。光情報は図面に対して垂直な方向か
ら入射され、ベースに正孔を蓄積する。
すなわち、本実施例では、BPTを光電変換素子として
用いた。
用いた。
例えば、第18図に示したエリアセンサをカラーカメラ
として使用する場合には、同一の光電変換素子の光情報
を複数回読み出す動作を行う。この際、同一素子から複
数回読み出すために、１回目読み出し時と２回目以降の
読み出し時の電気出力の比が問題となる。この値が小さ
くなると、補正が必要となる。
として使用する場合には、同一の光電変換素子の光情報
を複数回読み出す動作を行う。この際、同一素子から複
数回読み出すために、１回目読み出し時と２回目以降の
読み出し時の電気出力の比が問題となる。この値が小さ
くなると、補正が必要となる。
上記１回目と２回目との読み出し出力の比を非破壊度
と定義すると、非破壊度は次式で表される。
と定義すると、非破壊度は次式で表される。
非破壊度＝（Ctot×hFE）／（Ctot×hFE＋Cv） ここで、Ctotは第13図中Trで示される光電変換素子の
ベースに接続されている全容量を示し、ベース・エミッ
タ間用Cbeとベース・コレクタ間容量CbcとCoxにより決
まる。CvはVL1・・・VLnで示される読み出し線路の浮遊
容量である。ただし、Coxは回路方式によっては存在し
ない場合もある。
ベースに接続されている全容量を示し、ベース・エミッ
タ間用Cbeとベース・コレクタ間容量CbcとCoxにより決
まる。CvはVL1・・・VLnで示される読み出し線路の浮遊
容量である。ただし、Coxは回路方式によっては存在し
ない場合もある。
非破壊度はhFEを大きくすることにより容易に改善で
きる。すなわち、hFEを大きくすることにより非破壊度
を大きくすることができる。
きる。すなわち、hFEを大きくすることにより非破壊度
を大きくすることができる。
なお、本実施例においてはエリアセンサの場合を示し
たが、ラインセンサにも応用できることは明らかであ
る。
たが、ラインセンサにも応用できることは明らかであ
る。
また、第14図に示される半導体装置を用いても同様に
優れた非破壊読出しのできるセンサーを得ることができ
た。
優れた非破壊読出しのできるセンサーを得ることができ
た。
［発明の効果］ 以上説明したように、本発明によれば、ベース中の横
方向拡散電流を阻止することができ、横方向コレクタ電
流をほとんどなくすることができるので、横方向のBPT
作用をなくすことができる。
方向拡散電流を阻止することができ、横方向コレクタ電
流をほとんどなくすることができるので、横方向のBPT
作用をなくすことができる。
また、本発明によるHBTでは、横方向の注入電流をお
さえることでき、ベース電流を減少させることができ
る。
さえることでき、ベース電流を減少させることができ
る。
従って、本発明によれば、電流増幅率hFEを改善する
ことができ、従って、微細化されたHBTにおいてもhFEの
劣化を防止することができる。
ことができ、従って、微細化されたHBTにおいてもhFEの
劣化を防止することができる。
さらに本発明によれば、横方向電流を少なくすること
ができることにより、大電流におけるエミッタ・エッヂ
での電流集中を少なくすることができる。
ができることにより、大電流におけるエミッタ・エッヂ
での電流集中を少なくすることができる。
第１図、第２図および第３図はそれぞれ従来のバイポー
ラトランジスタ（BPT）を説明するための模式的切断面
図、第４図は本発明の好適な一つの実施例を説明するた
めの模式的切断面図、第５図は第４図に示されるBPTの
模式的平面図、第６図は第４図におけるＡ−Ａ′、Ｂ−
Ｂ′での電位図、第７図はBPTのエミッタ部分を拡大し
て示す模式的切断面図、第８図はhFE/hFEOとの関係を示
すグラフ、第９図はシリコンとゲルマニウムの混晶比に
対するエネルギーギャップを説明するための図、第10図
はシリコンとゲルマニウムの混晶比と転位を説明するた
めの図、第11図は従来のBPTと本発明のBPTのhFE特性を
示す図、本発明の他の実施例を説明するための模式的切
断面図、第12図は第４図に示される本発明の半導体装置
の作製工程を模式的に示す図、第13図および第14図は本
発明の他の実地態様例を説明するための模式的切断面
図、第15図は第14図に示される半導体装置の作製工程を
模式的に示す図、第16図は本発明の他の実施態様例を説
明するための模式的切断面図、第17図は第12図に示され
るＡ−Ａ′の深さ方向における電位を説明するための
図、第18図は固体撮像装置に本発明のBPTを用いた場合
の固体撮像装置の回路図、第19図（ａ）、第19図
（ｂ）、第19図（ｃ）はそれぞれ第18図の撮像部の模式
的平面図および模式的切断面図である。 （符号の説明） １……基板（Si半導体基板）、２……n+埋め込み領域、
３……n-領域、４……ベース領域となるｐ領域、５……
エミッタ領域となるn+領域、７……コレクタ抵抗を下げ
るためのn+領域、８……Si1-xGex領域、９……エミッタ
電極、101,102,103……絶縁膜、200−1,200−2,200−３
……電極。
ラトランジスタ（BPT）を説明するための模式的切断面
図、第４図は本発明の好適な一つの実施例を説明するた
めの模式的切断面図、第５図は第４図に示されるBPTの
模式的平面図、第６図は第４図におけるＡ−Ａ′、Ｂ−
Ｂ′での電位図、第７図はBPTのエミッタ部分を拡大し
て示す模式的切断面図、第８図はhFE/hFEOとの関係を示
すグラフ、第９図はシリコンとゲルマニウムの混晶比に
対するエネルギーギャップを説明するための図、第10図
はシリコンとゲルマニウムの混晶比と転位を説明するた
めの図、第11図は従来のBPTと本発明のBPTのhFE特性を
示す図、本発明の他の実施例を説明するための模式的切
断面図、第12図は第４図に示される本発明の半導体装置
の作製工程を模式的に示す図、第13図および第14図は本
発明の他の実地態様例を説明するための模式的切断面
図、第15図は第14図に示される半導体装置の作製工程を
模式的に示す図、第16図は本発明の他の実施態様例を説
明するための模式的切断面図、第17図は第12図に示され
るＡ−Ａ′の深さ方向における電位を説明するための
図、第18図は固体撮像装置に本発明のBPTを用いた場合
の固体撮像装置の回路図、第19図（ａ）、第19図
（ｂ）、第19図（ｃ）はそれぞれ第18図の撮像部の模式
的平面図および模式的切断面図である。 （符号の説明） １……基板（Si半導体基板）、２……n+埋め込み領域、
３……n-領域、４……ベース領域となるｐ領域、５……
エミッタ領域となるn+領域、７……コレクタ抵抗を下げ
るためのn+領域、８……Si1-xGex領域、９……エミッタ
電極、101,102,103……絶縁膜、200−1,200−2,200−３
……電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/68 - 29/737 H01L 21/33 - 21/331 H01L 29/165
Claims (10)
- 【請求項１】第１導電型のコレクタ領域と、 第２導電型のベース領域と、 第１導電型のエミッタ領域とを備え、 該ベース領域は第１のベース領域とその周囲部分に設け
られた第２のベース領域とを有し、該第１のベース領域
は該第２のベース領域を介してベース電極に電気的に接
続されるとともに、該第２のベース領域の禁制帯幅は該
第１のベース領域の禁制帯幅より広くされ、更に、該エ
ミッタ領域と該第１のベース領域との間に、第１のベー
ス領域または該第２のベース領域と同じ導電型で同じ禁
制帯幅を有する半導体領域を有することを特徴とする半
導体装置。 - 【請求項２】前記エミッタ領域と前記第２のベース領域
の禁制帯幅が同じである請求項１記載の半導体装置。 - 【請求項３】前記第２のベース領域と同じ導電型で同じ
禁制帯幅を有する半導体領域は少数キャリアの拡散長よ
り短い厚さである請求項１記載の半導体装置。 - 【請求項４】前記第１のベース領域と同じ導電型で同じ
禁制帯幅を有する半導体領域は少数キャリアの拡張長よ
り短い厚さである請求項１記載の半導体装置。 - 【請求項５】前記第１導電型はｎ型である請求項１記載
の半導体装置。 - 【請求項６】前記第２導電型はｐ型である請求項１記載
の半導体装置。 - 【請求項７】前記第１のベース領域はシリコンとゲルマ
ニウム原子を含む請求項１記載の半導体装置。 - 【請求項８】前記コレクタ領域はシリコン原子を含む請
求項１記載の半導体装置。 - 【請求項９】前記コレクタ領域は単結晶である請求項８
記載の半導体装置。 - 【請求項１０】請求項１乃至９のいずれか１項に記載さ
れる半導体装置を有することを特徴とする光電変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078209A JP2915058B2 (ja) | 1989-03-29 | 1990-03-27 | 半導体装置および該装置を用いた光電変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7744089 | 1989-03-29 | ||
| JP1-77440 | 1989-03-29 | ||
| JP2078209A JP2915058B2 (ja) | 1989-03-29 | 1990-03-27 | 半導体装置および該装置を用いた光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0394470A JPH0394470A (ja) | 1991-04-19 |
| JP2915058B2 true JP2915058B2 (ja) | 1999-07-05 |
Family
ID=26418515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078209A Expired - Fee Related JP2915058B2 (ja) | 1989-03-29 | 1990-03-27 | 半導体装置および該装置を用いた光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2915058B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3516552B2 (ja) * | 1996-04-30 | 2004-04-05 | シャープ株式会社 | 受光素子の製造方法 |
| DE102018107611A1 (de) * | 2018-03-29 | 2019-10-02 | Vishay Semiconductor Gmbh | Fotoempfindliches Halbleiterbauelement, Verfahren zum Bilden eines fotoempfindlichen Halbleiterbauelements |
-
1990
- 1990-03-27 JP JP2078209A patent/JP2915058B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，ｖｏｌ−ＥＤＬ９，ｎｏ．４，ｐ．１６５−１６７（１９８８） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0394470A (ja) | 1991-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860138B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| US5159424A (en) | Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device | |
| JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5140400A (en) | Semiconductor device and photoelectric converting apparatus using the same | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| US5272357A (en) | Semiconductor device and electronic device by use of the semiconductor | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2915058B2 (ja) | 半導体装置および該装置を用いた光電変換装置 | |
| US5245204A (en) | Semiconductor device for use in an improved image pickup apparatus | |
| JP2004538645A (ja) | バイポーラトランジスタ、半導体デバイス、及びその製造方法 | |
| JP2953666B2 (ja) | 半導体装置及び電子装置 | |
| JP3037710B2 (ja) | 半導体装置およびその半導体装置を使用する電子装置 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2670118B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JP3001601B2 (ja) | 半導体装置 | |
| EP0431835B1 (en) | Bipolar semiconductor device | |
| JP2664747B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JP3001600B2 (ja) | 半導体装置 | |
| JP2618503B2 (ja) | 半導体装置及び電子装置 | |
| JP3001599B2 (ja) | 半導体装置 | |
| JP2618502B2 (ja) | 半導体装置及び電子装置 | |
| JP3037709B2 (ja) | 半導体装置およびその半導体装置を使用する電子装置 | |
| JP2768970B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| KR970006609B1 (ko) | 반도체 수광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |