JP3037709B2

JP3037709B2 - 半導体装置およびその半導体装置を使用する電子装置

Info

Publication number: JP3037709B2
Application number: JP2048320A
Authority: JP
Inventors: 正和森下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-02-28
Filing date: 1990-02-28
Publication date: 2000-05-08
Anticipated expiration: 2015-05-08
Also published as: JPH03250736A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置、特にバイポーラトランジスタ
の構造、およびその応用例としての電子装置に関するも
のである。

［従来の技術］従来より、トンネル電流が流れる薄膜をエミッタに有
するもの、例えばMIS構造のバイポーラトランジスタ（B
PT）や、マイクロ・クリスタル（μｃ）あるいはアモル
ファス半導体をエミッタに用いたヘテロバイポーラトラ
ンジスタ（HBT）等が知られている。

この場合、前記BPTでは、トンネル電流が流れる薄膜
での電子と正孔のトンネル確率の差を利用して、ベース
からの正孔を前記薄膜で阻止することによりベース電流
の低減を図るようにしている。

［発明が解決しようとする課題］しかしながら、上記従来構造のMIS構造のBPTは、上記
ベース電流の低減を図る特性を得るためには、前記薄膜
は必要最小限の厚みが必要となり、エミッタ抵抗が増大
してしまう。逆に、その厚みが薄すぎると、正孔の阻止
率が下がり、ベース電流の低減ができず、電流増幅率h
_FEが低下する。

また、正孔と電子の透過率の差が小さい場合には正孔
の阻止を充分に達成できない。さらに、この透過率の差
を利用することはnpn型トランジスタには適用できて
も、接合タイプの異なるpnp型トランジスタには適用す
ることができない。また、トンネル膜により正孔と電子
のトンネル確率を決めているため厚みが敏感に電流増幅
率h_FEに反映されてしまい、個々のトランジスタのバラ
ツキを生じさせ易い。さらに、直列抵抗も同様に変化し
てしまう。

他方、従来のマイクロ・クリスタル（μｃ）を用いた
HBTでは、エミッタ・ベース接合、すなわちμｃ−Siを
用いたエミッタとベースとの界面が不安定であり、ベー
ス電流の低電流領域にあっては、特に再結合電流が支配
的となり、ベース電流が過大となって電流増幅率h_FEが
著しく低下してしまう。

また、従来のμｃ−Siでは熱処理を加えると、比較的
低温度、例えば450℃においても電流増幅率h_FEの低減が
生じる。μｃ−Siの作成温度は通常300℃〜400℃が多
い。かかる低減は、特に、Si界面におけるμｃ−Siの粒
径が増大したことによるバンドギャップの低下およびＨ
（水素）の脱離等が原因であると考えられる。従来のμ
ｃ−Siでは、その作成時に大量の水素を含有し、かつ、
水素の存在によりμｃ−Siが安定化されている。なお、
μｃ−Siの周囲はすべて水素で終端されている。

本発明は、上記事情に鑑み、低電流領域でのベース電
流の増加を抑えることができ、コレクタ電流の広い領域
に渡って高い電流増幅率を保つことができ、npnおよびp
npのいずれのタイプの接合トランジスタにも適用できる
等とした半導体装置、および、その応用例としての電子
装置を提供することを目的としている。

［課題を解決するための手段］上記目的を達成すべく、請求項１に記載した本発明の
半導体装置は、第１伝導形のコレクタ領域と、該コレク
タ領域に接して設けられた第２伝導形のベース領域と、
該ベース領域に接して設けられた第１伝導形のエミッタ
領域と、該エミッタ領域上に設けられ、電子及び正孔の
いずれのキャリアに対してもトンネル電流を流し得る薄
膜と、該薄膜上に設けられた多結晶層とを有し、該多結
晶層は、該エミッタ領域のバンドギャップと該多結晶層
のバンドギャップとの差により、該ベース領域から該多
結晶層に注入される少数キャリアに対して障壁を形成し
ているとともに、該多結晶層は少くとも前記薄膜との境
界面近傍の多結晶粒径が300Å以下に設定されているこ
とを特徴とする。

請求項２の発明は、請求項１に記載の半導体装置にお
いて、前記エミッタ領域は、前記ベース領域から注入さ
れる少数キャリアの拡散長よりも薄い厚みに設定されて
いることを特徴とする。

請求項３の発明は、請求項１又は２に記載の半導体装
置において、前記多結晶層は、その不純物濃度をＮ、多
結晶の粒径をＬ、そして粒界におけるトラップ準位密度
をQtとするとき、Ｎ＞Qt/Lを満足することを特徴とす
る。

請求項４に記載した本発明の電子装置は、請求項１乃
至３いずれか１項に記載の半導体装置を、光電変換素子
として用いることを特徴とする。

［作用］正孔および電子の両方のトンネル現象を生じさせる薄
膜がエミッタ領域上に形成されることによりエミッタ領
域における直列抵抗が低下する。

また、該薄膜上に多結晶層が形成されることにより、
正孔にも電子にも作用する障壁が形成され、ベース電流
の低減が図られる。

さらに、エミッタ・ベース接合が、単結晶中に作成さ
れると、微少電流領域におけるベース電流の増加を抑え
ることができる。

［実施例］第１図は本発明の半導体装置の第１実施例を示すもの
である。

同図において、１はシリコン基板であり、該基板１
は、リン（Ｐ）、ヒ素（As）、アンチモン（Sb）等の不
純物をドープしてｎ形としたもの、あるいはボロン
（Ｂ）、アルミニウム（Al）、ガリウム（Ga）等の不純
物をドープしてｐ形としたものから成る。

２はn⁺埋め込み領域であり、該n⁺埋め込み領域２は、
例えば不純物濃度10¹⁶〜10²⁰［cm^-3］から成るものであ
る。

３はコレクタ領域の一部としてのｎ形領域であり、該
ｎ形領域３は、エピタキシャル技術等で形成された、不
純物濃度の低いもの（例えば10¹³〜５×10¹⁷［cm^-3］程
度のもの）から成る。

４はベース領域としてのｐ形領域であり、該ｐ形領域
４は、例えば不純物濃度10¹⁵〜10²⁰［cm^-3］のものから
成る。

５はP⁺領域であり、該P⁺領域５はベース抵抗を下げる
ために、例えば不純物濃度10¹⁷〜10²⁰［cm^-3］のものか
ら成る。

６はn⁺エミッタ領域である。

７はn⁺領域であり、該n⁺領域は、コレクタ抵抗を下げ
るべく、後記コレクタ電極202と前記埋め込み領域２と
を接続するものである。

８は半導体材料層である多結晶層であり、該多結晶層
８は、ベース領域から注入されたキャリアを阻止する。

30は薄膜であり、該薄膜30はトンネル電流を流すため
の薄い絶縁材料から成る。

101,102,103は、電極、素子間、配線間を分離するた
めの絶縁膜である。

200、201、および202は夫々エミッタ電極、ベース電
極、およびコレクタ電極であり、各電極200、201、202
は、金属、シリサイド等により形成される。

なお、前記薄膜30は極めて薄く（従来のMIS構造BPTよ
りも薄く）形成し、正孔及び電子のキャリアの両トンネ
ル確率の差がほとんどないようにする。少くとも正孔も
電流のキャリアとして十分に寄与する。そして、該薄膜
30を通過した正孔は多結晶層８で阻止される。

次に、前記多結晶層８について述べる。

多結晶は、ある大きさの分布をもった単結晶が集合し
たもので、各結晶粒が一定の結晶方位を有しないもので
ある。また、結晶粒界を有することから、その部分にお
いて著しい格子の乱れが生じる。すなわち、結晶粒界の
存在が、単結晶と異なる電気特性を有する原因となる。

前記電気特性は、結晶粒径および結晶粒界の格子欠陥
密度によって大きく影響される。また、該結晶粒界に存
在する格子欠陥は、深いアクセプタまたはドナー準位と
して、自由キャリアの捕獲中心となり、禁制帯中に電荷
を捕獲する。それにより結晶粒界の周囲に空乏層領域を
生じポテンシャルが変化し、該ポテンシャルの変化はキ
ャリアに対して障壁のように作用する。

多結晶は、その粒径Ｌ［cm］，不純物濃度Ni［c
m^-3］，結晶粒界におけるトラップ準位密度Q_t［cm^-2］
により、その特性が変化するが、多結晶シリコンを例と
して該特性変化につき以下に説明する。

第２図は、Q_t＞Ｌ・Niの場合のエネルギーバンド図
（第２図（ａ））と、薄膜Ｎ形多結晶シリコン中の結晶
粒界B_C、空乏層E_Pの広がり（第２図（ｂ））を示すもの
である。

第３図は、Q_t＜Ｌ・Niの場合のエネルギーバンド図
（第３図（ａ））と、薄膜Ｎ形多結晶シリコン中の結晶
粒界B_C、空乏層E_Pの広がり（第３図（ｂ））を示すもの
である。

すなわち、Q_t＞Ｌ・Niでは多結晶シリコン中が全て空
乏化する一方、Q_t＜Ｌ・Niでは、結晶粒界の近傍のみに
空乏層領域が広がり、多結晶シリコン中に中性領域を残
している．換言すれば、Q_t＞Ｌ・Niになると抵抗が極め
て高くなる。

第４図には、トラップ準位密度Q_tを一定として、粒径
Ｌを200Å,420Å,1220Åと変えた場合における不純物濃
度Niに対する比抵抗ρの一例が示されている。

ここで、領域はQ_t＞Ｌ・Niの場合、領域はQ_t＜Ｌ
・Niの場合を表わしている。

また、領域は、不純物濃度が高く、第３図に示す障
壁φ_Ｂが極めて薄くなる場合であり、キャリアが障壁を
トンネル現象により通過するために、実質的に障壁がな
くなり、単結晶に近い比抵抗を有するようになる。

前記領域，は多結晶体特有の特性領域であるが、
領域は抵抗が高すぎるので、本発明の半導体装置には
適さない。

従って、本発明では、前記領域の多結晶体をBPTの
エミッタ領域に用いる。

なお、前記における障壁が如何なる高さとなるかに
ついては実測が困難であるので、第５図に示すように、
計算により求めた一例を示す。

すなわち、結晶粒径Ｌ＝10^-5［cm］を一定とし、トラ
ップ準位密度Q_tの各値（第５図中〜に夫々対応する
１×10^-13,5×10^-12,2×10^-12,1×10^-12,5×10^-11,2×1
0^-11,1×10^-11の各値）を夫々パラメータとして前記障
壁の高さφ_Ｂを不純物濃度Ni［cm^-3］に対してプロット
したものである。

実験データによると、本発明に係る多結晶のトラップ
準位密度Q_tは、１×10^-12〜１×10^-13［cm^-2］程度の値
を有しており、また、通常の多結晶の粒径は200〜1000
［Å］であるから、障壁の高さφ_Ｂは第５図に示す程度
の値は通常有すると考えられる。従って、障壁の高さφ
_Ｂの最大値は、0.45［eV］程度は生じる場合がある。但
し、粒径Ｌ、界面のトラップ準位密度Q_t、不純物濃度Ni
が最適化される必要がある。

多結晶の領域を流れる電流は、キャリアが障壁φ_Ｂ
を越えて流れるものとしての熱電子放射型の電流にな
る。

一方、空乏層E_Pの幅Ｗ（第３図（ａ）参照）は、近似
的には、で表わされる。例えば、Q_t＝５×10^-12［cm^-2］でNiが1
0¹⁸［cm^-3であると、Ｗ＝５×10^-6［cm］＝500［Å］となり、 φ_Ｂは0.35［eV］程度生じることになる。第４図に示す
ように、Ｌ＝1000［Å］であれば中性領域n_Rは500
［Å］が残る。

次に、上記のような多結晶シリコンでは、第４図に示
す領域において、多結晶の粒径が小になると、その小
になることに基づいて以下に詳述するような量子効果が
生じる。

すなわち、例えばn⁺型多結晶シリコンを考えた場合、
その粒界に形成される電位障壁により自由電子が１つの
粒子の中に閉じ込められる状態が実現される。その結
果、微少粒子が粒界により形成された３次元の電位の井
戸のように振る舞い、通常では伝導帯で連続的に存在し
ていた電子がその井戸により離散的に存在するようにな
る。前記井戸を一辺がａの立方体として近似すると、伝
導帯に存在する電子のエネルギーは次の式で表される。

ここで、m_t、m_lは夫々電子の長軸、短軸有効質量、n_i
は整数である。

多結晶シリコン層の膜厚を例えば100Åとすると、前
記（２）式は下記のようになる。

Ｅ_n1,n2,n3＝４×｛５（n₁ ²＋n₂ ²）＋n₃ ²｝［meV］
（２）′ 第６図は電子のエネルギーの量子化の様子を模式的に
示したものである。

同図の如く、伝導帯において電子のエネルギーが分散
し（E₁₁₁,E₁₂₁,E₁₂₂等）例えば上記（２）′式に従がう
とすると、前記井戸の一辺ａがａ＝100Åのときに電子
の最も低いエネルギー（基底エネルギー）は20［meV］
だけ、伝導帯よりエネルギーが高くなる。多結晶シリコ
ンに導入されている不純物の電子は、順にこの準位を埋
めてゆく。従って、実質的にフェルミ準位は移動する。

第６図（ｂ）は、従来の通常の半導体の状態密度P_3D
をエネルギーＦに対して示したものであるが、三次元的
に量子化されると、その状態密度P_0Dは同図（ｃ）のよ
うに、エネルギーE₁₁₁,E₂₁₁において離散的な値をと
る。

上記説明では井戸を立方体として説明したが、柱状の
場合も、その寸法が小さくなると量子化される。この場
合は、第６図（ｄ）に示すように、エネルギーE₁₁,E₂₁
において離散的な状態密度P_1Dを有する。すなわち、結
晶状態ではエネルギーに対して連続的に電子をつめてゆ
くことができたが、結晶が小さくなると量子化により不
連続的な電子のエネルギーしかとりえなくなる。つま
り、小さい結晶の集合体である多結晶シリコンのフェル
ミ準位は結果として変化する。すなわち、同じ不純物密
度を有する材料においても井戸が柱状体，立方体となる
に応じ、電子のエネルギー準位が離散的（第６図
（ｃ））になり、この準位に電子がつめられると、一辺
が同じ大きさである場合、立方体の材料が最もエネルギ
ーの高い所まで電子が存在する。換言すれば、立方体の
場合、フェルミ準位は最も高くなる。付言すれば、立方
体，柱状体の量子化においては、その寸法が小さくなる
に従いその量子効果は大となる。

実験データによると、多結晶層の膜厚が50〜100
［Å］程度では十分にフェルミ準位の変化が見られる。
500［Å］以上では効果がほとんどなく、300［Å］以下
であれば量子効果が生じる。

第７図は、一辺が100［Å］立方体の井戸につめられ
る電子の数n₁₀₀をフェルミエネルギーE_Fの変化に対して
計算したシミュレーション結果を示したものである。曲
線K₁は結晶体、曲線K₂は量子化された場合を示す。但
し、横軸のフェルミエネルギーは伝導帯の底から計った
エネルギー値であり、この図により電子が増加するに従
いフェルミエネルギーが伝導帯の中に入っていくことが
理解できる。フェルミエネルギーは不純物濃度が増加し
たり、立方体の寸法が小さくなる程伝導帯の上に存在す
るようになる。

なお、多結晶シリコンがＰ形の伝導型であるときは、
フェルミレベルは価電子帯内に存するようになる。

一方、不純物濃度の上限・下限は、第４図の領域の
位置により決定されるが、この領域が最も望ましい。
これは、多結晶の粒子の大きさと粒界の界面準位から決
まるので、実験結果から決めるのが妥当である。なお、
粒子のサイズが小さくなると、領域は高濃度の側に移
動するようになる。

第８図は第１図Ａ−Ａ′線に沿う電位図を示すもので
ある。

第８図中、W_Bはベースの中性領域幅、W_EOはエミッタ
の中性領域幅、δはトンネル超薄膜の厚みを示してい
る。

要約すると、本発明の最も重要な点は、n⁺エミッタ領
域６と多結晶層８の領域が多結晶の粒子が小さいため、
量子効果が生じフェルミレベルの高さが異なるのでそれ
を一致させるようになる結果、実質的にバンドギャップ
が広がってベースから注入された正孔に対して、多結晶
層８の領域が障壁となり、そのため正孔の拡散が阻止さ
れ、ベース電流が減少することである。トンネル薄膜30
は、電子・正孔の両キャリアがトンネル現象を示すべ
く、超薄膜（略10［Å］以下）に形成され、エミッタ抵
抗も低下する。

前記薄膜30の最も特徴的な機能は、多結晶層８とエミ
ッタ領域６の単結晶たるn⁺領域６を分離すると共に、そ
の界面を平坦化し、かつ、多結晶層８の安定化を図る。

すなわち、例えば、第９図（ａ）に示す従来構造のよ
うに単に単結晶たるn⁺領域６上に表面洗浄をスパッタ，
熱処理等により完全に行ない自然酸化膜のない表面状態
で多結晶層８を堆積すると、単結晶の上に多結晶の粒径
程度の結晶がエピタキシャル的に成長して本来の単結晶
との界面（第９図（ａ）のＢ−Ｂ′）が変化して波状に
なり（又は薄くエピタキシャル成長し、その後波状にな
る）、常に一定の形状を保持することができない。表面
の清浄プロセスが不充分で、自然酸化膜上に多結晶を堆
積して1000℃程度以上で熱処理すると、その酸化膜が部
分的に破れて、局所的にエピタキシャル成長する。著し
い場合は、自然酸化膜はボール状になり、多結晶が単結
晶的に再結晶化する。

このように従来構造の場合は、いずれも、単結晶と多
結晶の界面が平坦でなくなり、BPTの特性のバラツキの
原因となる。

すなわち、ベースからエミッタに注入されたキャリア
がエミッタ内で再結合する場合に、エミッタ内が不均一
になるので、作成された個々のBPTにおいて、ベース電
流値が一定でなく、各BPT間でバラツキが大となる。

本発明では、第９図（ｂ）に示す如く、単結晶たるn⁺
領域６上に薄膜30を作成し、該薄膜上（本実施例では酸
化シリコン膜）に、多結晶層８を形成させているので、
その界面は、原子オーダーで平坦である。また、多結晶
層８は安定な薄膜30を介して堆積されるので、熱処理に
よる多結晶の再配列が容易にはおこらず、後の熱処理に
おいても安定である。従来のマイクロ・クリスタルSi、
アモルファスSi等では（堆積温度100〜300℃）400〜600
℃の熱処理によりその特性が容易に変化し、電流増幅率
h_FEの劣化が起こり易い。

本発明では、多結晶であるために堆積温度は高くな
り、例えば、多結晶Siでは、550〜650［℃］程度である
ので多結晶の表面では結晶粒径が大であるが、水素はほ
とんど含有されてなく、その後の工程における結晶粒径
の変化が少ない上、水素の脱離による変化は生じない。
しかし、SiO₂との界面付近の粒径は小さい（50〜100
Å）ことが確認されている。また、本発明の多結晶Siの
場合、900［℃］程度までは、充分に耐えられるものと
なり、極めて安定なBPTが得られる。

また、多結晶層８の界面は薄膜30との界面に存在する
ので、単結晶たるエミッタ領域に対する界面は極めて平
坦なものとなる。これはBPT特性の安定化にするのに極
めて重要な要素となる。

上記の記述から明らかなように、前記薄膜30の材料
は、安定なものである必要があるので、例えば、SiO₂,S
i₃N₄,SiC,Al₂O₃等化学的に安定な材料が望ましい。

さらに付言すると、薄膜30と単結晶との界面も極めて
重要であり、界面の再結合準位は低くする必要がある。

本発明においては、第８図で示すように、エミッタ領
域E_Rの厚みW_EOや濃度Niも、ベース電流を低減させるに
は、重要な要素となる。第８図は、第１図のＡ−Ａ′断
面における電位図を示すものであって、同図においてE_R
はエミッタ領域を、B_Rはベース領域を、そして、C_Rはコ
レクタ領域を表す。

通常、前記薄膜30は20［Å］以下であり、n⁺エミッタ
領域６の厚みに比較して小さいので、エミッタ・ベース
接合部から半導体材料層８までの距離W_Eは、 W_E≒W_EO＋δ ……（３′）にて表され、ほとんどW_EOとなる。

一方、本発明において他の重要な要素、すなわちベー
スから注入される少数キャリアの阻止は、半導体材料層
８と薄膜30と界面で行われる。

次に、前記BPTの電流の構成成分について述べる。

コレクタ電流J_cは、近似的に下記の（４）式で表され
る。

ただし、電子の拡散距離はベース幅よりも長いものと
する。なお、N_Bはベース濃度、W_Bはベース幅、D_nは電子
の拡散距離、n_iはSiの真性キャリア密度、V_BEはベース
・エミッタ印加電圧である。

また、ベース電流は、エミッタから注入された電子の
ベース中での再結合電流J_Brecと、ベースからエミッタ
に注入される正孔の拡散電流J_Bdiffとから成る。

ここで、再結合電流J_Brecは、で表される。ただし、L_nは電子の拡散距離である。

従来のホモ接合形BPTではJ_Bdiffが主成分であり、高
電流利得を得ることができない。

従来のホモBPTにおける拡散電流J_Bdiff1は、正孔の拡
散長L_Pがエミッタ厚みW_Eより小の場合（ケース１）（L_P
≪W_E）で表される。

一方、高集積化に伴なうエミッタ接合の浅化がおこな
われると、L_P≫W_Eとなり（ケース２）拡散電流J_Bdiff2
は、で表される。従って、さらに拡散電流が大となり、BPT
の電流増幅率h_FEが減少する。

本発明の場合、ヘテロ界面での再結合速度を無視し得
る値にすると、拡散電流J_Bdiff3は下記の（７）式で表
される。（L_P≫W_E）本発明のBPTでは、前記ケース１において、従来のホ
モ接合形BPTに対して、拡散電流J_BdiffはW_E/L_P倍とな
る。

さらに、前記ケース２に対し、拡散電流J_Bdiffは（W_E
/L_P）^２倍となる。

このように、本実施例では拡散電流J_Bdiffを飛躍的に
減少させることができる。換言すれば、電流増幅率h_FE
を飛躍的に増加させることができる。

なお、従来のMIS構造BPTは、W_E＝０であるので拡散電
流J_Bdiffは存在しないが、他の電流成分が存在する。

本発明のBPTでは、コレクタ電流I_Cとベース電流I_Bと
がほぼ平行になり、微小電流領域（H_P）においても、電
流増幅率h_FE（≒I_C/I_B）は一定値となるが、従来のMIS
構造BPTでは、微小電流領域（H_O）で過剰電流が流れ
る。

本発明に係るBPTのベース電流は、前記（４）式で示
される再結合電流が主となり、この場合の電流増幅率の
最大値h_FEmaxは、 h_FEmax＝２（L_n/W_B）^２ ……（８）となり、ベース条件のみによってh_FEの上限が決まる。
なお、本発明によるh_FEは10000以上となる。

第10図は、前記n⁺エミッタ領域６における不純物濃度
N_Dと少数キャリア（正孔）の拡散距離L_Pおよび該少数キ
ャリア（正孔）の寿命τ_Ｐとの関係を示すものである。
この関係から、エミッタ深さは、少なくとも正孔の拡散
距離の1/5程度にした方がよい。

次に、第１図に示した半導体装置の製造プロセスにつ
いて説明する。

所定の伝導形（ｐ型あるいはｎ型）の基板１に、As,S
b,P等をイオン注入（不純物拡散等でもよい）すること
により、不純物濃度が10¹⁵〜10¹⁹［cm^-3］のn⁺埋め込み
領域２を形成する。

エピタキシャル技術等により、不純物濃度が10¹⁴〜10
¹⁷［cm^-3］のｎ形領域３を形成する。

コレクタの抵抗を減少させるためのn⁺領域７（不純物
濃度が10¹⁷〜10²⁰［cm^-3］）を形成する。

素子分離用の絶縁膜102を、選択酸化法、あるいはCVD
法等により作成する。

活性領域中に、p⁺領域５及びベース領域であるｐ領域
４をイオン注入法等により形成する。

絶縁膜101にエミッタコンタクトを開口した後、As,S
b,P等をドープしたn⁺エミッタ領域（不純物濃度５×10
¹⁷〜５×10²⁰［cm^-3］）６をイオン注入法あるいは熱拡
散法により形成する。

薄膜30を、500℃〜650［℃］の低温による酸化若しく
は急速熱加速（RTA）による熱酸化によって作成する。

LPCVD法により多結晶シリコンを堆積した後、イオン
注入法により不純物を導入し、熱処理後パターニングす
る。

絶縁膜103を堆積し、これをアニールした後、コンタ
クトの開口を行なう。

電極200となるAl−Si（１％）をスパッタし、その
後、Al−Siのパターン化を行なう。

Al−Si電極のアロイ後、パッシベーション膜を形成す
る。

上記手順により、BPTが完成する。

前記薄膜30としては、低温で容易に形成できることか
ら、シリコン酸化膜が最適であるが、シリコン窒化膜、
アルミナ膜等の絶縁膜であってもよい。

また、SiC等を用いて、トンネル形障壁となる構造と
してもよい。例えば、SiCは、Siと比べると、伝導帯エ
ネルギー差△E_V≒0.53［eV］、価電子帯エネルギー差△
E_C≒0.55［eV］、バンドギャップE_g≒2.2［eV］程度で
あり、SiCとSiとが共にｎ形で段階的に接合する場合に
は、半導体／絶縁体接合とは異なる構造となる。

第11図（ａ）、（ｂ）、（ｃ）は、同一の伝導形（こ
の場合ｎ形）同志、すなわちアイソタイプのヘテロ接合
のバンド構造を示している。

第11図（ａ）は、ｎ形Siおよびｎ形SiCの接合を示す
ものであり、△E_C,△E_Vが夫々上下に表われ、伝導帯側
にはノッチと呼ばれる障壁φ_Ｗができる一方、価電子帯
側には、 △E_C＋△E_V−△E_f のエネルギー差が生ずる。

また、ｎ型Si、ｎ型SiC、およびｎ型Siを接合する
と、第11図（ｂ）に示すようなエネルギー準位となる。

そして、SiCを薄膜化するとSiC層は空乏化し絶縁物と
同様になり、第11図（ｃ）のようなエネルギー準位とな
る。

第11図（ｂ）に示すような構造でも本発明の効果を得
ることはできるが、第11図（ｃ）に示した構造の方が、
膜厚により、電子，正孔のトンネル確率を正確に制御す
ることができ、正孔，電子の電流を大きくすることがで
きる。第11図（ｂ）の構造では、従来のヘテロ構造と同
様になり、一方のキャリアのみの通過しかできない。本
発明では正孔，電子両方共通過させ、多結晶で一方のキ
ャリアを阻止する。なお、第11図では、SiCを用いた場
合の例を示したが、他の広い禁制帯幅の材料を用いても
よいことは明らかである。

次に、第12図は、本発明の第２実施例に係る半導体装
置を示すものである。本実施例は、量子効果を有する多
結晶層８の上にさらに低抵抗層20を形成し、該低抵抗層
20の領域の粒子径を多結晶層８の領域のそれに比べて大
きく設定し、低抵抗比を図る。

第４図から明かなように、領域における抵抗は粒径
に極めて敏感であり、同じ濃度でも金属電極の接触側の
抵抗を下げ、エミッタ抵抗を低減させる。

この場合、製造工程では、まず多結晶層８と低抵抗層
20との重ね合わせた厚みに相当する厚みの多結晶層８を
堆積し、その後、低抵抗層20に相当する領域をイオン注
入によりアモルファス化し、熱処理を行なって該アモル
ファス領域のみの粒径を大きくする。

なお、かかる製造手法以外に、ｎ型不純物であるAs、
Sb、Ｐ等により前記低抵抗層20をアモルファス化した
後、熱処理を行ってもよく、不純物の注入ではなくGe、
Si等で別にアモルファス化してもよい。但し、900℃以
下で熱処理を行わないと（上記第１実施例の場合も同様
である）多結晶層８の粒径が大きくなる。

他の製造法として、多結晶シリコンに不純物を当初か
ら含有させたものを堆積させ、前記低抵抗層20のみイオ
ン注入によりGe,Si等でアモルファス化した後、熱処理
する手法もある。

なお、イオン注入のアモルファス領域は多結晶シリコ
ンと単結晶シリコンとの界面に達しないようにするのが
肝要である。

他の構成は上記第１実施例と同様であるので、重複し
た説明を省略する。

第13図は本発明の第３実施例を示すものである。

本実施例ではn⁺エミッタ領域６をエピタキシャル成長
によりベース領域としてのＰ形領域４上に形成させ、そ
の上層にトンネル用薄膜30及び多結晶層８を形成させて
いる。

かかる構成によると、n⁺エミッタ領域６がベース領域
と平面的に接触するので、ベース領域内へのキャリアの
拡散が少くなり、エミッタ電流の横方向電流が小となっ
て、微細化したBPTには有利なものとなる。

第14図は上記実施例に係る半導体装置の応用例として
の電子装置の一実施例を示す回路図である。すなわち、
本出願人が特願昭62ー321423号において開示した固体撮
像装置に、上記実施例１に示したBPTを用いた場合を示
すものである。

すなわち、第14図において、エリアセンサーASのセン
サーセルC₁₁、C₁₂、…C_mnを構成するトランジスタTrは
上記第１実施例に示すMIS型BPTを用いる。

なお、第14図に示すエリアセンサーASをカラーカメラ
として使用する場合には、同一の光電変換素子の光情報
を複数回読み出す動作を行なう。この場合、同一素子か
ら複数回読み出すために、１回目読み出し時と２回目以
降の読み出し時の電気出力の比が問題となるが、この比
の値が小さくなったときには補正が必要となる。

上記１回目と２回目との読み出し出力の比を非破壊度
と定義すると、非破壊度は次式で表わされる。

非破壊度＝（C_tot×h_FE）／（C_tot×h_FE＋C_V）ここで、C_totは第14図に示すトランジスタTrのベース
に接続されている全容量を示し、ベース・コレクタ間容
量C_bcとC_oxにより決まる。また、C_VはVL₁…VL_nで示され
る読み出し線路の浮遊容量である。ただし、C_oxは回路
方式によっては存在しない場合もある。

従って、前記非破壊度は電流増幅率h_FEを大きくする
ことにより容易に改善できる。すなわち、h_FEを大きく
することにより非破壊度を大きくすることができる。

ここで、HD（High Division）対応、すなわちハイビ
ジョン対応のエリアセンサーでは、C_tot＝10［pF］,C_V
＝2.5［pF］であるので、例えば、非破壊度を0.90以上
とするためにはh_FEは2250以上必要となる。十分な非破
壊度を得るためには、h_FEは2000以上必要であると推測
される。

これに対し、従来、例えば、ホモ接合BPTでは、h_FEは
1000程度であるから、十分な非破壊度を得ることができ
ないが、本発明の半導体装置では、h_FEを十分大きくす
ることができるので、優れた非破壊度を得ることができ
る。

さらに、望ましくは、非破壊度は0.98以上であるとよ
い。この場合、h_FEは10000程度必要となるが、従来のホ
モ接合BPTでは、かかる値を得ることはできない。

なお、第14図に示す実施例においてはエリアセンサー
を例示したが、ラインセンサーにも応用できることは勿
論である。

［発明の効果］以上のように、請求項１の構成によれば、本発明の半
導体装置は、第１伝導形のコレクタ領域と、該コレクタ
領域に接して設けられた第２伝導形のベース領域と、該
ベース領域に接して設けられた第１伝導形のエミッタ領
域と、該エミッタ領域上に設けられ、電子及び正孔のい
ずれのキャリアに対してもトンネル電流を流し得る薄膜
と、該薄膜上に設けられた多結晶層とを有し、該多結晶
層は、該エミッタ領域のバンドギャップと該多結晶層の
バンドギャップとの差により、該ベース領域から該多結
晶層に注入される少数キャリアに対して障壁を形成して
いることを特徴とするので、コレクタ電流の微小電流領
域でベース電流の増加を抑えることができ、コレクタ電
流の広い領域に渡って著しく高い電流増幅率を確保し得
る。また、多結晶層と単結晶層との間にトンネル用薄膜
を介在させることにより、エミッタ領域の界面の安定化
を図ることができ、BPTの特性のバラツキを少くするこ
とができる。また、水素含有量の少い多結晶を用い、か
つ、その多結晶の下部に薄膜が形成されるので、製造プ
ロセス中における熱処理に対して安定であり、半導体装
置の量産に適する。

さらに、単結晶層の上に多結晶層を堆積させる構成で
あるから、ヘテロ接合のような構造的ストレスを回避さ
せることができ、半導体装置の信頼性を向上できる。

加えて、正孔及び電子のいずれのキャリアに対しても
一定な薄膜を設けているので、npnタイプ、pnpタイプの
いずれのトランジスタにも適用することができ、また、
従来の量産技術を流用することができ安価に提供でき
る。

請求項２の構成によれば、請求項１に記載の半導体装
置において、前記エミッタ領域は、前記ベース領域から
注入される少数キャリアの拡散長よりも薄い厚みに設定
されていることを特徴とするので、ベース領域からエミ
ッタ領域に注入された拡散電流の極小化を図れ、電流増
幅率をさらに飛躍的に増大させることができる。

また、請求項１に記載の半導体装置において、前記多
結晶層は、少なくとも前記薄膜近傍の多結晶粒径が300
Å以下に設定されていることを特徴とするので、前記量
子効果を容易に実現できる。

請求項３の構成によれば、請求項１又は２のいずれか
１項に記載の半導体装置において、前記多結晶層が、そ
の不純物濃度をＮ、多結晶の粒径をＬ、そして粒界にお
けるトラップ準位密度をQ_tとするとき、Ｎ＞Q_t/Lの関係
が成立していることを特徴とするので、抵抗が粒径に敏
感な範囲となり、エミッタ抵抗を低減できる。

また、請求項４の構成によれば、請求項１乃至３のい
ずれか１項に記載の半導体装置を、少なくとも光電変換
素子として用いる構成としたので、該光電変換素子とし
てのトランジスタの電流増幅率を向上させ、且つ、電流
増幅率のコレクタ電流に対する依存性をなくすことがで
き、もって、光入力に対する出力の線形性を保つことが
でき、暗電流が少なく、且つ、高い信号／雑音比（S/N
比）を有する電子装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の半導体装置に係る第１実施例を示す半
導体装置の断面図、第２図はQ_t＞Ｌ・Niの場合における多結晶層のエネルギ
ー準位図、第３図はQ_t＜Ｌ・Niの場合における多結晶層のエネルギ
ー準位図、第４図は多結晶の不純物濃度に対する比抵抗の関係を示
すグラフ、第５図は多結晶層の不純物濃度に対するポテンシャルの
障壁の高さの関係を示すグラフ、第６図（ａ）（ｂ）（ｃ）（ｄ）は多結晶層における電
子のエネルギーの量子化を説明する模式図、第７図は立方体の井戸に電子をつめた場合のフェルミエ
ネルギーの変化を説明するグラフ、第８図はエミッタ領域である第１図のＡ−Ａ′線に沿う
電位を示す図、第９図（ａ）（ｂ）は多結晶界面を説明する模式図、第10図はエミッタ領域における不純物濃度と正孔の寿命
との関係を示すグラフ、第11図（ａ）（ｂ）（ｃ）は接合のエネルギー準位を示
す模式図、第12図は本発明の第２実施例を示す断面図、第13図は本発明の第３実施例を示す断面図、第14図は本発明に係る前記半導体装置を用いた電子装置
の一実施例を示す回路図である。（符号の説明）１……基板、２……埋込領域、３……ｎ型領域、４……ｐ型領域、５……p⁺領域、６……n⁺エミッタ領域、７……n⁺領域、８……多結晶層、 30……薄膜、 101,102,103……絶縁膜、 200……電極、 Tr……BPT（光電変換素子）。

Claims

(57)【特許請求の範囲】

【請求項１】第１伝導形のコレクタ領域と、該コレクタ
領域に接して設けられた第２伝導形のベース領域と、該
ベース領域に接して設けられた第１伝導形のエミッタ領
域と、該エミッタ領域上に設けられ、電子及び正孔のい
ずれのキャリアに対してもトンネル電流を流し得る薄膜
と、該薄膜上に設けられた多結晶層とを有し、該多結晶
層は、該エミッタ領域のバンドギャップと該多結晶層の
バンドギャップとの差により、該ベース領域から該多結
晶層に注入される少数キャリアに対して障壁を形成して
いるとともに、該多結晶層は少くとも前記薄膜との境界
面近傍の多結晶粒径が300Å以下に設定されていること
を特徴とする半導体装置。
【請求項２】請求項１に記載の半導体装置において、前
記エミッタ領域は、前記ベース領域から注入される少数
キャリアの拡散長よりも薄い厚みに設定されていること
を特徴とする半導体装置。
【請求項３】請求項１又は２に記載の半導体装置におい
て、前記多結晶層は、その不純物濃度をＮ、多結晶の粒
径をＬ、そして粒界におけるトラップ準位密度をQtとす
るとき、Ｎ＞Qt/L を満足することを特徴とする半導体装置。
【請求項４】請求項１乃至３いずれか１項に記載の半導
体装置を、光電変換素子として用いていることを特徴と
する電子装置。