JP2618503B2

JP2618503B2 - 半導体装置及び電子装置

Info

Publication number: JP2618503B2
Application number: JP1311550A
Authority: JP
Inventors: 正和森下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-11-30
Filing date: 1989-11-30
Publication date: 1997-06-11
Anticipated expiration: 2012-06-11
Also published as: JPH03173135A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置、特にバイポーラトランジスタ
の構造、およびその応用例としての電子装置に関するも
のである。

［従来の技術］従来より、トンネル電流が流れる絶縁薄膜をエミッタ
に有する例えばMIS構造のバイポーラ・トランジスタ（B
PT）や、マイクロ・クリスタル（μＣ）あるいはアモル
ファス半導体をエミッタに用いたヘテロバイポーラトラ
ンジスタ（HBT）等が知られている。

［発明が解決しようとする課題］しかしながら、前記BPTの場合、トンネル電流が流れ
る前記薄膜を用いているので、エミッタの直列抵抗が高
くなり、金属と絶縁膜の反応が発生し、信頼性に欠け
る。また、特に低電流領域においてベース電流のリーク
が起こるので、電流増幅率の増大を図ることができな
い。

さらに、正孔と電子のトンネル確率に差が生じるの
で、正孔が電流のキャリアとなり得ない場合があり、np
n型トランジスタには適用できてもpnp型トランジスタに
適用することは困難である。

他方、前記μＣを用いたHBTまたはアモルファス半導
体を用いたHBTの場合、両者とも熱処理に弱く、安定性
に欠ける。さらに、μＣやアモルファス半導体とSi単結
晶界面との反応が起こったり、水素の含有率が高く、該
水素の脱離現象が生じてプロセス上の不安定や、動作中
の劣化が問題となる。

加えて、微小電流領域でベース電流がリークしたり、
ヘテロ接合がpn接合界面に有るので、界面欠陥があらわ
れる。

本発明は、上記事情に鑑み、コレクタ電流の広い範囲
にわたって、高い電流増幅率を保つことができ、熱処理
に耐えることができ、従来の単結晶界面での諸問題を解
決できる等とした半導体装置、さらにはその応用例とし
ての電子装置を提供することを目的とする。

［課題を解決するための手段］上記目的は、第１伝導型のコレクタ領域と、第２伝導
型のベース領域と、第１伝導型のエミッタ領域とを備え
た半導体装置において、該エミッタ領域上には電子及び
正孔のいずれのキャリアについてもトンネル現象を生じ
させる厚みに設定されているトンネル電流を流し得る薄
膜と、該薄膜に積層され、内部の結晶粒界部に形成され
る障壁のポテンシャルのエネルギーφ_Ｂの大きさが該半
導体の動作温度において、熱エネルギーkTよりも大きな
値とされた粒径200Åから1000Åの多結晶層とを設けた
ことを特徴とする半導体装置によって達成される。

上記特徴において、多結晶層は、その抵抗値の逆数
が、温度上昇に対して略々一定である、または該温度上
昇に対して増加する特性を有することが好ましい。ま
た、エミッタ領域は、前記ベース領域から注入される少
数キャリアの拡散長よりも薄い厚みに設定されているこ
とが望ましい。さらに、多結晶層は、シリコンを主成分
とするものが好適である。

このとき、前記薄膜の厚さは50Å以下が好ましく、前
記薄膜は、SiO₂、Si₃N₄、SiC、Al₂O₃から選ばれた材料
で形成することが望ましい。

また、上述した半導体装置を、少なくとも光電変換素
子として用いることを特徴とする電子装置に適用するこ
とができる。

［作用］ n⁺エミッタ領域上に薄膜が作成され、さらにその上に
多結晶層が積層されるので、該多結晶層は、正孔に対し
て障壁となるように働き、ベース電流の低減が図られ、
電流増幅率の増大を実現できる。

エミッタ・ベース接合は、単結晶内に作成されるので
ベース電流の微少電流領域での低減が行われ、高い電流
増幅率を得ることができる。

n⁺エミッタ領域上に作成された薄膜の厚みは通常50
［Å］以下であるが、その膜厚は薄い方がよい。より薄
い方がエミッタにおける直列抵抗が下がり、正孔も電子
と同様にトンネル現象を生じさせる。

［実施例］第１図は、本発明の半導体装置に係る第１実施例を示
すものである。

同図において、１はシリコン基板であり、該シリコン
基板１は、リン（Ｐ）、ヒ素（As）、アンチモン（Sb）
等の不純物をドープしてｎ形としたもの、あるいはボロ
ン（Ｂ）、アルミニウム（Al）、ガリウム（Ga）等の不
純物をドープしてｐ形とされたものから成る。

２はn⁺領域であり、該n⁺領域２は不純物濃度10¹⁶〜10
²⁰［cm^-3］から成るものである。

３はコレクタ領域の一部としてのｎ領域であり、該ｎ
領域３は、エピタキシャル技術等で形成された、不純物
濃度の低いもの（10¹³〜５×10¹⁷［cm^-3］程度）から成
る。

４はベース領域としてのｐ形領域であり、該ｐ形領域
４は、不純物濃度10¹⁵〜10²⁰［cm^-3］のものから成る。

５はP⁺領域であり、該P⁺領域５はベース抵抗を下げる
ために、不純物濃度10¹⁷〜10²⁰［cm^-3］のものから成
る。

６は、n⁺エミッタ領域である。

７はn⁺領域であり、該n⁺領域はコレクタ抵抗を下げる
べく、後記コレクタ電極と埋め込み層２とを接続するも
のである。

８は多結晶層であり、該多結晶層８は、ベースから注
入されたキャリアを阻止する。

30は薄膜であり、該薄膜30はトンネル電流を流すため
のものである。

101,102,103は、電極、素子間、配線間を分離するた
めの絶縁膜である。

200、201、202は、夫々エミッタ電極、ベース電極、
コレクタ電極であり、各電極200、201、202は、金属、
シリサイド等により形成されている。

なお、前記薄膜30は、従来のMIS型BPTの膜より薄く形
成され、正孔と電子のトンネル確率の差がほとんどない
ようにされており、少なくとも正孔も電流のキャリアと
なる。そして、該薄膜30を通過した正孔は、多結晶層８
で阻止される。

次に、前記多結晶層８について述べる。

多結晶は、ある大きさの分布をもった単結晶が集合し
たもので、それらの結晶粒が一定の結晶方位をもたない
ものである。そして、結晶粒界を持ち、著しい格子の乱
れをその部分において有している。従って、結晶粒界の
存在が、単結晶と異なる電気特性を有する原因である。

前記電気特性は、結晶粒径および結晶粒界の格子欠陥
密度によって大きく影響される。また、該結晶粒界に存
在する格子欠陥は、深いアクセプタまたはドナー準位と
して、自由キャリアの捕獲中心となり、禁制帯中に電荷
を捕獲する。それにより結晶粒界の周囲に空乏層領域を
生じポテンシャルが変化し、該ポテンシャルの変化はキ
ャリアに対して障壁のように作用する。

多結晶は、その粒径Ｌ［cm］，不純物濃度Ni［c
m^-3］，結晶粒界におけるトラップ準位密度Q_t［cm^-2］
により、その特性が変化するが、多結晶シリコンを例と
して該特性変化につき以下に説明する。

第２図は、Q_t＞Ｌ・Niの場合のエネルギーバンド図
（第２図（ａ））と、薄膜Ｎ形多結晶シリコン中の結晶
粒界B_c、空乏層E_Pの広がり（第２図（ｂ））を示すもの
である。

第３図は、Q_t＜Ｌ・Niの場合のエネルギーバンド図
（第３（ａ））と、薄膜Ｎ形多結晶シリコン中の結晶粒
界B_C、空乏層E_Pの広がり（第３図（ｂ））を示すもので
ある。

すなわち、Q_t＞Ｌ・Niでは多結晶シリコン中が全て空
乏化する一方、Q_t＜Ｌ・Niでは、結晶粒界の近傍のみに
空乏層領域が広がり、多結晶シリコン中に中性領域を残
している．換言すれば、様子をあらわしている。Q_t＞Ｌ
・Niになると抵抗が極めて高くなる。

第４図には、トラップ準位密度Q_tを一定として、粒径
Ｌを200Å,420Å,1220Åと変えた場合における不純物濃
度Niに対する比抵抗ρの一例が示されている。

ここで、領域はQ_t＞Ｌ・Niの場合、領域はQt＜Ｌ
・Niの場合を表わしている。

また、領域は、不純物濃度が高く、第３図に示す障
壁φ_Ｂが極めて薄くなる場合であり、キャリアが障壁を
トンネル現象により通過するために、実質的に障壁がな
くなり、単結晶に近い比抵抗を有するようになる。

前記領域、は多結晶本特有の特性領域であるが、
領域は抵抗が高すぎるので、本発明の半導体装置には
適さない。

従って、本発明では、前記領域の多結晶体をBPTの
エミッタ領域に用いる。

なお、前記における障壁が如何なる高さとなるかに
ついては実測が困難であるので、第５図に示すように、
計算により求めた一例を示す。

すなわち、結晶粒径Ｌ＝10^-5［cm］を一定とし、トラ
ップ準位密度Q_tの各値（第５図中〜に夫々対応する
１×10^-13,5×10^-12,2×10^-12,1×10^-12,5×10^-11,2×1
0^-11,1×10^-11の各値）を夫々パラメータとして前記障
壁の高さφ_Ｂを不純物濃度Ni［cm^-3］に対してプロット
したものである。

実験データによると、本発明に係る多結晶のトラップ
準位密度Q_tは、１×10^-12〜１×10^-13［cm^-2］程度の値
を有しており、また、通常の多結晶の粒径は200〜1000
［Å］であるから、障壁の高さφ_Ｂは第５図に示す程度
の値は通常有すると考えられる。従って、障壁の高さφ
_Ｂの最大値は、0.45［eV］程度は生じる場合がある。但
し、粒径Ｌ、界面のトラップ準位密度Q_t、不純物濃度Ni
が最適化される必要がある。

多結晶の領域を流れる電流は、キャリアが障壁φ_Ｂ
を越えて流れるものとしての熱電子放射型の電流にな
る。

一方、空乏層E_Pの幅Ｗ（第３図（ａ）参照）は、近似
的には、で表わされる。例えば、Q_t＝５×10^-12［cm^-2］でNiが1
0¹⁸［cm^-3］であると、Ｗ＝５×10^-6［cm］＝500［Å］となり、 φ_Ｂは0.35［eV］程度生じることになる。第４図に示す
ように、Ｌ＝1000［Å］であれば中性領域n_Rは500
［Å］が残る。

第６図は、第１図のＡ−Ａ′断面における電位図を示
す。なお、同図においてE_Rはエミッタ領域を、B_Rはベー
ス領域を、そして、C_Rはコレクタ領域を表す。

図中、W_Bはベースの中性領域幅、W_EBは単結晶中のエ
ミッタの中性領域、δは前記薄膜30の厚みを示してい
る。

前記薄膜30の最も特徴的な機能は、多結晶層８とエミ
ッタ領域６の単結晶たるn⁺領域６を分離すると共に、そ
の界面を平坦化し、かつ多結晶層８の安定化を図る。

すなわち、例えば、第７図（ａ）に示す従来構造のよ
うに単に単結晶たるn⁺領域６上に多結晶層８を堆積する
と、単結晶の上に多結晶の粒径程度の結晶がエピタキシ
ャル的に成長して本来の単結晶との界面（第７図（ａ）
のＢ−Ｂ′）が変化して波状になり、常に一定の形状を
保持することができない。この場合、自然酸化膜上に多
結晶を堆積して熱処理すると、その酸化膜が部分的に破
れて、局所的にエピタキシャル成長する。著しい場合
は、自然酸化膜はボール状になり、多結晶が単結晶的に
再結晶化する。

このように従来構造の場合は、いずれも、単結晶と多
結晶の界面が平坦でなくなり、BPTの特性のバラツキの
原因となる。

すなわち、ベースからエミッタに注入されたキャリア
がエミッタ内で再結合する場合に、エミッタ内が不均一
になるので、作成された個々のBPTにおいて、ベース電
流値が一定でなく、各BPT間でバラツキが大となる。

本発明では、第７図（ｂ）に示す如く、単結晶たるn⁺
領域６上に薄膜30を作成し、該薄膜上（本実施例では酸
化シリコン膜）に、多結晶層８を形成させているので、
その界面は、原子オーダーで平坦である。また、多結晶
層８は安定な薄膜30を介して堆積されるので、熱処理に
よる多結晶の再配列が容易にはおこらず、後の熱処理に
おいても安定である。従来のマイクロ・クリスタルSi、
アモルファスSi等では（堆積温度100〜300℃）400〜600
℃での熱処理によりその特性が容易に変化し、電流増幅
率h_FEの劣化が起こり易い。

本発明では、多結晶であるために堆積温度は高くな
り、例えば、多結晶Siでは、550〜650［℃］程度である
ので結晶粒径が大である他、水素はほとんど含有されて
なく、その後の工程における結晶粒径の変化が少ない
上、水素の脱離による変化がほとんど生じない。多結晶
Siの場合、900［℃］程度までは、十分に耐えられるも
のとなり、極めて安定なBPTが得られる。

また、多結晶層８の界面は薄膜30との界面に存在する
ので、単結晶たるエミッタ領域に対する界面は極めて平
坦なものとなる。これはBPT特性の安定化にするのに極
めて重要な要素となる。

上記の記述から明らかなように、前記薄膜30の材料
は、安定なものである必要があるので、例えば、SiO₂,S
i₃N₄,SiC,Al₂O₃等化学的に安定な材料が望ましい。さら
に付言すると、薄膜30と単結晶との界面も極めて重要で
あり、界面の再結合準位は低くする必要がある。

第６図に示すように、多結晶層８内において、電子に
対する凸形のポテンシャル障壁が形成される一方、正孔
に対しては凹形のポテンシャル障壁である。

第８図（ａ）に示すように、ポテンシャル井戸の深さ
を−φ_Ｂ、幅ａとした場合、キャリアの透過確率T
_thは、である。

一例として、m^xφ_Bha²/h²＝８とすると透過確率T
_thは、第８図（ｂ）のようになる。ここで、Ｅは電子の
エネルギーであるが、 E/φ_Bh＜１のとき著しく透過確率は下がる。Ｅは通常kT
程度であるのでφ_Ｂ＞kTのとき正孔阻止効果が生じる。

第９図は、本発明で実施した多結晶シリコンのシート
抵抗Ｒの逆数（導電度）の温度Ｔの逆数に対する特性を
示す。

′の場合、多結晶シリコンの濃度が最も高く、次い
で′，′の順に、濃度が低くなる。この場合、堆積
温度、厚み、熱処理は同じ条件である。

′，′においては、先に述べたポテシャルが生
じ、電流の流れる機構が、熱電子放射形が多くなり、特
性が変化する。少なくとも1/Rが温度に対して平坦か、
温度上昇により1/Rが増加するとBPTの特性改善に効果が
上る。

′の多結晶シリコンを用いたエミッタに対して、
′，′の多結晶シリコンをエミッタに使用したBPT
はベース電流が2/3,1/3と順次減少する。従って、h_FEは
夫々1.5倍、３倍になる。

第１図に示すように、n⁺領域６は単結晶内に形成され
ている。ベース電流を決める場合、このn⁺領域６も極め
て重要な要素となる。

次に、上記トンネル現象について述べる。第６図に示
すエミッタ領域E_Rに半導体材料層８から電子が通過する
場合、第３図に示すような障壁ポテンシャルのモデルに
て説明することができる。ここで、φ_Ｂを障壁高さ、ａ
を障壁幅とすると、有効質量m^xを有するエネルギーＥの
電子のトンネル確率T_teは、シュレーディンガーの波動
方程式により、となる。

但し、である。

ここで、φ_Be≫E,βａ≪１とすると、となる。なお、次に、電圧が印加されると、第３図（ｂ）に示すよう
に薄膜30に電位の傾きが生じ、トンネル確率T_tは上昇す
る。

ここで、全電子トンネル電流I_etを考察すると、なお、Ａは定数、T_tは前記（１）式のトンネル確率、
F_C1,F_C2は前記半導体材料層８とエミッタ領域E_Rの材料
のフェルミ・ディラック分布関数、n_c1,n_c2は該両材料
の伝導帯の状態密度を表わしている。

上記（３）式において、φ_Be≫Ｅの場合は、薄膜30の
厚さに関係する項は積分の対象から外れて、 I_et∝exp（−２βａ）となり、薄膜30の厚みには、指数関数的効果が生ずるこ
とが理解できる。すなわち、電子トンネル電流I_etは厚
みが最も大きく貢献する。

上記（３）式で他に重要な項は、 F_C1（１−F_C1）の項であるが、この積の項を大にするには、薄膜30にkT
程度以上に相当する電圧が印加されればよく、例えば室
温で0.025V程度であればよい。

BPTの場合、前記薄膜30での電圧降下は、前記電圧値
程度であり、第９図（ｂ）に示すように、電圧印加時に
は、A,Bで示すような電子の存在確率がエネルギー的に
シフトし、多結晶層８の側（第９図（ｂ）において左
側）の電子のエネルギーと同じエネルギーを有するエネ
ルギー帯には、エミッタ側（第９図（ｂ）において右
側）の電子が存在せず、電子の遷移は容易に行える。ま
た、薄膜30への電圧印加により障壁高さも若干減少す
る。

本発明においては、第６図で示すように、エミッタ領
域E_Rの厚みW_EOや濃度Niも、ベース電流を低減させるに
は、重要な要素となる。

通常、前記薄膜30は50［Å］以下であり、n⁺エミッタ
領域６の厚みに比較して小さいので、エミッタ・ベース
接合部から多結晶層８までの距離W_Eは、 W_E≒W_EO＋δ すなわち、ほとんどW_EOである。

一方、本発明において他の重要な要素、すなわちベー
スから注入される少数キャリアの阻止は、多結晶層８と
薄膜30と界面で行われる。もちろん、薄膜30における電
子と正孔のトンネル確率は電子の方が大であるので、正
孔によるベース電流の低減効果は両者の重量作用として
得られる。

次に、前記BPTの電流の構成成分について述べる。

コレクタ電流J_Cは、近似的に下記の（４）式で表され
る。

ただし、電子の拡散距離はベース幅よりも長いものと
する。なお、N_Bはベース濃度、W_Bはベース幅、D_nは電子
の拡散距離、n_iはSiの真性キャリア密度、V_BEはベース
・エミッタ印加電圧である。

また、ベース電流は、エミッタから注入された電子の
ベース中での再結合電流J_Brecと、ベースからエミッタ
に注入される正孔の拡散電流J_Bdjffとから成る。

ここで、再結合電流J_Brecは、で表される。ただし、L_nは電子の拡散距離である。

つまり、従来のホモ接合形BPTではJ_Bdiffが主成分で
あり、高電流利得はえられない。

従来のホモBPTにおける拡散電流J_Bdifflは、正孔の拡
散長L_Pがエミッタ厚みW_Eより小の場合（ケース１）（L_P
≪W_E）で表される。

一方、高集積化に伴なうエミッタ接合の浅化がおこな
われると、L_P≫W_Eとなり（ケース２）拡散電流J_Bdiff2
は、で表される。従って、さらに拡散電流が大となり、BPT
の電流増幅率h_FEが減少する。

本発明の場合、ヘテロ界面での再結合速度を無視し得
る値にすると、拡散電流J_Bdiff3は下記の（８）式で表
される。（L_P≫W_E）本発明のBPTでは、前記ケース１において、従来のホ
モ接合形BPTに対して、拡散電流J_BdiffはW_E/L_P倍とな
る。

さらに、前記ケース２に対し、拡散電流J_Bdiffは（W_E
/L_P）^２倍となる。

このように、本実施例では拡散電流J_Bdiffを飛躍的に
減少させることができる。換言すれば、電流増幅率h_FE
を飛躍的に増加させることができる。

なお、従来のMIS構造BPTは、W_E＝０であるので拡散電
流J_Bdiffは存在しないが、他の電流成分が存在する。

第11図は、トランジスタの電流・電圧特性を模式的に
示したグラフであり、横軸はベース・エミッタ間の印加
電圧を、縦軸は対数表示したベース電流I_Bおよびコレク
タ電流I_Cを示している。本発明のBPTでは、コレクタ電
流I_Cとベース電流I_Bとがほぼ平行になり、微小電流領域
（H_P）においても、電流増幅率h_FE（≒I_C/I_B）は一定値
となるが、従来のMIS構造BPTでは、微小電流領域（H_O）
で過剰電流が流れる。

本発明に係るBPTのベース電流は、前記（７）式で示
される再結合電流が主となり、この場合の電流増幅率の
最大値h_FEmaxは、 h_FEmax＝２（L_n/W_B）^２ …（９）となり、ベース条件のみによってh_FEの上限が決まる。
なお、本発明によるh_FEは10000以上となる。

第12図は、前記n⁺エミッタ領域６における不純物濃度
と少数キャリア（正孔）の拡散距離L_Pおよび該少数キャ
リア（正孔）の寿命τ_Ｐとの関係を示すものである。こ
の関係から、エミッタ深さは、少なくとも正孔の拡散距
離の1/5程度にした方がよい。

次に、第１図に示した半導体装置の製造プロセスにつ
いて説明する。

所定の伝導形（ｐ型あるいはｎ型）の基板１に、As,S
b,P等をイオン注入（不純物拡散等でもよい）すること
により、不純物濃度が10¹⁵〜10¹⁹［cm^-3］のn⁺埋め込み
領域２を形成する。

エピタキシャル技術等により、不純物濃度が10¹⁴〜10
¹⁷［cm^-3］のｎ形領域３を形成する。

コレクタの抵抗を減少させるためのn⁺領域７（不純物
濃度が10¹⁷〜10²⁰［cm^-3］）を形成する。

素子分離用の絶縁膜102を、選択酸化法、CVD法等によ
り作成する。

活性領域中に、p⁺領域５及びベース領域であるｐ領域
４をイオン注入法等により形成する。

絶縁膜101にエミッタコンタクトを開口した後、As,S
b,P等をドープしたn⁺エミッタ領域（不純物濃度５×10
¹⁷〜５×10²⁰［cm^-3］）６をイオン注入法あるいは熱拡
散法により形成する。

薄膜30を、500℃〜650［℃］の低温による酸化若しく
は急速熱加速（RTA）による熱酸化によって作成する。

LPCVD（Low Pressure Chemical Vapor Deposition）
法によりn⁺にドープした多結晶Siを堆積し、イオン注
入、拡散等により不純物を導入した後、パターニングす
る。

絶縁膜103を堆積し、これをアニールした後、コンタ
クトの開口を行う。

電極200となるAl−Si（１％）をスパッタし、その
後、Al−Siのパターン化を行なう。

Al−Si電極のアロイ後、パッシベーション膜を形成す
る。

上記手順により、MIS構造BPTが完成する。

前記薄膜30としては、低温で容易に形成できることか
ら、シリコン酸化膜が最適であるが、シリコン窒化膜、
アルミナ膜等の絶縁膜であってもよい。

また、SiC等を用いて、トンネル形障壁となる構造と
してもよい。例えば、SiCは、Siと比べると、伝導帯エ
ネルギー差 ΔE_V≒0.53［eV］、価電子帯差 ΔE_C≒0.55［eV］、バンドギャップ E_g≒2.2［eV］程度であり、SiCとSiとが共にｎ形で段階的に接合する
場合には、半導体／絶縁体接合とは異なる構造となる。

第13図（ａ）、（ｂ）、（ｃ）は、同一の伝導形（こ
の場合ｎ形）同志、すなわちアイソタイプのヘテロ接合
のバンド構造を示している。

第13図（ａ）は、ｎ形Siおよびｎ形SiCの接合を示す
ものであり、ΔE_C,ΔE_Vが夫々上下に表われ、伝導帯側
にはノッチと呼ばれる障壁φ_Ｗができる一方、価電子帯
側には、 ΔE_C＋ΔE_V−ΔE_f のエネルギー差が生ずる。

また、ｎ型Si、ｎ型SiC、およびｎ型Siを接合する
と、第13図（ｂ）に示すようなエネルギー準位となる。

そして、SiCを薄膜化するとSiC層は空乏化し絶縁物と
同様になり、第13図（ｃ）のようなエネルギー準位とな
る。

第13図（ｂ）に示すような構造でも本発明の効果を得
ることはできるが、第６図（ｃ）に示したような構造の
方が、より、電子電流を大きくすることができる。な
お、第13図では、SiCを用いた場合の例を示したが、他
の広い禁制帯幅の材料を用いてもよいことは明らかであ
る。

次に、第14図は、本発明の第２の実施例に係る半導体
装置を示すものである。本実施例では、エミッタ領域６
がエピタキシャル成長によりベース領域（ｐ形領域４）
上に作成され、そのエミッタ領域６上に、トンネル用の
薄膜30が形成されている。かかる構造にすると、上記
（８）式においてW_E＝０となり、前記最大電流増幅率h
_FEmaxに近い電流増幅率を得ることが可能となる。

次に、第15図は本発明の半導体装置に係る第３実施例
を示すものであり、上記第１実施例において、薄膜30上
に半導体材料層８を形成し、該半導体材料層８上に該半
導体材料層８よりも禁制帯幅の狭い材料の半導体層10を
形成する。これにより、エミッタの金属とのオーミック
抵抗を改善している。半導体材料層８がSiCであれば、
半導体層10はSi、半導体材料層８がSiであれば、半導体
層10はGe等がよい。

なお、半導体層10の伝導形は半導体材料層８と同じで
ある。

そして、第16図は上記実施例に係る半導体装置の応用
例としての電子装置の一実施例を示す回路図である。す
なわち、本出願人が特願昭62−321423号において開示し
た固体撮像装置に、上記実施例１に示したBPTを用いた
場合を示すものである。

すなわち、第16図において、エリアセンサーASのセン
サーセルC₁₁、C₁₂、…C_mnを構成するトランジスタTrは
上記第１実施例に示すMIS型BPTを用いる。

なお、第16図に示すエリアセンサーASをカラーカメラ
として使用する場合には、同一の光電変換素子の光情報
を複数回読み出す動作を行なう。この場合、同一素子か
ら複数回読み出すために、１回目読み出し時と２回目以
降の読み出し時の電気出力の比が問題となるが、その比
の値が小さくなったときには補正が必要となる。

上記１回目と２回目との読み出し出力の比を非破壊度
と定義すると、非破壊度は次式で表わされる。

非破壊度＝（C_tot×h_FE）／（C_tot×h_FE＋C_V）ここで、C_totは第16図に示すトランジスタTrのベース
に接続されている全容量を示し、ベース・コレクタ間容
量C_bcとC_oxにより決まる。また、C_VはVL₁…VL_nで示され
る読み出し線路の浮遊容量である。ただし、C_oxは回路
方式によっては存在しない場合もある。

従って、前記非破壊度は電流増幅率h_FEを大きくする
ことにより容易に改善できる。すなわち、h_FEを大きく
することにより非破壊度を大きくすることができる。

ここで、HD（High Division）対応、すなわちハイビ
ジョン対応のエリアセンサーでは、C_tot＝10［pF］,Cv
＝2.5［pF］であるので、例えば、非破壊度を0.90以上
とするためにはh_FEは2250以上必要となる。十分な非破
壊度を得るためには、電流増幅率h_FEは2000以上必要で
あると推測される。

これに対し、従来、例えば、ホモ接合BPTでは、h_FEは
1000程度であるから、十分な非破壊度を得ることができ
ないが、本発明の半導体装置では、h_FEを十分大きくす
ることができるので、優れた非破壊度を得ることができ
る。

さらに、望ましくは、非破壊度は0.98以上であるとよ
い。この場合、h_FEは10000程度必要となるが、従来のホ
モ接合BPTでは、かかる値を得ることはできない。

なお、第16図に示す実施例においてはエリアセンサー
を例示したが、ラインセンサーにも応用できることは勿
論である。

［発明の効果］以上説明したように、本発明によれば次に示す効果が
えられる。

本発明に係る半導体装置は、第１伝導型のコレクタ領
域と、第２伝導型のベース領域と、第１伝導型のエミッ
タ領域とを備えた半導体装置において、該エミッタ領域
上には電子及び正孔のいずれのキャリアについてもトン
ネル現象を生じさせる厚みに設定されているトンネル電
流を流し得る薄膜と、該薄膜に積層され、内部の結晶粒
界部に形成される障壁のポテンシャルのエネルギーφ_Ｂ
の大きさが該半導体の動作温度において、熱エネルギー
kTよりも大きな値とされた粒径200Åから1000Åの多結
晶層とを設けたことにより、多結晶層が正孔に対して障
壁となるように働き、結果としてベース電流の低減が図
られ、電流増幅率を増大させることができる。

特に、粒径が200Åから1000Åの多結晶層を設けたた
め、第５図に示すように障壁高さφ_Ｂを変更することが
できる。

また、水素含有量の少ない安定な多結晶層を用いる
上、さらに該多結晶層の下部に薄膜を設けているので、
高温（例えば950［℃］）までの熱処理により、特性劣
化が生じない。薄膜の介在によりエミッタ直列抵抗は下
がる。さらに、単結晶エミッタ上に多結晶を堆積するの
でエミッタ領域にヘテロ接合のようなストレスが生じ難
く、半導体装置の信頼性を向上できる。

加えて、正孔および電子の両キャリアに対する透過率
の一定な薄膜を設けているので、npn,pnpの双方の構造
に有効に適用できる。また、従来の量産技術が流用でき
るので、安価に作成することができる。

上記半導体装置において、多結晶層は、その抵抗値の
逆数が、温度上昇に対して略々一定である、また該温度
上昇に対して増加する特性を有する構成としたので、多
結晶層内に障壁ポテンシャルが生じ、熱電子放射形の電
流が多くなり、BPT特性の改善に寄与できる。

また、上記半導体装置において、エミッタ領域は、前
記ベース領域から注入される少数キャリアの拡散長より
も薄い厚みに設定されているので、ベース電流に寄与す
る拡散電流を低減させることができ、電流増幅率を増大
させることができる。

さらに、上記半導体装置において、多結晶層はシリコ
ンを主成分とする構成としたので、比較的低温で堆積さ
せることができる一方、水素を含有せず特性が安定す
る。

また、上記半導体装置では、前記薄膜の厚さを50Å以
下としたため、前記薄膜の厚さはエミッタ領域の厚さに
比べて小さい。その結果、エミッタ・ベース接合部から
多結晶層までの距離は、エミッタ領域の厚さで近似され
る。従って、エミッタ領域の厚さを制御することによ
り、ベース電流を低減させることができる。

さらに、上記半導体装置では、前記薄膜をSiO₂、Si₃N
₄、SiC、Al₂O₃から選ばれた材料で形成したため、厚さ
が薄くても化学的に安定な薄膜がえられる。その結果、
BPT特性の安定化が図れる。

本発明の電子装置は、上述した半導体装置を、少なく
とも光電変換素子として用いているので、光電変換素子
たるBPTが薄膜の介在により多結晶層の単結晶に対する
界面を安定させ、BPTの個々のバラツキが小さくなり、
例えば該光電変換素子を用いた電子装置の固定パターン
雑音が低減できる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す半導体装置の断面
図、第２図はQ_t＞Ｌ・Niの場合の多結晶層のエネルギー準位
図、第３図はQ_t＜Ｌ・Niの場合の多結晶層のエネルギー準位
図、第４図は多結晶層の不純物濃度に対する比抵抗の関係を
表わすグラフ、第５図は多結晶層の不純物濃度に対するポテンシャルの
障壁の高さの関係を表すグラフ、第６図は第１図のＡ−Ａ′線に沿うポテンシャルを示す
図、第７図（ａ）は従来構造における多結晶界面を説明する
模式図、第７図（ｂ）は本発明の構造における多結晶界面を説明
する模式図、第８図（ａ）はトンネル膜を説明するための電位と距離
との関係を示す説明図、第８図（ｂ）はトンネル膜に相当の電圧を印加した場合
における電位と距離との関係を示す説明図、第９図は多結晶シリコンのシート抵抗の逆数の温度特性
を示すグラフ、第10図（ａ）（ｂ）はトンネル膜を説明するための電位
と距離との関係を示す図、第11図は本発明に係るトランジスタと従来のトランジス
タとの電圧、電流の関係を比較するためのグラフ、第12図はエミッタ領域における不純物濃度と正孔の寿命
との関係を示すグラフ、第13図（ａ）はｎ型Siとｎ型SiCとの接合のエネルギー
準位を示す説明図、第13図（ｂ）はｎ型Si、ｎ型SiC、ｎ型Siとの接合のエ
ネルギー準位を示す説明図、第13図（ｃ）はｎ型Si、薄膜のｎ型SiC、ｎ型Siとの接
合のエネルギー準位を示す説明図、第14図は本発明の第２実施例を示す半導体装置の断面
図、第15図は本発明の第３実施例を示す半導体装置の断面
図、第16図は本発明に係る前記半導体装置を用いた電子装置
の一実施例を示す回路図である。（符号の説明）１……基板、２……埋込領域、３……ｎ型領域、４……ｐ型領域、５……p⁺領域、、６……n⁺エミッタ領域、７……n⁺領域、８……多結晶層、 30……薄膜、 101,102,103……絶縁膜、 200……電極、 Tr……BPT（光電変換素子）。

Claims

(57)【特許請求の範囲】

【請求項１】第１伝導型のコレクタ領域と、第２伝導型
のベース領域と、第１伝導型のエミッタ領域とを備えた
半導体装置において、該エミッタ領域上には電子及び正
孔のいずれのキャリアについてもトンネル現象を生じさ
せる厚みに設定されているトンネル電流を流し得る薄膜
と、該薄膜に積層され、内部の結晶粒界部に形成される
障壁のポテンシャルのエネルギーφ_Ｂの大きさが該半導
体の動作温度において、熱エネルギーkTよりも大きな値
とされた粒径200Åから1000Åの多結晶層とを設けたこ
とを特徴とする半導体装置。
【請求項２】請求項１の多結晶層は、その抵抗値の逆数
が、温度上昇に対して略々一定である、または該温度上
昇に対して増加する特性を有することを特徴とする半導
体装置。
【請求項３】請求項１または請求項２のエミッタ領域
は、前記ベース領域から注入される少数キャリアの拡散
長よりも薄い厚みに設定されていることを特徴とする半
導体装置。
【請求項４】請求項１乃至請求項３のいずれか１項に記
載の多結晶層は、シリコンを主成分とするものであるこ
とを特徴とする半導体装置。
【請求項５】請求項１乃至請求項４のいずれか１項に記
載の半導体装置において、前記薄膜の厚さは50Å以下で
あることを特徴とする半導体装置。
【請求項６】請求項１乃至請求項５のいずれか１項に記
載の半導体装置において、前記薄膜は、SiO₂、Si₃N₄、S
iC、Al₂O₃から選ばれた材料で形成されていることを特
徴とする半導体装置。
【請求項７】請求項１乃至請求項６のいずれか１項に記
載の半導体装置を、少なくとも光電変換素子として用い
ることを特徴とする電子装置。