JPH03198344A - 半導体装置およびこれを用いた光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置および光電変換装置に関し、より
詳細には、バイポーラトランジスタのエミッタ領域を改
良した半導体装置および光電変換装置に関する。

［従来の技術］ 従来の半導体装置として、バイポーラトランジスタ（以
下、ＢＰＴ）を例にとって説明する。

第９図は、従来のＢＰＴの一例を示す概略断面図である
。図において、１は基板、２はｎ０埋め込み領域、３は
不純物濃度の低いｎ−領域、４はベース領域となるｐ領
域、５はエミッタ領域となるｎ４領域、６はチャネル・
ストップとなるｎ領域、７はバイポーラトランジスタの
コレクタ抵抗を下げるためのｎ０領域、１０１，１０２
゜１０３．１０４は素子、電極および配線をそれぞれ分
離するための絶縁膜、２００は金属、シリサイド、ポリ
サイド等により形成された電極である。

ここで、シリコン基板１は、リン（Ｐ）、アンチモン（
ｓｂ）、ヒ素（Ａ　ｓ　）等の不純物をドープしてｎ型
とするか、あるいは、ボロン（Ｂ）、アルミニウム（Ａ
℃）、ガリウム（Ｇａ）等の不純物をドープしてｐ型と
する。埋め込み領域２は必須のものではない。ｎ−領域
３はエピタキシャル技術等により形成される。ベース領
域４には、ボロン（Ｂ）、ガリウム （Ｇａ）、アルミニウム（Ａｌ１）等とゲルマニウム（
Ｇｅ）がドープされている。エミッタ領域５トしては、
多結晶シリコンまたは単結晶シリコンが用いられる。

通常、第９図に示したようなりＰＴのベース電流は、主
として、ベースからエミッタへの正孔の拡散電流Ｊａｔ
とエミッタから注入された電子の再結合電流ＪＢ２との
２成分からなる（すなわち、Ｊａ　＝Ｊａ＋＋Ｊ＋ｓ２
）　、これらのベース電流成分は、バンドギャップのナ
ローイングが起こらない場合には、それぞれ、以下のよ
うに表される。

まず、ベースからエミッタへの正孔の拡散電流は、 Ｊａ＋＝（（ｑ”ｎ＋２Ｊｐ）／（ＮＥ４ｐ））ｘ　ｃ
ｏｔｈ　（ＷＥ／Ｌ、）　［ｅｘｐ　（ＶＢＥ／ｋＴｌ
　−１１＝　（１）（但し、エミッタの先は金属である
場合）で、近似的に表される。

また、エミッタから注入された電子の再結合電流は、 Ｊａ２−（（Ｑ−ｎ＋’Ｊｎ４Ｊ／　（２・ＮＢ−Ｌｎ
２））ｘ　［ｅｘｐ　（Ｖａｔ／ｋＴ）−１］　　　　
　　　　・・・（２）（但し、Ｌｎ）ＷＢの場合） で、近似的に表される。

なお、ｑは電荷、ｎｌは電荷密度、Ｎ、はエミッタの不
純物濃度、Ｎａはベースの不純物濃度、ＤＰは正孔の拡
散係数、Ｄｎは電子の拡散係数、Ｗ２はエミッタ中性領
域の厚さ、ＷＢはベース中性領域の厚さ、ＬＰは正孔の
拡散長（４（Ｄｐ・τＩｌ＋　）　”２）　、”ｎは電
子の拡散長（〜（Ｄｎ・τ　）Ｉ／２）、にはボルツマ
ン定数、Ｔは絶対温度、ｖＢＥはベース・エミッタ順バ
イアス電圧である。なお、τ、は正孔の少数キャリア寿
命、τ。は電子の少数キャリア寿命である。

なお、通常は、Ｊａｍ＞Ｊａ２であり、Ｊａ１がベース
電流の主成分となっている。

一方、エミッタの不純物濃度が高い（１０２０ｃｍ−’
以上）場合には、バンドギャップナローイングが生じる
ので、ベースからエミッタへの正孔の拡散電流は、上記
（１）式でｎム２をｎ　、２ｅ　ｘ　ｐ（ΔＥｇ／ｋＴ
）にお幹かえたものとなる。

なお、コレクタ電流Ｊｃは、 ＪＣ−Ｑ−（（Ｄ、・Ｎ１２）／（Ｎ２１−ＷＢ））Ｘ
　［ｅｘｐ（Ｖａｔ／ｋＴ）−１１”・（３）で表され
、ＮＢ、ＷＢｌに大きく依存する。

［発明が解決しようとする課題］ しかし、上述のような従来のＢＰＴには、エミッタを単
結晶シリコンによって形成した場合に、半導体装置の高
集積化に伴なう微細化のために当該エミッタを浅くする
と、ＪＢＩが大きくなり、このため電流増幅率が小さく
なるという課題がありな。

すなわち、エミッタを単結晶によって形成した場合には
、通常、Ｌ　Ｐ　＞　Ｗ　！であるため、上記（１）式
で示したＪＢＩは、 ＪＢＩ−（（ｑ−ｎ’Ｊｐ）／　（ＮＥ４ｇ））ｘ　（
ｅｘｐ　（ＶＩＳｔ／ｋＴ）　−１）　　　　　　　　
・・・（１）　’となる。ここで、微細化を行うためエ
ミッタを浅くすると、Ｗアが小さくなり、従フてＪＢＩ
は大きくなる。また、電流増幅率ｈｒｔは、 ｈｒｔ　＝　Ｊｃ／Ｊａ　−Ｊｃ／　（ＪＢＩ”Ｊａ２
）で近似できるため、ＪＢＩが大きいほどは小ざくなる
。さらに、エミッタの不純物濃度が高い場合には、バン
ドギャップのナローイングによってもＪｌｌが増加する
。

これに対して、エミッタとして高不純物濃度の多結晶シ
リコンを用い、さらに、この多結晶シリコンからなるエ
ミッタとシリコンからなるベースとの界面に薄いｓ　ｉ
　ｏ、膜を作成することにより、ＪＢを低減させること
も可能である。しかし、この方法を用いた場合、ｈｌ、
は増大するものの、エミッタの直列抵抗が大きくなるこ
とや、当該５ｉｏ２膜を形成することが量産上非常に困
難であるためＢＰＴの特性の不安定化や信頼性の低下の
原因となること等の課題があった。

本発明は、このような従来技術の課題に鑑みて試された
ものであり、電流増幅率が大きく、且つ、安定性、信頼
性に優れた半導体装置およびこれを用いた光電変換装置
を提供することを目的とする。

［課題を解決するための手段］ 本発明の半導体装置は、第１導電型のエミッタ領域、第
２導電型のベース領域および第１導電型のコレクタ領域
を少なくとも有する半導体装置において、当該エミッタ
領域が、当該ベースに隣接した不純物濃度Ｎ！ｌの第１
エミッタ領域と該第１エミッタ領域に隣接した不純物濃
度Ｎ０の第２エミッタ領域と該第２エミッタ領域に隣接
した不純物濃度ＮＥ３の第３エミッタ領域の３領域から
なり、且つ、Ｎ　Ｅ３＞　Ｎ　ｔＩ＞　Ｎ　＊ｚである
ことを特徴とする。

上記特徴においては％　Ｎ　Ｅ３＞　ｅ−Ｎ　Ｅ２であ
ることが望ましい。

上記特徴においては、前記第２エミッタ領域および前記
第３エミッタ領域が多結晶により形成されることが望ま
しい。

上記特徴においては、前記第１エミッタ領域、前記第２
エミッタ領域および前記第３エミッタ領域が単結晶によ
り形成されることが望ましい。

本発明の光電変換装置は、上記本発明の半導体装置を用
いたことを特徴とする。

［作用］ 本発明は、半導体装置のエミッタを上述のごとき三層構
造にすることにより、ベースからエミッタへの正孔の拡
散電流ＪＩＳＩを減少させ、これにより、ベース電流Ｊ
ａ　　（＝Ｊａｔ＋Ｊａ２）を減少させ、さらに、これ
により、電流増幅率り、。

（＝Ｊｃ／Ｊｅ）を増大させるものである。

以下、本発明について、詳細に説明する。

第２図は、本発明による半導体装置の一例としてのＢＰ
Ｔの電位図である０図において、Ｗ！′はｎ＋領領域厚
みとｎ領域の厚みとの和である。なお、ｎ＋は第１エミ
ッタ領域、ｎは第２エミッタ領域、ｎ４４は第３エミッ
タ領域をそれぞれ示している。本発明に係るＢＰＴにお
ける、エミッタに注入される電流の少数キャリアは、ｎ
０領域の濃度により決定される。また、エミッタの幅は
、Ｗｉで決定される。

本発明で特に重要であるのは、エミッタ領域のｎ”領域
とｎ領域の間の電位の高さ△φである。

この電位障壁により、ベースからエミッタへ注入された
正孔を止めることができる。

この電位障壁により、ベースからエミッタへ注入された
正孔を、止めることができるので、ベースからエミッタ
への正孔の拡散電流ＪＢ１は、次の式で表わされる（な
お、バンドギャップナローイングを考慮しである）。

Ｊ２１１−　（（ｑ−ｔＩｐ−ｎ＋２）／　（ＬＰ−Ｎ
Ｅ）　）ｅｘｐ　（△Ｅｑ／ｋｒ）ｘ　ｔａｎｈ　（Ｗ
！’／Ｌｐ）　・（ｅｘｐ　（Ｖａｔ／ｋＴ）−１）＝
　（４）また、ここで、第１エミッタと第２エミッタの
厚みの和であるＷＥ′を、Ｌｐ　）　ＷＥ　’　となる
ように形成すれば、上記（４）式は、次式のように近似
することができる。

Ｊａ＋−（（ＱＪｐ・ｎ＋’）／Ｎｇ）　・ｅＸｐ（Δ
ＥＱ／ｋＴ）Ｘ（Ｗｇ’／Ｌｐ”）・（ｅｘｐ（ＶａＥ
／ｋＴ）−１）　　　・・・（４）’本発明は、まず第
１に、ｎ１領域とｎ領域との電位障壁をなるべく大きく
することによってベースからエミッタへ注入された正孔
を止めることにより（すなわち上記（４）式をなりたた
せるようにすることにより）、ＪＩＩｌを小さくするも
のである。

第２に、本発明は、ｎ０領域の濃度ＮＥ＋を、（（ｑＪ
ｐ・ｎ＋’）／ＮＥ）　・ｅｘｐ　（△Ｅｑ／ＩＴ）が
極小になる濃度にすることによって、Ｊ□を小さくする
ものである。

さらに本発明によれば、エミッタを ｔ、ｐ　＞ｗ、　　となるように形成することにより、
ＪＢＩをＷｉ／Ｌｐ倍し、これにより、ＪＢＩを小さく
することも可能である。

以下、ｎ−領域とｎ領域との電位障壁Δφについて、さ
らに詳細に説明する。

△φの値は、ｎ４４領域とｎ領域のフェルミレベルの差
によって決まる。

半導体のフェルミレベルは近似的に次式で表わされる。

ｎ型半導体　Ｅｒ−Ｅｔ−ｋＴ−１ｎ　（ＮＥ２／ｎ＋
）　　　”’　（５）ｐ型半導体　Ｅｔ−Ｅｒ−ｋＴ−
Ｉｎ（ＮＡ／ｎ＋）　　””（６）ここに、Ｅｒはフェ
ルミレベル％ＮＤはｎ形不純物の濃度、ＮＡはｐ形不純
物の密度である。

しかし、上記（５）式および（６）式はボルツマン統計
の使用できる範囲でのみ成立し、不純物密度がフェルミ
デイラック統計が適用されるような高濃度であるばあい
には上記（５）式および（６）式からずれてしまう。

第３図に、ＳｉにおけるフェルミレベルＥ、とキャリア
密度との関係を示す。図において、横軸は、ｋＴで規格
化されたエネルギーであり、ｎ形半導体の場合は（Ｅｒ
　−Ｅｃ　）／ｋＴ、ｐ形半導体の場合は（Ｅｖ−ＥＦ
　）／ｋ”ｒである。なお、Ｅｅ％Ｅｖはそれぞれ伝導
体、価電子帯端のエネルギーである。また、縦軸はキャ
リア密度（ｃｍ−’）であり、常温では不純物密度とほ
ぼ等しい。図かられかるように、規格化エネルギーが零
のときはフェルミレベルがＥｃ％Ｅｖと一致し、それよ
り高濃度であるとＥＰは帯止帯の中にはなく、バンド帯
の中に入り込む。このときの不純物濃度は、ｎ形で２．
Ｉ　Ｘ　１０”ｃｍ−’　　ｐ形で８Ｘ１０１０ｃｍ−
’である。

図中、実線で示したものはボルツマン統計を使用した場
合を示すが、規格化エネルギーが−１より大ぎい場合に
は、両方の統計で差が生じ、フェルミデイラック統計を
使わないとフェルミエネルギーは正確に評価できない。

ｎ形とｐ形の差はバンド構造の違いおよび有効質量の差
から生ずる。また、材料が異なれば当然この値は異なる
。

正孔阻止の効果を得るためには、△φ＞ｋＴとなるよう
に不純物濃度を設定すればよい、また、△φ＞２ｋＴに
するとさらに効果が大きくなり、Ｊ６１を（４）式で表
わすことができるようになる。

△φ＞２ｋＴとするためには、ｎ−の不純物濃度ＮＥ３
とｎの不純物濃度ＮＥ２の関係を、ＮＥ３＞ｅ”Ｎ（。

とすればよい。

以上、ｎ〜領領域ｎ領域との電位障壁Δφについて説明
した。

次に、エミッタを形成する各領域の濃度について説明す
る。

ｎｏの不純物濃度Ｎ７Ｉと上記Ｎ。およびＦＪｇｚとの
関係は、 Ｎ　！！＞　Ｎ　！Ｉ＞　Ｎ　Ｅ２ としなければならない。

Ｎ！＋は、（（Ｑ−Ｄｐ−ｎ＋１）／Ｎｚ）　’ｅＸｐ
（△Ｅｑ／ｋＴ）を極小にするためには、１　ｘ　１０
′８＜Ｎ、＜５ｘ　１０１９ｃｍ−’とすることが望ま
しい。また、ＦＪＥｓは、１０　”ｃ　ｍ””以上とす
ることが望ましい。さらに、ＮＥ２は、５Ｘ１０”ｃｍ
−３以下とすることが望ましい。

次に、上記（４）°式を成立させるための方法について
説明する。

不純物濃度の高いｎ型車結晶シリコン中での少数キャリ
アの拡散距離は、近似的に、次式で表わされる（但し、
不純物濃度をＩ　Ｘ　１０”ｃｍ−３以上とする）。

ＬＰ＝２．７７ｘｌＯ”・Ｎｚ−０”’（ｃｍ）　　　
　−（７）例えば、Ｎｚ、＝　１０　”ｃ　ｍ−’であ
れば、ｎ０領域における少数キャリアの拡散距離は、Ｌ
ｐ（ア３．Ｌ９３．６μｍである。

ここで、ＷＥ°≦Ｌ　ｐｔｔｎ　／　１０であれば、Ｌ
　ｐ　）　Ｗ　Ｅとなり、上記（４）°式は充分成り立
つ０例えばＷＥ′をｎ３領域におけるＬＰ（Ｅｌｌ　の
１／１０にすれば、Ｊｌｌ＋は、単結晶シリコンをエミ
ッタとして用いた従来のＢＰＴの１／１０にすることが
できる。

［実施例］ 以下、本発明の実施例について、図を用いて説明する。

（実施例１） 本発明の半導体装置の一実施例について、ＢＰＴを例に
採って説明する。

第１図は本実施例のＢＰＴを示す概略断面図である。図
において、第９図と同じ符号を付したものは、それぞれ
同図と同じものを示している。

また、エミッタは３層構造になっており、ｎ０層（第１
エミッタ領域）５、ｎ層（第２エミッタ領域）８．１〜
層（第３エミッタ領域）９からなっている。

次に、第１図に示した半導体装置の製造プロセスについ
て説明する。

■ｐ型あるいはｎ型シリコン基板１に、Ａｓ。

ｓｂ、ｐ等をイオン注入（不純物拡散等でもよ５））す
ることにより、ｎ９埋め込み領域２（不純物濃度１　ｘ
　１０１６〜１０１９ｃ　ｍ−’）を作製する（第１図
（ａ））。

■エピタキシャル技術等により、ｎ−領域３（不純物濃
度１　ｘ　ｌ　Ｑ　１４〜１０１７ｃ　ｍ−’）を作製
する。

■コレクタの抵抗を減少させるためのｎ＋領域７（不純
物濃度Ｉ　Ｘ　１０　′７〜１０　”ｃ　ｍ−’）を形
成する。

■イオン注入、熱拡散等により、チャネルストップ６を
形成する。

■素子分離領域１０１を、選択酸化法、ＣＶＤ法等によ
り作成する。

■ベース領域４を作製し、Ｂ（Ｂの代りにＢＦ、やＧａ
等を用いてもよい）をイオン注入しく例えばＢであれば
、３ｘｌＯ”７ｃｍ”　　４０ｋｅＶ）、９００℃で２
０分間の熱処理を行なう（第１図（ｂ））。

■酸化膜１０２にエミッタ・コンタクトを開口した後、
Ａｓ（Ｓｂ等でもよい）をドープしたｎ０層（不純物濃
度１×１０′６〜５Ｘ１０Ｉ９ａｍ””）５をイオン注
入法により形成する（熱拡散法エビ成長法等でもよい）
。

■ＬＰＣＶＤ法により多結晶シリコンを堆積した後、イ
オン注入法（熱拡散法等でもよい）によりＰ（リン）を
注入し、１層８を形成する。

なお、この多結晶シリコンは、ＣＶＤ時に不純物をドー
プしたドープド多結晶シリコンでもよい。また、不純物
濃度は５Ｘ１０”ｃｍ−’以下であることが好ましい。

■イオン注入により、０層８上に、Ａｓ　（Ｓｂ等でも
よい）を不純物として導入し、急速熱処理（例えば９０
０℃、１０秒、Ｎ２）によって表面のみにｎ＋４層９を
作成した後、パターニングを行ない、エミッタを完成さ
せる（第１図（Ｃ））。

［相］絶縁＠１０３を堆積し、これをアニールした後、
コンタクトの開口を行なう。

■電極２００となるＡβ−３ｔをスパッタし、その後、
ＡｊＺ−３ｉのパターン化を行なう。

＠Ａｊ２−３ｉ電極のアロイ後１０４のパッシベーショ
ン膜を作成する（第１図（ｄ））。

以上、本実施例に係るＢＰＴの製造プロセスについて説
明したが、この製造プロセスにおいて最も重要であるの
は、エミッタを形成する工程■〜■である。

第４図に、エミッタ中の不純物分布の一例を示す。図に
おいて、横軸はエミッタの深さ方向距離（μｍ）を示し
、縦軸は不純物原子数／ｃｍ’を示す。

本実施例においては、エミッタに使用する不純物として
、二種類の不純物を使用した。最初に、拡散係数の小さ
い不純物であるヒ素（Ａ　ｓ　）を工程■でｎ０層５の
形成に用い、工程■で拡散係数の速いリン（Ｐ）を低温
（８００〜８５０℃）で拡散して１層８を形成した後、
再び拡散係数の小さいＡｓをイオン注入して急速熱加速
（９００℃１０秒）により分布を変化させないようにし
てｎ＋＋層９を作成した。

ｎ＋＋層／ｎ層の構造は容易に作成できるが、ｎ０層の
作成は、通常の製造方法では容易ではない。上記工程■
で、拡散係数の遅い不純物であるＡｓ（またはｓｂ等）
を使用したことは、非常に重要である。この方法は、特
に、酸化膜１０２あるいはレジストをマスクとした自己
整合法によってエミッタを形成する場合には特に有効で
ある。

また、多結晶シリコンを使ったエミッタ構造においては
、第４図に示したように、後で拡散したＰがＡｓを越え
て拡散しないことは、ＢＰＴの特性のバラツキをおさえ
る上で非常に重要である。後で拡散したＰがＡｓを越え
て拡散しないことにより、工程■で作成した自己整合エ
ミッタが安定となるため、多結晶シリコンを介したエミ
ッタの作成の欠点を改善することができる。

多結晶シリコンでは不純物が粒界を介して拡散するため
、この不純物が単結晶中にまで拡散した場合、第５図に
矢印Ａで示したように、粒界近傍で拡散深さが深くなり
、ＢＰＴの電流増幅率ｈｒｃのバラツキやベース容量、
エミッタ容量のバラツキの原因となる。

本発明のエミッタ構造では、後で拡散したＰがＡｓを越
えて拡散しないという特性を利用することにより、この
課題を解決している。

このようにして作成したＢＰＴについて、動作試験をし
たところ、非常に優れた電流増幅率を示した。

（実施例２） 上記実施例１においては、エミッタを形成する１層８と
ｎ０層９を多結晶シリコンにより形成した場合について
説明したが、本実施例では、１層８とｎ０層９を単結晶
で作成した場合について説明する。

エミッタを形成する１層８およびｎ０層９を単結晶で作
成した場合には、エミッタ抵抗を小さくすることができ
るという利点がある。

第６図は、単結晶シリコンと多結晶シリコンについての
、不純物濃度と抵抗率ρの関係を示すグラフである。

本発明では、特に、１層８の不純物濃度を５×４０　”
ｃ　ｍ−’以下にすることが望ましいので、エミッタ抵
抗を小さくできることは非常に大きい利点となる。

このようにエミッタ抵抗を下げることにより、ＢＰＴの
動作速度の高速化を図ることができる。

以下、本実施例に係るＢＰＴの製造方法について説明す
る。

■上記実施例１の工程■〜■を行なうことにより、ｎ０
埋め込み領域２、ｎ−領Ｍ＆３、ｎ＋領域７、チャネル
ストップ６、素子分離領域１０１、ベース領域４、酸化
膜１０２、ｎＩ層５を作成した。

■炉中で、９００℃、１０Ｔｏｒｒ％Ｈｚ雰囲気中の条
件下で表面の清浄化を行った後、８５０〜９００℃、５
０Ｔｏ　ｒ　ｒ％Ｓ　Ｉ　Ｈ２Ｃｆ２　＋Ｈ２、ＰＨ３
雰囲気中で、エピタキシャル法により、１層８を作成し
た。

■その後、上記実施例１の工程■と同様にしてｎ−層９
を形成し、さらに、同じく工程［相］〜＠と同様にして
ＢＰＴを完成させた。

このようにして作成したＢＰＴについて、動作試験をし
、また、動作速度も向上させることができた。

（実施例３） 本発明の第３の実施例として、実施例１に示したＢＰＴ
を用いた光電変換装置の一例について説明する。

第７図は、本実施例に係る光電変換装置の概略的回路図
である。

本実施例では、センサｓ　（ｓ＋　、Ｓ、・・・）がラ
イン状に配列されたラインセンサについて説明する。

各センサＳは、バイポーラトランジスタと、そのベース
に接続されたリセットトランジスタＱ　ｒ＠＠　とから
構成される。バイポーラトランジスタのベースに入射光
により励起されたキャリアが蓄積され、エミッタへ続出
され、モしてＱｌ、をＯＮすることで一定電位にリセッ
トされる。

各センサＳのＱｌ、１のゲート電極には、０Ｎ１０ＦＦ
制御するためパルスφ、。１が入力し、Ｑ　ｒ＠ｇの他
方の主電極には、一定電圧Ｖｂｇが印加されている。

各センサＳのコレクタ電極には一定の正電圧が印加され
ており、エミッタ電極は垂直ラインＬ（Ｌｗ　、Ｌ２・
・・）に各々接続されている。

各垂直ラインＬには、トランジスタＱ　ｒ＠＠を介して
、一定電圧ｖ、、が印加され、Ｑｒｓｇのゲート電極に
はＯＮ１０　Ｆ　Ｆ制御のためのパルスφＶ□が入力す
る。

また、各垂直ラインＬには、蓄積用キャパシタＣｔに各
々接続され、更にトランジスタＱｔを介して、ＢＰＴ２
から信号を出力する。

このようなラインセンサの動作試験を行なったところ、
各センサセルの特性バラツキがほとんどなく、かつ電流
の増幅率が大きい、優れたラインセンサを得ることがで
きた。

（実施例４） 本発明に係る光電変換装置の他の実施例として、上記実
施例１に示したＢＰＴを用いたエリアセンチの一例につ
いて説明する。

第８図は、本実施例に係るエリアセンサを示す回路図で
ある。第８図において、Ｔｒで示した部分に、上記実施
例１で示したＢＰＴを使用する。

例えば、第８図に示したエリアセンサをカラーカメラと
して使用する場合には、同一の光電変換素子の光情報を
複数回読み出す動作を行う、この際、同一素子から複数
回読み出すために、１回目の読み出し時と２回目以降の
読み出し時との電気出力の比が問題となる。この値が小
さくなると、信号の補正が必要となる。

上記１回目と２回目との読み出し出力の比を非破壊度と
定義すると、非破壊度は次式で表される。

非破壊度−（ＣｔｏｔＸ　ｈｒｔ）／　（ＣｔｏｔＸ　
ｈｒＥ＋ｃｖ）・・・（８） ここで、Ｃｔｏｔは図中Ｔｒで示される光電変換素子の
ベースに接続されている全容量を示し、ベース・エミッ
タ間容量Ｃｂ１とベース・コレクタ間容量ＣｂｃとＣ０
，ｔにより決まる。ＣｖはＶＬ、・・・ｖＬｎで示され
る読み出し線路の浮遊容量である。ただし、Ｃ０８は回
路方式によっては存在しない場合もある。

非破壊度はｈＦＥを大きくすることにより容易に改善で
きる。すなわち、上記実施例１に示したＢＰＴを使用す
ることにより、ｈ、を大きくすることができるので、非
破壊度を大きくすることができる。

このようなエリアセンサの動作試験を行なフたところ、
各センサセルの特性バラツキがほとんどなく、且つ非破
壊度が大きい、優れたエリアセンサを得ることができた
。

本発明の材料はシリコンに限定されず、他の材料、例え
ばＧａＡｓ％　Ｉ　ｎＰ、Ｓ　ｉ　Ｃ，Ｓ　１−Ｇｅ、
ＧａＰ等にも適用でき、また、ペテロ接合トランジスタ
にも適用できるものである。

［発明の効果］ 以上説明したように、本発明によれば、半導体装置の電
流増幅率を向上させ、且つ半導体装置毎のバラツキを低
減することが可能である。

また、本発明によれば、各センサセルのバラツキが少な
く、且つ優れた性能を有する光電変換装置を提供するこ
とが可能となる。

【図面の簡単な説明】

第１図は本実施例のＢＰＴを示す概略断面図、第２図は
本発明による半導体装置の一例としてのＢＰＴの電位図
、 第３図は第１図に示したＢＰＴにおけるｓｌにおけるフ
ェルミレベルＥ２とキャリア密度との関係を示すグラフ
、 第４図は第１図に示したＢＰＴにおけるエミッタ中の不
純物分布の一例を示すグラフ、第５図は多結晶シリコン
層と単結晶シリコン層との界面における不純物の分布の
改善について説明するための模式的断面図、 ３４６図は単結晶シリコンと多結晶シリコンについての
不純物濃度と抵抗率ｐの関係を示すグラフ、 第７図は本発明の１実施例に係る充電変換装置の概略的
回路図、 第８図は本発明の他の実施例に係る光電変換装置の概略
的回路図、 第９図は従来のＢＰＴの一例を示す概略断面図である。 （符号の説明） １・・・基板、２・・・ｎ０埋め込み領域、３・・・不
純物濃度の低いｎ−領域、４・・・ベース領域、５・・
・エミッタ領域となるｎ０領域、６・・・チャネル・ス
トップとなるｎ領域、フ・・・バイポーラトランジスタ
のコレクタ抵抗を下げるためのｎ０領域、８・・・エミ
ッタ領域となるｎ領域、９・・・エミッタ領域となるｎ
”領域、１０１，１０２，１０３゜１０４・・・素子、
電極および配線をそれぞれ分離するための絶縁膜、２０
０・・・電極。 第 図（ｃ） 図（ａ） 第 ３ 図 （Ｓｉ半導体） −（Ｅｃ−ＥＦ）／ｋＴ　ｃｒ　−（ＥＦ−Ｅｖ）／ｋ
Ｔ第 図 第 図 距離（μｍ） 第 図 不純物濃度（ＣＭ　　） 第 ７ 図 第 図

Claims (5)

【特許請求の範囲】
1. （１）第１導電型のエミッタ領域、第２導電型のベース
   領域および第１導電型のコレクタ領域を少なくとも有す
   る半導体装置において、 当該エミッタ領域が、当該ベースに隣接した不純物濃度
   Ｎ＿Ｅ＿１の第１エミッタ領域と該第１エミッタ領域に
   隣接した不純物濃度Ｎ＿Ｅ＿２の第２エミッタ領域と該
   第２エミッタ領域に隣接した不純物濃度Ｎ＿Ｅ＿３の第
   ３エミッタ領域の３領域からなり、且つ、Ｎ＿Ｅ＿３＞
   Ｎ＿Ｅ＿１＞Ｎ＿Ｅ＿２であることを特徴とする半導体
   装置。
2. （２）自然対数の底をｅとした場合、Ｎ＿Ｅ＿３＞ｅ・
   Ｎ＿Ｅ＿２であることを特徴とする請求項１記載の半導
   体装置。
3. （３）前記第２エミッタ領域および前記第３エミッタ領
   域が多結晶により形成されたことを特徴とする請求項１
   または請求項２記載の半導体装置。
4. （４）前記第１エミッタ領域、前記第２エミッタ領域お
   よび前記第３エミッタ領域が単結晶により形成されたこ
   とを特徴とする請求項１または請求項２記載の半導体装
   置。
5. （５）請求項１〜４記載の半導体装置を用いたことを特
   徴とする光電変換装置。